JPH0157368B2 - - Google Patents

Info

Publication number
JPH0157368B2
JPH0157368B2 JP55098345A JP9834580A JPH0157368B2 JP H0157368 B2 JPH0157368 B2 JP H0157368B2 JP 55098345 A JP55098345 A JP 55098345A JP 9834580 A JP9834580 A JP 9834580A JP H0157368 B2 JPH0157368 B2 JP H0157368B2
Authority
JP
Japan
Prior art keywords
signal
video display
data
display section
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55098345A
Other languages
Japanese (ja)
Other versions
JPS5723138A (en
Inventor
Hideji Yanase
Yoshitaka Oomori
Osamu Suzuki
Hidefumi Matsura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9834580A priority Critical patent/JPS5723138A/en
Publication of JPS5723138A publication Critical patent/JPS5723138A/en
Publication of JPH0157368B2 publication Critical patent/JPH0157368B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Description

【発明の詳細な説明】 本発明はデイジタルメモリに書込まれたデータ
に応じたパターン表示を行う映像表示装置であつ
て、しかもCRT等の映像表示部の画面にライト
ペンを対向させると、その対向位置、即ち指示位
置に対応するように割付けられたデイジタルメモ
リのアドレスにこの指示位置に表示させるべきデ
ータ(カラー表示情報等)を書込み得るようにし
た映像表示装置に関するものである。
[Detailed Description of the Invention] The present invention is an image display device that displays a pattern according to data written in a digital memory. The present invention relates to a video display device in which data (color display information, etc.) to be displayed at an opposing position, that is, a designated position, can be written to an address in a digital memory allocated to correspond to the designated position.

上述の映像表示装置はライトペン指示位置を移
動させることにより、その移動軌跡に応じたデイ
ジタルメモリのアドレスに次々とカラー表示情報
が書込まれ、この書込内容に応じた表示がCRT
に行われるものであるから、CRTを黒板に、ま
たライトペンをチヨークに見立てたテレビ黒板シ
ステムと称すべきものである。
By moving the light pen's indicated position, the above-mentioned video display device writes color display information one after another to the address of the digital memory according to the movement trajectory, and the display according to the written contents is displayed on the CRT.
Since it is carried out on a regular basis, it can be called a television blackboard system in which the CRT is used as a blackboard and the light pen is used as a pencil.

ところでこのような装置では新しいデータの書
込に伴い古いデータが消去されるから、例えば輪
郭等を描いたあとで彩色をする場合等において輪
郭が消去されることがあり、画像を完成する上で
不都合を生じることがままある。本発明はこのよ
うな不都合を解消することを目的としてなされた
ものであつて、消去されることを望まないデータ
についてはそのデータが書込まれているアドレス
に対する書込信号を無効化する構成として書替え
を禁じ、不用意に既描パターンを消去させないよ
うにした映像表示装置を提供することを目的とす
る。以下本発明をその実施例を示す図面に基いて
詳述する。
By the way, in such a device, old data is erased as new data is written, so for example, when coloring after drawing an outline, the outline may be erased, making it difficult to complete the image. It often causes inconvenience. The present invention has been made with the aim of eliminating such inconveniences, and has a structure in which, for data that is not desired to be erased, the write signal for the address where the data is written is disabled. To provide a video display device which prohibits rewriting and prevents already drawn patterns from being inadvertently erased. The present invention will be described in detail below based on drawings showing embodiments thereof.

第1図は本発明に係る映像表示装置の要部を略
示するブロツク図、第2図イ〜ヲは動作説明のた
めのタイミングチヤートである。図において1は
各種のタイミング信号等を出力する制御回路、4
は表示させるべきデータ書込んでおくデイジタル
メモリ、6は映像表示部たるCRT、7は書込位
置を指示するためのライトペンである。
FIG. 1 is a block diagram schematically showing the main parts of a video display device according to the present invention, and FIGS. 2A to 2A are timing charts for explaining the operation. In the figure, 1 is a control circuit that outputs various timing signals, etc.; 4
numeral 6 denotes a digital memory into which data to be displayed is written; numeral 6 denotes a CRT serving as an image display section; and numeral 7 denotes a light pen for indicating the writing position.

ライトペン7はCRT6の画面上の指示位置を
報じる信号LPNを発し、この信号はライトペン
7の受光部が指示位置を通過するラスタラインの
光を捉えることによつて発せられ制御回路1及び
アドレス決定保持回路8へ入力される。制御回路
1はこの信号が与えられた直後の非表示期間〔第
2図ハ及びトに示す表示期間信号Eがローレベル
にある期間〕に第2図ヌに示す如く、パルス状の
書込信号Cを1発だけ発するようにしてある。
The light pen 7 emits a signal LPN that reports the indicated position on the screen of the CRT 6. This signal is emitted when the light receiving section of the light pen 7 captures the light of the raster line passing through the indicated position. It is input to the decision holding circuit 8. The control circuit 1 generates a pulsed write signal as shown in FIG. 2 N during the non-display period (the period in which the display period signal E shown in FIG. 2 C and G is at a low level) immediately after this signal is applied. It is set so that only one C is fired.

指示位置信号LPNは第2図ニに示され、また
該信号が発せられたタイミングの前後の白抜矢符
で示した範囲を第2図ホ〜ヲ〔信号LPNは第2
図リ〕に拡大して示してあるが、制御回路1が発
するクロツクφ〔第2図ロ及びヘ〕をアドレス決
定保持回路8へ与えて、このクロツクφと指示位
置信号LPNとの関係に依りCRT上の指示位置に
対応するデイジタルメモリ4のアドレスPxyを決
定、保持しこれを書込アドレスとして選択回路3
へ出力するようにしてある。
The indicated position signal LPN is shown in FIG.
As shown in an enlarged view in FIG. 2, the clock φ generated by the control circuit 1 (see FIG. The selection circuit 3 determines and holds the address Pxy of the digital memory 4 corresponding to the indicated position on the CRT, and uses this as the write address.
It is configured to output to.

制御回路1はCRT6の表示に必要とする垂直
同期信号V〔第2図イ〕、同じく水平同期信号H
〔第2図ホ〕、水平同期信号Hのパルスの前後の適
長時間を除く期間にハイレベルとなる表示期間信
号E、表示期間信号Eがハイレベルである間に
CRT画面の1画素につき1パルスの割合で現れ
る上述のクロツクφ及び前記書込信号Cを出力す
る。
The control circuit 1 receives a vertical synchronizing signal V [Fig. 2 A] necessary for display on the CRT 6, and a horizontal synchronizing signal H as well.
[Fig. 2 E] The display period signal E is at a high level during a period excluding appropriate time periods before and after the pulse of the horizontal synchronizing signal H, and while the display period signal E is at a high level.
The above-mentioned clock φ and the write signal C, which appear at a rate of one pulse per pixel on the CRT screen, are output.

クロツクφは前述の如くアドレス決定保持回路
8へ与えられる外、読出しアドレスを作成するた
めのカウンタ2へ与えられる。カウンタ2はクロ
ツクφの入力に従つて読出アドレスQxyを更新し
ていき、これを選択回路3へ入力する。選択回路
3は表示期間信号Eがハイレベルにある間は読出
アドレスQxyをその出力Rxyとして、また信号E
がローレベルにある間は書込アドレスPxyをその
出力Rxyとして選択しこれをデイジタルメモリ4
へ与えることとしてある。そして書込信号Cは
ANDゲート11の一入力としてある。
The clock φ is not only applied to the address determination holding circuit 8 as described above, but also applied to the counter 2 for creating a read address. The counter 2 updates the read address Qxy according to the input of the clock φ, and inputs this to the selection circuit 3. While the display period signal E is at a high level, the selection circuit 3 uses the read address Qxy as its output Rxy, and also outputs the signal E.
While Pxy is at low level, the write address Pxy is selected as its output Rxy and this is stored in digital memory 4.
It is meant to be given to. And the write signal C is
It is provided as one input of the AND gate 11.

デイジタルメモリ4には上述の選択回路3の出
力であるアドレス信号Rxy、ANDゲート11の
出力であり、ハイレベルである場合にデータ書込
を許可する書込イネーブル信号WE及び図示しな
いレジスタ等の回路から与えられる書込データB
が入力されており、書込イネーブル信号WEがハ
イレベルとなつている場合はデイジタルメモリ4
は書込モードになつてアドレス信号Rxyにて指示
されるアドレスに書込信号データBを書込む。逆
に書込イネーブル信号WEがローレベルである場
合はデイジタルメモリ4は読出モードとなつてア
ドレス信号Rxyにて指示されるアドレスのデータ
を読出すことになる。
The digital memory 4 includes an address signal Rxy which is the output of the selection circuit 3 mentioned above, a write enable signal WE which is the output of the AND gate 11 and which allows data writing when it is at a high level, and circuits such as registers (not shown). Write data B given from
is input and the write enable signal WE is at high level, the digital memory 4
enters write mode and writes write signal data B to the address specified by address signal Rxy. Conversely, when the write enable signal WE is at a low level, the digital memory 4 enters the read mode and reads data at the address specified by the address signal Rxy.

デイジタルメモリ4から読出されたデータは
CRT6による表示のためにD/A(デイジタル/
アナログ)変換回路5へ入力される一方、一致回
路9へも入力される。この一致回路9にはレジス
タ等に設定された書替禁止データ(即ち消去され
ることを望まないデータ)Aも入力されており、
一致回路9は両入力データの比較を行い、両者が
一致した場合にはハイレベルの一致信号を発しこ
の信号はインバータ10を介してANDゲート1
1の他入力端子へ与えられるようにしてある。イ
ンバータ10は入力信号を反転して出力するから
インバータ10からは一致回路9への両入力デー
タが一致した場合にはローレベルとなり、不一致
の場合にはハイレベルとなる、いわば不一致信号
D〔第2図ル〕が発せられることになる。
The data read from digital memory 4 is
D/A (digital/
While the signal is input to the analog) conversion circuit 5, it is also input to the matching circuit 9. Rewriting prohibited data (i.e., data that is not desired to be erased) A set in a register or the like is also input to this matching circuit 9.
The matching circuit 9 compares both input data, and when the two match, it issues a high level matching signal, and this signal is passed through the inverter 10 to the AND gate 1.
1 so that it can be applied to the other input terminal. Since the inverter 10 inverts the input signal and outputs it, the inverter 10 outputs the mismatch signal D (the mismatch signal D), which goes low level when both input data match and goes high when they don't match. 2) will be issued.

叙上の如く構成された本発明装置は以下のよう
に動作する。まずその表示についてみるとカウン
タ2にて得られた読出アドレスQxyは、表示期間
信号Eがハイレベルである間に選択回路3にて選
択され、選択されたアドレス信号Rxyにて指示さ
れた内容が逐次読出され、読出内容はD/A変換
回路5によりアナログ信号に変換されてCRT5
へ与えられ、読出しデータに応じた表示が行われ
ていく。なおこのような表示の間においては書込
信号Cはローレベルのままであるから書込許可信
号WEがハイレベルになることはない。
The apparatus of the present invention constructed as described above operates as follows. First, looking at the display, the read address Qxy obtained by the counter 2 is selected by the selection circuit 3 while the display period signal E is at a high level, and the content specified by the selected address signal Rxy is It is read out sequentially, and the read content is converted into an analog signal by the D/A conversion circuit 5 and sent to the CRT 5.
Display is performed according to the read data. Note that during such display, the write signal C remains at a low level, so the write enable signal WE never becomes a high level.

さて第3図に示す如くCRT6に横長の矩形を
例えば緑色で描く場合は、書込データBとして緑
色に対応ずけた内容のデータを設定しておき、ラ
イトペン7を所望のパターン(矩形)に従つて
CRT6上で移動させる。そうするとライトペン
7の移動に従つて指示位置信号LPNが変化して
いき、これにつれて書込アドレスPxyも変化して
いくことになるが、この書込アドレスPxyは表示
期間信号Eがローレベルにある間、即ちCRTの
非表示期間には選択回路3によつて選択されてア
ドレス信号Rxyとなりデイジタルメモリ4へ与え
られ、また1フイールドに1回書込信号Cが発せ
られ、更にこのとき書替禁止データAが設定され
ていないために、不一致信号Dは常にハイレベル
にあり、結局書込信号Cと同様の書込イネーブル
信号WEがデイジタルメモリ4に与えられるとこ
ろとなるから、結局ライトペン7の移動に従い逐
次変化していくRxy=Pxyのアドレスに緑色表示
のためのデータが書込まれていく。書込まれたデ
ータは次の表示期間からCRTでの表示に与える。
第2図チは緑色の表示に与る信号Fが第3図に示
す如き矩形を表示する場合の変化の状態を示して
いる。
Now, if you want to draw a horizontally long rectangle in green, for example, on the CRT 6 as shown in FIG. Accordingly
Move it on CRT6. Then, as the light pen 7 moves, the indicated position signal LPN will change, and the write address Pxy will also change accordingly, but at this write address Pxy, the display period signal E is at a low level. During the non-display period of the CRT, the selection circuit 3 selects the address signal Rxy and applies it to the digital memory 4, and the write signal C is issued once per field, and furthermore, at this time, rewriting is prohibited. Since the data A is not set, the mismatch signal D is always at a high level, and the write enable signal WE, which is the same as the write signal C, is eventually given to the digital memory 4. Data for green display is written to the address of Rxy = Pxy, which changes sequentially as it moves. The written data will be displayed on the CRT from the next display period.
FIG. 2H shows the state of change when the signal F applied to the green display displays a rectangular shape as shown in FIG.

さて書込データBの内容を変更して(例えば赤
色に相当するデータに変更して)ライトペン7で
描画動作を行うと、即ちライトペン7をCRT6
の画面上で移動させると、それに応じて赤色の表
示が行われていくのであるが、この赤色の表示に
より緑色の表示部分が消去されることを望まない
場合、例えば緑色の矩形内に赤色を彩色したい場
合は書替禁止データAとして緑色に対応づけた内
容のデータを設定する。このように書替禁止デー
タAを設定した場合において第3図に示す如く緑
色の矩形の上辺の略中央をライトペンで指示した
ときは、その指示位置信号LPNは、第2図チ,
リの比較から明らかな如く信号Fがハイレベルに
ある間、即ち読出アドレスQxyが選択されてRxy
としてデイジタルメモリ4へ与えられ、そのアド
レスに格納されている緑色表示に関するデータを
読出している間に指示位置信号LPNが得られる
ことになる。而してこの信号LPNが得られた表
示期間の直後の非表示期間において書込信号Cが
ハイレベルとなる。ところがこの非表示期間にお
いて選択回路3からデイジタルメモリ4に与えら
れているアドレス信号Rxyは緑色表示位置を指示
したライトペン7から得た前記指示位置信号
LPNにて定まるアドレスPxyであり、このアド
レスPxyの内容は緑色に相当する内容となつてい
る。非表示期間においてCがハイレベルとなる迄
の間は書込イネーブル信号WEはローレベルであ
るのでこのアドレスPxyの内容が読出されて一致
回路9に入力されるが、この場合には書替禁止デ
ータAとアドレスPxyの内容とが一致するので不
一致信号Dはローレベルとなり、書込信号Cがハ
イレベルとなつても、書込イネーブル信号WEは
ローレベルのままであり、上記アドレスPxyに対
する書込データBの書込、即ち緑色から赤色への
表示変更は行われない。これは他の緑色表示部を
ライトペンで指示した場合も同様である。勿論他
の色の表示部分の書替、書込は自由に行える。そ
して書替禁止データAとして緑色表示に相当する
データ以外のデータを設定した場合又は何らの設
定も行わない場合において緑色表示部をライトペ
ンにて指示したときには不一致信号Dがハイレベ
ルとなり書込信号Cがハイレベルとなつた時に第
2図ヲに2点鎖線で示すように書込イネーブル信
号WEがハイレベルとなり、指示位置にて定まる
アドレスPxyに対する書込データBの書込が行わ
れることになる。
Now, if you change the contents of write data B (for example, change it to data corresponding to red) and perform a drawing operation with the light pen 7, that is, if you change the content of the write data B to the data corresponding to the color red, and then perform a drawing operation with the light pen 7,
When you move it on the screen, the red color will be displayed accordingly, but if you do not want the green display part to be erased by the red display, for example, you can move the red color inside the green rectangle. If you want to color it, set data associated with green as the rewrite prohibited data A. When the rewrite prohibition data A is set in this way, when the approximate center of the upper side of the green rectangle is pointed with a light pen as shown in FIG. 3, the pointed position signal LPN is as shown in FIG.
As is clear from the comparison of 2 and 3, while signal F is at high level, that is, read address Qxy is selected and Rxy
is applied to the digital memory 4, and the indicated position signal LPN is obtained while reading out the data related to the green display stored at that address. In the non-display period immediately after the display period in which this signal LPN is obtained, the write signal C becomes high level. However, during this non-display period, the address signal Rxy given from the selection circuit 3 to the digital memory 4 is the designated position signal obtained from the light pen 7 that designated the green display position.
This is the address Pxy determined by the LPN, and the contents of this address Pxy correspond to the color green. During the non-display period, the write enable signal WE is at a low level until C becomes a high level, so the contents of this address Pxy are read out and input to the matching circuit 9, but in this case, rewriting is prohibited. Since the data A and the contents of address Pxy match, the mismatch signal D becomes low level, and even if the write signal C becomes high level, the write enable signal WE remains low level, and the write to address Pxy is written to the above address Pxy. Writing data B, that is, changing the display from green to red, is not performed. This also applies when pointing to other green display areas with a light pen. Of course, you can freely rewrite and write to the display portions of other colors. When data other than the data corresponding to the green display is set as the rewrite prohibited data A, or when no setting is made and the green display section is pointed with a light pen, the mismatch signal D becomes high level and the write signal is When C goes high, the write enable signal WE goes high as shown by the two-dot chain line in Figure 2, and write data B is written to the address Pxy determined at the indicated position. Become.

以上のように本発明の映像表示装置は、映像表
示部上の位置とそのアドレスを対応させたメモリ
に記憶させた、背景色を別にして、複数の表示カ
ラー情報を含むデータによつて画像を映像表示部
に表示させ、またライトペンが指示した映像表示
部上の位置に対応するメモリのアドレスにデータ
を書込むようにして、映像表示部上にライトペン
指示位置の移動軌跡に対応する描画像を表示する
映像表示装置において、 ライトペンによつて指示された映像表示部上の
位置に対応するメモリのアドレスの内容を映像表
示部の非表示期間に読出し、この読出内容と、予
め設定されており、表示カラーを含む書替禁止デ
ータとを比較する手段と、ライトペンにて映像表
示部上の位置を指示した場合に得られる信号に基
いて映像表示部の非表示期間に書込信号を発する
手段と、 前記読出内容と書替禁止データとの比較結果が
一致しない場合は前記書込信号を有効としてメモ
リに対するデータ書込を許可し、一致する場合は
前記書込信号を無効化する手段とを具備するもの
であるから、輪郭等を残したまま他の部分を彩色
する如きパターンの映像表示を行わせる場合のラ
イトペン操作が容易になり、この種装置の操作性
を著しく高める効果が得られる。
As described above, the video display device of the present invention displays an image by data including a plurality of display color information, apart from the background color, which is stored in a memory that associates a position on the video display section with its address. is displayed on the video display section, and data is written to the memory address corresponding to the position on the video display section indicated by the light pen, so that a drawn image corresponding to the movement locus of the position indicated by the light pen is displayed on the video display section. In a video display device that displays , the contents of the memory address corresponding to the position on the video display section indicated by the light pen are read during the non-display period of the video display section, and this read content and a preset A writing signal is generated during the non-display period of the video display section based on a means for comparing the rewrite prohibited data including display color and a signal obtained when a position on the video display section is indicated with a light pen. and means for validating the write signal to permit data writing to the memory if the comparison results between the read content and the rewrite prohibited data do not match, and disabling the write signal if they match. This makes it easier to operate the light pen when displaying a pattern image, such as coloring other parts while leaving the outline, etc., and has the effect of significantly improving the operability of this type of device. can get.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明装置の要部を略示するブロツク
図、第2図イ〜ヲは動作説明のためのタイミング
チヤート、第3図は使用態様を説明するための
CRTの正面図である。 1……制御回路、2……カウンタ、3……選択
回路、4……デイジタルメモリ、5……D/A変
換回路、6……CRT、7……ライトペン、8…
…アドレス決定保持回路、9……一致回路、10
……インバータ、11……ANDゲート。
FIG. 1 is a block diagram schematically showing the main parts of the device of the present invention, FIGS. 2A to 2 are timing charts for explaining the operation, and FIG.
FIG. 3 is a front view of a CRT. DESCRIPTION OF SYMBOLS 1... Control circuit, 2... Counter, 3... Selection circuit, 4... Digital memory, 5... D/A conversion circuit, 6... CRT, 7... Light pen, 8...
... Address determination holding circuit, 9 ... Matching circuit, 10
...Inverter, 11...AND gate.

Claims (1)

【特許請求の範囲】 1 映像表示部上の位置とそのアドレスを対応さ
せたメモリに記憶させた、背景色を別にして、複
数の表示カラー情報を含むデータによつて摘画像
を映像表示部に表示させ、またライトペンが指示
した映像表示部上の位置に対応するメモリのアド
レスにデータを書込むようにして、映像表示部上
にライトペン指示位置の移動軌跡に対応する描画
像を表示する映像表示装置において、 ライトペンによつて指示された映像表示部上の
位置に対応するメモリのアドレスの内容を映像表
示部の非表示期間に読出し、この読出内容と、予
め設定されており、表示カラーを含む書替禁止デ
ータとを比較する手段と、 ライトペンにて映像表示部上の位置を指示した
場合に得られる信号に基いて映像表示部の非表示
期間に書込信号を発する手段と、 前記読出内容と書替禁止データとの比較結果が
一致しない場合は前記書込信号を有効としてメモ
リに対するデータ書込を許可し、一致する場合は
前記書込信号を無効化する手段と を具備することを特徴とする映像表示装置。
[Claims] 1. Displaying a selected image on a video display section using data containing a plurality of pieces of display color information, apart from the background color, stored in a memory that associates positions on the video display section with their addresses. A video image that displays a drawn image corresponding to the movement locus of the position indicated by the light pen on the video display section by displaying data on the memory address corresponding to the position on the video display section indicated by the light pen. In the display device, the content of the address in the memory corresponding to the position on the video display section indicated by the light pen is read out during the non-display period of the video display section, and this read content is combined with the preset display color. and a means for emitting a write signal during a non-display period of the video display section based on a signal obtained when a position on the video display section is indicated with a light pen. means for validating the write signal to permit data writing to the memory if the comparison result between the read content and the rewrite prohibited data does not match, and disabling the write signal if they match; A video display device characterized by:
JP9834580A 1980-07-17 1980-07-17 Video display device Granted JPS5723138A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9834580A JPS5723138A (en) 1980-07-17 1980-07-17 Video display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9834580A JPS5723138A (en) 1980-07-17 1980-07-17 Video display device

Publications (2)

Publication Number Publication Date
JPS5723138A JPS5723138A (en) 1982-02-06
JPH0157368B2 true JPH0157368B2 (en) 1989-12-05

Family

ID=14217305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9834580A Granted JPS5723138A (en) 1980-07-17 1980-07-17 Video display device

Country Status (1)

Country Link
JP (1) JPS5723138A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5211824A (en) * 1975-07-18 1977-01-29 Hitachi Ltd Display unit equipped with a write pen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5211824A (en) * 1975-07-18 1977-01-29 Hitachi Ltd Display unit equipped with a write pen

Also Published As

Publication number Publication date
JPS5723138A (en) 1982-02-06

Similar Documents

Publication Publication Date Title
US5714974A (en) Dithering method and circuit using dithering matrix rotation
US4419661A (en) Dual cathode-ray tube display system for text editing
US5146211A (en) Bit mapped color cursor
JP2579362B2 (en) Screen display device
JP3059302B2 (en) Video mixing device
JPH0157368B2 (en)
JPS5929894B2 (en) Video display device
JPS5911933B2 (en) Method for detecting light pen pointing position in video display device
JPS5826594B2 (en) Color image display method
JP2833024B2 (en) Display screen synthesis device
JPS5928916B2 (en) Grid pattern generator for cathode ray tube display equipment
SU734759A1 (en) Information display
SU1413647A1 (en) Image shaping apparatus
JPS5928912B2 (en) cathode ray tube display device
JP2853749B2 (en) Television screen display device
JPH01272271A (en) Digital image processing circuit
JPS5928915B2 (en) cathode ray tube display device
SU1374272A1 (en) Apparatus for displaying graphic information on television display
JPH023517B2 (en)
JP2712452B2 (en) Information output device
SU1133615A1 (en) Device for displaying information on screen of televison receiver
JPH10224709A (en) Display controller and television receiver
JPS6177892A (en) Color image display system
JPS6123194A (en) Display with selective display decoration mechanism
SU1043730A1 (en) Device for displaying information on television receiver screen