JPH0151232B2 - - Google Patents
Info
- Publication number
- JPH0151232B2 JPH0151232B2 JP57084029A JP8402982A JPH0151232B2 JP H0151232 B2 JPH0151232 B2 JP H0151232B2 JP 57084029 A JP57084029 A JP 57084029A JP 8402982 A JP8402982 A JP 8402982A JP H0151232 B2 JPH0151232 B2 JP H0151232B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- video signal
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013139 quantization Methods 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ビデオ信号の量子化装置に関する。
特に量子化されたビデオ信号の雑音除去を行う装
置に関する。
特に量子化されたビデオ信号の雑音除去を行う装
置に関する。
従来のこの種装置は、第１図に示すように、ア
ナログビデオ信号１１を包絡線検出回路１０１に
入力させてからその包絡線電圧１２をとり出し、
該包絡線電圧１２からのレベル差に応じて複数段
階のスライスレベルを定めるスライス設定回路１
０２を設ける。複数のスライスレベルは抵抗分割
等で得ることができる。該スライス設定回路１０
２の出力する複数のスライスレベル信号１３とア
ナログビデオ信号１１のレベルとを比較回路１０
３にて比較し、比較回路１０３の出力を符号化回
路１０４によつて量子符号化した量子化情報１４
を出力するように構成される。
ナログビデオ信号１１を包絡線検出回路１０１に
入力させてからその包絡線電圧１２をとり出し、
該包絡線電圧１２からのレベル差に応じて複数段
階のスライスレベルを定めるスライス設定回路１
０２を設ける。複数のスライスレベルは抵抗分割
等で得ることができる。該スライス設定回路１０
２の出力する複数のスライスレベル信号１３とア
ナログビデオ信号１１のレベルとを比較回路１０
３にて比較し、比較回路１０３の出力を符号化回
路１０４によつて量子符号化した量子化情報１４
を出力するように構成される。
例えば、アナログビデオ信号１１が第２図に示
すようなアナログ波形である場合には、包絡線検
出回路１０１の出力する包絡線電圧１２は第３図
に示すようになる。スライス設定回路１０２は、
上記包絡線電圧１２を基準として、複数スライス
レベル信号１３（スライスレベル01、10、11等）
を出力して比較回路１０３に与える。比較回路１
０３はビデオ信号１１を上記各スライスレベル
01、10、11等と比較して対応するスライスレベル
を定めて符号化回路１０４に送り、符号化回路１
０４からは、第４図に示すようにスライスレベル
に対応して量子符号化された量子化情報１４が出
力される。すなわち、第２図のビデオ信号１１の
白レベル（包絡線電圧と同じ）に対しては量子化
情報“00”が、第２図の黒部分に対しては量子化
情報“11”が、第２図の灰部分に対しては量子化
情報“01”が出力される。この量子化情報“11”、
“01”は前記スライスレベル“11”、“01”等に対
応していることは勿論である。
すようなアナログ波形である場合には、包絡線検
出回路１０１の出力する包絡線電圧１２は第３図
に示すようになる。スライス設定回路１０２は、
上記包絡線電圧１２を基準として、複数スライス
レベル信号１３（スライスレベル01、10、11等）
を出力して比較回路１０３に与える。比較回路１
０３はビデオ信号１１を上記各スライスレベル
01、10、11等と比較して対応するスライスレベル
を定めて符号化回路１０４に送り、符号化回路１
０４からは、第４図に示すようにスライスレベル
に対応して量子符号化された量子化情報１４が出
力される。すなわち、第２図のビデオ信号１１の
白レベル（包絡線電圧と同じ）に対しては量子化
情報“00”が、第２図の黒部分に対しては量子化
情報“11”が、第２図の灰部分に対しては量子化
情報“01”が出力される。この量子化情報“11”、
“01”は前記スライスレベル“11”、“01”等に対
応していることは勿論である。
上述の従来装置は、包絡線検出回路１０１、ス
ライス設定回路１０２および比較回路１０３がす
べてアナログ回路で構成されるため、各回路が正
しく動作するためには複雑な回路調整が要求され
るという欠点がある。また、これらアナログ回路
は、抵抗、容量等のデイスクリート部品で構成さ
れるため実装面積が大となり、小型化が困難であ
る。また、高周波アナログ信号を処理するため、
雑音等の混入による品質劣化にも十分注意する必
要がある等不都合が多い。
ライス設定回路１０２および比較回路１０３がす
べてアナログ回路で構成されるため、各回路が正
しく動作するためには複雑な回路調整が要求され
るという欠点がある。また、これらアナログ回路
は、抵抗、容量等のデイスクリート部品で構成さ
れるため実装面積が大となり、小型化が困難であ
る。また、高周波アナログ信号を処理するため、
雑音等の混入による品質劣化にも十分注意する必
要がある等不都合が多い。
このため、画信号処理部で二値信号に変更され
た画信号をアドレスとして符号化テーブルから、
この画信号の符号長と符号データとをそれぞれの
カウンタに出力して画信号を符号化する技術（特
開昭53−145410号公報）や包絡線電圧を検出して
この包絡線電圧を比較基準電圧としてアナログの
画信号を二値信号に変換する技術（特開昭51−
105712号公報）あるいは、テレビジヨン信号のフ
レーム間符号化伝送を行う装置において、フレー
ム差をあるしきい値と比較して、弧立点と見なさ
れる不要な画素を除去する技術（特開昭50−
139612号公報）などが提案されている。
た画信号をアドレスとして符号化テーブルから、
この画信号の符号長と符号データとをそれぞれの
カウンタに出力して画信号を符号化する技術（特
開昭53−145410号公報）や包絡線電圧を検出して
この包絡線電圧を比較基準電圧としてアナログの
画信号を二値信号に変換する技術（特開昭51−
105712号公報）あるいは、テレビジヨン信号のフ
レーム間符号化伝送を行う装置において、フレー
ム差をあるしきい値と比較して、弧立点と見なさ
れる不要な画素を除去する技術（特開昭50−
139612号公報）などが提案されている。
しかし、これらの技術では、アナログ信号とし
て入力されるビデオ信号を中間調を表すことがで
きる４値以上のデジタル信号に変換することはで
きず、しかも、単に特異点である弧立点のみを除
去するもので、連続する画素信号との間の特異点
として現れる雑音を周辺の画素に適合するような
中間調のビデオ信号に修正することはできなかつ
た。
て入力されるビデオ信号を中間調を表すことがで
きる４値以上のデジタル信号に変換することはで
きず、しかも、単に特異点である弧立点のみを除
去するもので、連続する画素信号との間の特異点
として現れる雑音を周辺の画素に適合するような
中間調のビデオ信号に修正することはできなかつ
た。
本発明の目的は、これらの欠点を解決するもの
で、構成部品点数を減少させ、途中に混入する雑
音によるビデオ信号も周辺の画素データに適合し
て滑らかな変化の信号とするビデオ信号量子化装
置を提供することにある。
で、構成部品点数を減少させ、途中に混入する雑
音によるビデオ信号も周辺の画素データに適合し
て滑らかな変化の信号とするビデオ信号量子化装
置を提供することにある。
本発明の量子化装置は、アナログビデオ信号の
包絡線電圧を検出する包絡線検出回路と、該回路
の出力する包絡線電圧をデジタル信号に変換する
第１のＡ−Ｄ変換回路と、前記アナログビデオ信
号をデジタル信号に変換する第２のＡ−Ｄ変換回
路と、上記第１および第２のＡ−Ｄ変換回路の出
力信号によつてアドレス指定されるアドレス位置
に対応する少なくとも４値のデジタル信号に量子
化された信号をあらかじめ記憶している第１の記
憶回路と、この第１の記憶回路の出力信号を連続
する複数画素分について記憶するシフトレジスタ
と、該シフトレジスタの複数画素分の並列出力信
号によつてアドレス指定され各アドレス位置に前
記連続する複数画素のうち少なくとも一つの特異
データのあるものについてその特異データを周辺
の複数画素に対応させて連続性のよい値に変更す
る修正された量子化値があらかじめ記憶された第
２の記憶回路とを有することを特徴とする。
包絡線電圧を検出する包絡線検出回路と、該回路
の出力する包絡線電圧をデジタル信号に変換する
第１のＡ−Ｄ変換回路と、前記アナログビデオ信
号をデジタル信号に変換する第２のＡ−Ｄ変換回
路と、上記第１および第２のＡ−Ｄ変換回路の出
力信号によつてアドレス指定されるアドレス位置
に対応する少なくとも４値のデジタル信号に量子
化された信号をあらかじめ記憶している第１の記
憶回路と、この第１の記憶回路の出力信号を連続
する複数画素分について記憶するシフトレジスタ
と、該シフトレジスタの複数画素分の並列出力信
号によつてアドレス指定され各アドレス位置に前
記連続する複数画素のうち少なくとも一つの特異
データのあるものについてその特異データを周辺
の複数画素に対応させて連続性のよい値に変更す
る修正された量子化値があらかじめ記憶された第
２の記憶回路とを有することを特徴とする。
アナログビデオ信号と包絡線電圧とをアナログ
デジタル変換したデジタル信号を第１の記憶回路
のアドレス信号として入力して、包絡線電圧でス
ライスされた４値のデジタルビデオ信号データと
して出力する。
デジタル変換したデジタル信号を第１の記憶回路
のアドレス信号として入力して、包絡線電圧でス
ライスされた４値のデジタルビデオ信号データと
して出力する。
この第１の記憶回路のデジタルビデオ信号出力
をシフトレジスタに入力して、順次シフトしなが
ら並列信号として第２の記憶回路のアドレス入力
に与える。第２の記憶回路ではこの並列入力信号
として与えられたアドレスに、連続する複数画素
について雑音等で生ずる特異データがある場合に
はその特異データについて周辺の画素と連続性の
ある画素データに変更する量子化値が記憶されて
いるので、特異データを周辺の画素と連続性ある
画素データに修正し、雑音の影響を軽減して出力
する。
をシフトレジスタに入力して、順次シフトしなが
ら並列信号として第２の記憶回路のアドレス入力
に与える。第２の記憶回路ではこの並列入力信号
として与えられたアドレスに、連続する複数画素
について雑音等で生ずる特異データがある場合に
はその特異データについて周辺の画素と連続性の
ある画素データに変更する量子化値が記憶されて
いるので、特異データを周辺の画素と連続性ある
画素データに修正し、雑音の影響を軽減して出力
する。
次に、本発明について、図面を参照して詳細に
説明する。
説明する。
第５図は、本発明の一実施例を示すブロツク図
である。本実施例ではビデオ信号の量子化値は４
値のデータとして出力される構成としている。
である。本実施例ではビデオ信号の量子化値は４
値のデータとして出力される構成としている。
アナログビデオ信号５１は、包絡線検出回路５
０１によつて包絡線電圧５２がとり出され、Ａ−
Ｄ変換回路５０３によつてデジタル信号５４に変
換される。アナログビデオ信号５１は、また、Ａ
−Ｄ変換回路５０２にも入力させてデジタル信号
５３に変換される。Ａ−Ｄ変換回路５０２、５０
３の出力は、画素信号に同期したタイミングパル
ス５８によつて、それぞれラツチ回路５０７、５
０８にラツチされる。ラツチ回路５０７、５０８
の出力信号は、第１の記憶回路５０４の読出しア
ドレスとされる。
０１によつて包絡線電圧５２がとり出され、Ａ−
Ｄ変換回路５０３によつてデジタル信号５４に変
換される。アナログビデオ信号５１は、また、Ａ
−Ｄ変換回路５０２にも入力させてデジタル信号
５３に変換される。Ａ−Ｄ変換回路５０２、５０
３の出力は、画素信号に同期したタイミングパル
ス５８によつて、それぞれラツチ回路５０７、５
０８にラツチされる。ラツチ回路５０７、５０８
の出力信号は、第１の記憶回路５０４の読出しア
ドレスとされる。
一方、第１の記憶回路５０４の各アドレスに
は、あらかじめ包絡線電圧とビデオ信号電圧とに
対応した量子化値がデジタル情報として記憶させ
てある。各画素の量子化値Ｑは、ビデオ信号電圧
値Vvと、包絡線電圧値Vwのみによつて定まるか
ら、量子化値Ｑは、 Ｑ＝ｆ（Vv、Vw） なる関数で表される。従つて、ビデオ信号電圧値
Vv、包絡線電圧値Vwのデジタル変換データをそ
れぞれDv、Dwとすると、 Ｑ＝f′（Dv、Dw） と表すことができる。すなわち、デジタル変換デ
ータDvおよびDwによつて量子化値Ｑは一義的に
定まる。本実施例では、第１の記憶回路５０４の
アドレス構成を、第６図に示すようにビデオ信号
電圧値Vvのデジタル変換データDvおよび包絡線
電圧値Vwのデジタル変換データDwに対応させ、
各々の番地には、Ｑ＝f′（Dv、Dw）なる４値の量
子化値をあらかじめ記憶させてある。
は、あらかじめ包絡線電圧とビデオ信号電圧とに
対応した量子化値がデジタル情報として記憶させ
てある。各画素の量子化値Ｑは、ビデオ信号電圧
値Vvと、包絡線電圧値Vwのみによつて定まるか
ら、量子化値Ｑは、 Ｑ＝ｆ（Vv、Vw） なる関数で表される。従つて、ビデオ信号電圧値
Vv、包絡線電圧値Vwのデジタル変換データをそ
れぞれDv、Dwとすると、 Ｑ＝f′（Dv、Dw） と表すことができる。すなわち、デジタル変換デ
ータDvおよびDwによつて量子化値Ｑは一義的に
定まる。本実施例では、第１の記憶回路５０４の
アドレス構成を、第６図に示すようにビデオ信号
電圧値Vvのデジタル変換データDvおよび包絡線
電圧値Vwのデジタル変換データDwに対応させ、
各々の番地には、Ｑ＝f′（Dv、Dw）なる４値の量
子化値をあらかじめ記憶させてある。
第５図におけるラツチ回路５０７、５０８から
タイミングパルス５８に従つて出力される信号デ
ータは、各画素時点におけるビデオ信号のデジタ
ル値Dvおよび包絡線のデジタル値Dwに他ならな
いから、上記両データをアドレス信号として第１
の記憶回路５０４から読み出した出力信号５５
は、上記画素に対する量子化値Ｑである。すなわ
ち、第１の記憶回路５０４の出力信号５５を直接
デジタルビデオ信号として出力させることができ
る。
タイミングパルス５８に従つて出力される信号デ
ータは、各画素時点におけるビデオ信号のデジタ
ル値Dvおよび包絡線のデジタル値Dwに他ならな
いから、上記両データをアドレス信号として第１
の記憶回路５０４から読み出した出力信号５５
は、上記画素に対する量子化値Ｑである。すなわ
ち、第１の記憶回路５０４の出力信号５５を直接
デジタルビデオ信号として出力させることができ
る。
本実施例ではさらに、シフトレジスタ５０５お
よび第２の記憶回路５０６を設けてあり、雑音の
影響を軽減させる構成としている。
よび第２の記憶回路５０６を設けてあり、雑音の
影響を軽減させる構成としている。
すなわち、第７図に示すように、シフトレジス
タ５０５は、例えば５段の記憶素子を有し、第１
の記憶回路５０４の出力する１画素に対する出力
信号５５をタイミングパルス５８によつて順次一
番目の記憶素子に格納する共に、シフト動作を行
う。従つて、５段の記憶素子には連続した５画素
分の量子化出力値G11〜G15が格納される。シフ
トレジスタ５０５の各段の出力値は並列にして、
第２の記憶回路５０６の読出しアドレス信号とさ
れる。第２の記憶回路５０６には、該アドレス位
置に上記５画素の中央の画素に対する最適なデジ
タル値をあらかじめ記憶させてある。上記最適な
デジタル値とは、中央の記憶素子の出力値G13そ
のものではなく、前後の記憶素子の出力値をも考
慮した値である。
タ５０５は、例えば５段の記憶素子を有し、第１
の記憶回路５０４の出力する１画素に対する出力
信号５５をタイミングパルス５８によつて順次一
番目の記憶素子に格納する共に、シフト動作を行
う。従つて、５段の記憶素子には連続した５画素
分の量子化出力値G11〜G15が格納される。シフ
トレジスタ５０５の各段の出力値は並列にして、
第２の記憶回路５０６の読出しアドレス信号とさ
れる。第２の記憶回路５０６には、該アドレス位
置に上記５画素の中央の画素に対する最適なデジ
タル値をあらかじめ記憶させてある。上記最適な
デジタル値とは、中央の記憶素子の出力値G13そ
のものではなく、前後の記憶素子の出力値をも考
慮した値である。
例えば、連続した５画素分の量子化出力値G11
〜G15が第８図に示すように、“00”、“00”、
“01”、“00”、“00”であるような場合は、第２の
記憶回路５０６の“0000010000”番地には、４値
のデジタル値“00”が格納されている。すなわ
ち、第２の記憶回路５０６から出力されるデジタ
ル値は“00”となり、白レベル信号となる。従つ
て、上述の連続した５画素に対する第２記憶回路
５０６の出力値G′11〜G′15は、同図に示すよう
に、“00”、“00”、“00”、“00”、“00”となる。
換
言すれば、アナログビデオ信号５１中に瞬間的に
混入した雑音によつて、前後の白レベル中の１画
素分だけが炭レベルになつたような場合に、前後
の画素のレベルを考慮して上記雑音の影響が除か
れた値が出力される。前記第７図にはこの状態に
おけるシフトレジスタ５０５の出力値５６および
第２の記憶回路５０６の出力するデジタルビデオ
信号５７の値が付記されている。
〜G15が第８図に示すように、“00”、“00”、
“01”、“00”、“00”であるような場合は、第２の
記憶回路５０６の“0000010000”番地には、４値
のデジタル値“00”が格納されている。すなわ
ち、第２の記憶回路５０６から出力されるデジタ
ル値は“00”となり、白レベル信号となる。従つ
て、上述の連続した５画素に対する第２記憶回路
５０６の出力値G′11〜G′15は、同図に示すよう
に、“00”、“00”、“00”、“00”、“00”となる。
換
言すれば、アナログビデオ信号５１中に瞬間的に
混入した雑音によつて、前後の白レベル中の１画
素分だけが炭レベルになつたような場合に、前後
の画素のレベルを考慮して上記雑音の影響が除か
れた値が出力される。前記第７図にはこの状態に
おけるシフトレジスタ５０５の出力値５６および
第２の記憶回路５０６の出力するデジタルビデオ
信号５７の値が付記されている。
また、例えば連続した５画素分の量子化出力値
G16〜G20が第９図に示すように“11”、“10”、
“00”、“11”、“10”であるような場合には、第２
の記憶回路５０６の“1110001110”番地からは、
例えば“01”が読み出される。この場合第２の記
憶回路５０６の出力するデジタルビデオ信号５７
は上記連続した５画素分に対して例えば“11”、
“10”、“01”、“11”、“10”となり、黒ビツトの中
央が抜けたような場合に前後のレベルを加味して
補正したデータを出力させることができる。第２
の記憶回路５０６の上記の番地に記憶させる値
は、“01”ではなく“10”または“11”とするこ
ともできる。いずれの場合であつても雑音の影響
をそのまま受けて“00”を出力することはないの
で、雑音の影響を軽減でき、前後の画素と対応さ
せて中間調の画素とし前後の画素との連続性があ
るデータを出力することができる。また、単に雑
音や抜けの補正だけではなく、例えばある画面の
濃さ、すなわちデジタル出力値を、その前後の画
素の出力値との関連から適当に設定することも可
能である。例えばコントラストを変えることも可
能である。
G16〜G20が第９図に示すように“11”、“10”、
“00”、“11”、“10”であるような場合には、第２
の記憶回路５０６の“1110001110”番地からは、
例えば“01”が読み出される。この場合第２の記
憶回路５０６の出力するデジタルビデオ信号５７
は上記連続した５画素分に対して例えば“11”、
“10”、“01”、“11”、“10”となり、黒ビツトの中
央が抜けたような場合に前後のレベルを加味して
補正したデータを出力させることができる。第２
の記憶回路５０６の上記の番地に記憶させる値
は、“01”ではなく“10”または“11”とするこ
ともできる。いずれの場合であつても雑音の影響
をそのまま受けて“00”を出力することはないの
で、雑音の影響を軽減でき、前後の画素と対応さ
せて中間調の画素とし前後の画素との連続性があ
るデータを出力することができる。また、単に雑
音や抜けの補正だけではなく、例えばある画面の
濃さ、すなわちデジタル出力値を、その前後の画
素の出力値との関連から適当に設定することも可
能である。例えばコントラストを変えることも可
能である。
上記実施例においては、アナログ回路は、包絡
線検出回路のみであり、従来のようにスライス設
定回路、比較回路化等は不要であるから回路調整
が容易であり、また、第１および第２の記憶回路
はROMで構成できるので、全体を小型化し、集
積回路化することが可能である。そして、第２の
記憶回路５０６において、あらかじめ前後の画素
状態を加味したデジタル値を読出すことにより、
雑音の影響を軽減し、連続性のよいビデオ信号を
出力することが可能である。
線検出回路のみであり、従来のようにスライス設
定回路、比較回路化等は不要であるから回路調整
が容易であり、また、第１および第２の記憶回路
はROMで構成できるので、全体を小型化し、集
積回路化することが可能である。そして、第２の
記憶回路５０６において、あらかじめ前後の画素
状態を加味したデジタル値を読出すことにより、
雑音の影響を軽減し、連続性のよいビデオ信号を
出力することが可能である。
以上のように、本発明においては、雑音によつ
て生ずる特異データの補正を前後の複数の画素と
の組合せによつて滑らかな連続性ある信号に補正
をすることができるので、中間調への補正も可能
であり、バツググランドレベルによつて雑音の影
響を薄めることができる。
て生ずる特異データの補正を前後の複数の画素と
の組合せによつて滑らかな連続性ある信号に補正
をすることができるので、中間調への補正も可能
であり、バツググランドレベルによつて雑音の影
響を薄めることができる。
さらに、本発明では、ほとんどの回路をデジタ
ル回路で構成できるので、従来のアナログ量子化
回路で要求されていた回路調整を大幅に減少さ
せ、デイスクリート部品等を減少させて集積回路
化し易くするので、回路の実装密度の向上を図る
ことができ、製造のコストダウンが可能である。
ル回路で構成できるので、従来のアナログ量子化
回路で要求されていた回路調整を大幅に減少さ
せ、デイスクリート部品等を減少させて集積回路
化し易くするので、回路の実装密度の向上を図る
ことができ、製造のコストダウンが可能である。
第１図は従来のビデオ信号量子化装置の一例を
示すブロツク図。第２図はアナログビデオ信号の
一例を示す波形図。第３図は従来装置において上
記アナログビデオ信号の包絡線に対して設定され
る複数のスライスレベルを示す図。第４図は従来
装置によつて第２図のビデオ信号を量子化した場
合の量子化出力値を示す図。第５図は本発明の一
実施例を示すブロツク図。第６図は上記実施例に
おける記憶回路５０４のアドレス構成を示す図。
第７図は上記実施例におけるシフトレジスタおよ
び第２の記憶回路の接続関係を示す図。第８図は
上記実施例においてシフトレジスタ５０５に連続
した白レベル信号中に雑音が混入した場合の入力
値と第２の記憶回路５０６の出力データとの関係
を示す図。第９図は上記実施例におけるシフトレ
ジスタ５０５の入力信号と第２の記憶回路５０６
の出力データとの関係の一例を示す図。 １１，５１……アナログビデオ信号、１２，５
２……包絡線電圧、１３……スライスレベル信
号、１４……量子化情報、５３，５４……Ａ−Ｄ
変換回路の出力信号、５５……第１の記憶回路の
出力信号、５６……シフトレジスタ５０５の出力
信号、５７……デジタルビデオ信号、５８……タ
イミングパルス、１０１，５０１……包絡線検出
回路、１０２……スライス設定回路、１０３……
比較回路、１０４……符号化回路、５０２，５０
３……第１および第２のＡ−Ｄ変換回路、５０４
……第１の記憶回路、５０５……シフトレジス
タ、５０６……第２の記憶回路、５０７，５０８
……ラツチ回路。
示すブロツク図。第２図はアナログビデオ信号の
一例を示す波形図。第３図は従来装置において上
記アナログビデオ信号の包絡線に対して設定され
る複数のスライスレベルを示す図。第４図は従来
装置によつて第２図のビデオ信号を量子化した場
合の量子化出力値を示す図。第５図は本発明の一
実施例を示すブロツク図。第６図は上記実施例に
おける記憶回路５０４のアドレス構成を示す図。
第７図は上記実施例におけるシフトレジスタおよ
び第２の記憶回路の接続関係を示す図。第８図は
上記実施例においてシフトレジスタ５０５に連続
した白レベル信号中に雑音が混入した場合の入力
値と第２の記憶回路５０６の出力データとの関係
を示す図。第９図は上記実施例におけるシフトレ
ジスタ５０５の入力信号と第２の記憶回路５０６
の出力データとの関係の一例を示す図。 １１，５１……アナログビデオ信号、１２，５
２……包絡線電圧、１３……スライスレベル信
号、１４……量子化情報、５３，５４……Ａ−Ｄ
変換回路の出力信号、５５……第１の記憶回路の
出力信号、５６……シフトレジスタ５０５の出力
信号、５７……デジタルビデオ信号、５８……タ
イミングパルス、１０１，５０１……包絡線検出
回路、１０２……スライス設定回路、１０３……
比較回路、１０４……符号化回路、５０２，５０
３……第１および第２のＡ−Ｄ変換回路、５０４
……第１の記憶回路、５０５……シフトレジス
タ、５０６……第２の記憶回路、５０７，５０８
……ラツチ回路。
Claims (1)
- 【特許請求の範囲】 １ アナログビデオ信号の包絡線電圧を検出する
包絡線検出回路５０１と、 該回路の出力する包絡線電圧をデジタル信号に
変換する第１のＡ−Ｄ変換回路５０３と、 前記アナログビデオ信号をデジタル信号に変換
する第２のＡ−Ｄ変換回路５０２と、 上記第１および第２のＡ−Ｄ変換回路の出力信
号をアドレス指定入力信号として、その各アドレ
ス位置によつて入力アドレス信号に対応するビデ
オ信号の量子化値を予め記憶してビデオ信号を少
なくとも４値のデジタル信号に量子化された信号
を出力する第１の記憶回路５０４と を備え、 前記第１の記憶回路の出力データを連続する複
数画素分について記憶するシフトレジスタ５０５
と、 該シフトレジスタの複数画素分のデータの並列
出力信号によりアドレス指定され各アドレス位置
に前記連続する複数画素のうちに少なくとも一つ
の特異データのあるものについてその特異データ
を周辺の複数画素データと対応させて連続性のよ
い値に変更する修正された量子化値があらかじめ
記憶された第２の記憶回路５０６と を備えたことを特徴とするビデオ信号量子化装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57084029A JPS58201482A (ja) | 1982-05-20 | 1982-05-20 | ビデオ信号量子化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57084029A JPS58201482A (ja) | 1982-05-20 | 1982-05-20 | ビデオ信号量子化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58201482A JPS58201482A (ja) | 1983-11-24 |
| JPH0151232B2 true JPH0151232B2 (ja) | 1989-11-02 |
Family
ID=13819111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57084029A Granted JPS58201482A (ja) | 1982-05-20 | 1982-05-20 | ビデオ信号量子化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201482A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61171380U (ja) * | 1985-04-12 | 1986-10-24 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50139612A (ja) * | 1974-04-24 | 1975-11-08 | ||
| JPS51105712A (en) * | 1975-03-14 | 1976-09-18 | Yokogawa Electric Works Ltd | 2 chishingohenkankairo |
| JPS53145410A (en) * | 1977-05-24 | 1978-12-18 | Toshiba Corp | Variable code length transmission system |
-
1982
- 1982-05-20 JP JP57084029A patent/JPS58201482A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50139612A (ja) * | 1974-04-24 | 1975-11-08 | ||
| JPS51105712A (en) * | 1975-03-14 | 1976-09-18 | Yokogawa Electric Works Ltd | 2 chishingohenkankairo |
| JPS53145410A (en) * | 1977-05-24 | 1978-12-18 | Toshiba Corp | Variable code length transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58201482A (ja) | 1983-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4454546A (en) | Band compression device for shaded image | |
| US5790705A (en) | Compression techniques for substantially lossless digital image data storage | |
| US5250948A (en) | High level resolution enhancement for dual-range A/D conversion | |
| US5448298A (en) | Image information transmitting system | |
| JPS62107526A (ja) | 高能率符号化／復号装置 | |
| JPH0793724B2 (ja) | テレビジョン信号の高能率符号化装置及び符号化方法 | |
| US9813652B2 (en) | CMOS image sensor and imaging method implementing correlated double sampling and compression | |
| US5748244A (en) | Adaptive runlength coding based on zero and non-zero subblocks | |
| US5691821A (en) | A/D converting apparatus and image sensing apparatus | |
| US5995171A (en) | Coding and/or decoding apparatus for decoding variable-length coded image information | |
| US4570186A (en) | Binary transformation method | |
| JPH04241576A (ja) | 画像符号化装置 | |
| US4768015A (en) | A/D converter for video signal | |
| US4504115A (en) | Digital facsimile communication system capable of representing tone differences | |
| US5479466A (en) | Zigzag scanning address generator and method therefor | |
| JPH0151232B2 (ja) | ||
| JPS60143023A (ja) | デイジタル信号処理装置 | |
| US4204163A (en) | Minimum group pulse code modem having shape and amplitude codes | |
| JPH054876B2 (ja) | ||
| JPS61147691A (ja) | テレビジヨン信号の高能率符号化装置 | |
| KR970002347Y1 (ko) | 감마보정장치 | |
| JPS6325749B2 (ja) | ||
| JPH0583550A (ja) | 画像入力装置 | |
| JP2778629B2 (ja) | 高能率符号化装置 | |
| JP2535204B2 (ja) | 色差信号変換回路 |