JPH0151102B2 - - Google Patents
Info
- Publication number
- JPH0151102B2 JPH0151102B2 JP57222251A JP22225182A JPH0151102B2 JP H0151102 B2 JPH0151102 B2 JP H0151102B2 JP 57222251 A JP57222251 A JP 57222251A JP 22225182 A JP22225182 A JP 22225182A JP H0151102 B2 JPH0151102 B2 JP H0151102B2
- Authority
- JP
- Japan
- Prior art keywords
- random code
- pseudo
- low
- speed
- speed pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000605 extraction Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/043—Pseudo-noise [PN] codes variable during transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
この発明は、多数決判定を行なう周波数ホツピ
ングデイジタル通信装置に関するものである。
ングデイジタル通信装置に関するものである。
従来の周波数ホツピング通信装置の一般的構成
を第1図に示す。図において、1は送信装置、2
は受信装置、3はホツピングクロツク生成回路、
4は分周回路、5は符号系列発生器、6はラツ
チ、7は加算器、8は周波数シンセサイザ、9は
伝送路、10はミキサ、11は検波器、12は同
期制御回路、13は多数決判定回路、14は制御
信号生成回路である。
を第1図に示す。図において、1は送信装置、2
は受信装置、3はホツピングクロツク生成回路、
4は分周回路、5は符号系列発生器、6はラツ
チ、7は加算器、8は周波数シンセサイザ、9は
伝送路、10はミキサ、11は検波器、12は同
期制御回路、13は多数決判定回路、14は制御
信号生成回路である。
また第2図は第1図の符号系列発生器5の詳細
な構成を示し、図において5aはホツピングクロ
ツクeを受けて使用開始時に設定した同期状態を
使用期間中独立に許容誤差内に維持できる程度に
低速度の擬似ランダム符号を発生する低速度擬似
ランダム符号発生器、5bはホツピングクロツク
eを受けることによつて低速度の擬似ランダム符
号発生器5aに定期的に開始位置を制御される高
速度の擬似ランダム符号を発生する高速度擬似ラ
ンダム符号発生器、5cは低速度擬似ランダム符
号の同期を抽出する周期抽出回路、gはその抽出
された周期を示す出力、5dは上記低速度及び高
速度擬似ランダム符号発生器5a,5bの出力を
制御信号cに応じて切換え出力するスイツチ回路
であり、上記制御信号cは同期確立期間およびデ
ータ伝送期間のタイミングを与える信号であり、
上記スイツチ回路5dは同期確立期間は端子A側
に、データ伝送期間は端子B側に切換えられ、そ
の共通端子から擬似ランダム符号fを出力する。
な構成を示し、図において5aはホツピングクロ
ツクeを受けて使用開始時に設定した同期状態を
使用期間中独立に許容誤差内に維持できる程度に
低速度の擬似ランダム符号を発生する低速度擬似
ランダム符号発生器、5bはホツピングクロツク
eを受けることによつて低速度の擬似ランダム符
号発生器5aに定期的に開始位置を制御される高
速度の擬似ランダム符号を発生する高速度擬似ラ
ンダム符号発生器、5cは低速度擬似ランダム符
号の同期を抽出する周期抽出回路、gはその抽出
された周期を示す出力、5dは上記低速度及び高
速度擬似ランダム符号発生器5a,5bの出力を
制御信号cに応じて切換え出力するスイツチ回路
であり、上記制御信号cは同期確立期間およびデ
ータ伝送期間のタイミングを与える信号であり、
上記スイツチ回路5dは同期確立期間は端子A側
に、データ伝送期間は端子B側に切換えられ、そ
の共通端子から擬似ランダム符号fを出力する。
次に動作について説明する。送信装置1に入力
されたデータは、ホツピングクロツク生成回路3
により生成されたホツピングクロツクeを分周回
路4で分周して得られたデータクロツクbによ
り、データラツチ6において整形される。該デー
タはさらに符号系列発生器5からの擬似ランダム
符号fと加算器7でスクランブルされ、周波数シ
ンセサイザ8にて送信される。
されたデータは、ホツピングクロツク生成回路3
により生成されたホツピングクロツクeを分周回
路4で分周して得られたデータクロツクbによ
り、データラツチ6において整形される。該デー
タはさらに符号系列発生器5からの擬似ランダム
符号fと加算器7でスクランブルされ、周波数シ
ンセサイザ8にて送信される。
次いで、受信装置2では同期制御回路12によ
り受信信号に同期せられた周波数シンセサイザ8
の出力と受信信号がミキサ10でIF帯域におと
され、検波器11により復調される。さらに受信
データは加算器7にてスクランブルを解除され、
多数決判定回路13を経て分周回路4からのデー
タクロツクbによりデータラツチ6において整形
され、データ出力dが出力される。
り受信信号に同期せられた周波数シンセサイザ8
の出力と受信信号がミキサ10でIF帯域におと
され、検波器11により復調される。さらに受信
データは加算器7にてスクランブルを解除され、
多数決判定回路13を経て分周回路4からのデー
タクロツクbによりデータラツチ6において整形
され、データ出力dが出力される。
ここで、符号系列発生器5により生成される擬
似ランダム符号fは、通信開始時は低速度擬似ラ
ンダム符号発生器5aから出力される低速度の符
号であり、同期捕捉用信号が終了し、同期が確立
した後は、スイツチ回路5dにより、高速度擬似
ランダム符号発生器5bから出力される高速度の
擬似ランダム符号に切換えられる。なお第2図の
低速度擬似ランダム符号発生器5aの出力から周
期を抽出する周期抽出回路5cの出力gは本第1
図の回路では使用されていない。
似ランダム符号fは、通信開始時は低速度擬似ラ
ンダム符号発生器5aから出力される低速度の符
号であり、同期捕捉用信号が終了し、同期が確立
した後は、スイツチ回路5dにより、高速度擬似
ランダム符号発生器5bから出力される高速度の
擬似ランダム符号に切換えられる。なお第2図の
低速度擬似ランダム符号発生器5aの出力から周
期を抽出する周期抽出回路5cの出力gは本第1
図の回路では使用されていない。
従来の周波数ホツピング通信装置は以上のよう
に構成されているので、データクロツクをホツピ
ングクロツクから分周して生成しなければなら
ず、分周回路が必要であるという欠点があつた。
に構成されているので、データクロツクをホツピ
ングクロツクから分周して生成しなければなら
ず、分周回路が必要であるという欠点があつた。
この発明は上記のような従来のものの欠点を除
去するためになされたもので、データクロツクの
周期を、低速度の擬似ランダム符号の周期と一致
させることにより、従来の分周回路を省略できる
デイジタル通信装置を提供することを目的として
いる。
去するためになされたもので、データクロツクの
周期を、低速度の擬似ランダム符号の周期と一致
させることにより、従来の分周回路を省略できる
デイジタル通信装置を提供することを目的として
いる。
以下、この発明の一実施例を図について説明す
る。第3図は本発明の一実施例によるデイジタル
通信装置を示し、本装置においては、符号系列発
生器5の周期抽出回路5cにより抽出した低速度
擬似ランダム符号の符号周期のクロツクgをデー
タクロツクb′として用いている。
る。第3図は本発明の一実施例によるデイジタル
通信装置を示し、本装置においては、符号系列発
生器5の周期抽出回路5cにより抽出した低速度
擬似ランダム符号の符号周期のクロツクgをデー
タクロツクb′として用いている。
周波数ホツピング通信装置では、ホツピングを
制御する符号系列の同期をとる過程において、そ
の低速度の擬似ランダム符号の周期を抽出する回
路5cを必要とする。従来は、同期捕捉用信号の
送出中のみに有効であつた上記擬似ランダム符号
の周期を抽出する回路5cを、高速度の擬似ラン
ダム符号による制御に切換わつた後も、データク
ロツク生成回路として用いれば、従来必要とされ
た分周回路が省略できる。
制御する符号系列の同期をとる過程において、そ
の低速度の擬似ランダム符号の周期を抽出する回
路5cを必要とする。従来は、同期捕捉用信号の
送出中のみに有効であつた上記擬似ランダム符号
の周期を抽出する回路5cを、高速度の擬似ラン
ダム符号による制御に切換わつた後も、データク
ロツク生成回路として用いれば、従来必要とされ
た分周回路が省略できる。
尚、データクロツクの周期と低速度の擬似ラン
ダム符号の周期との対応は必ずしも1対1である
必要はない。
ダム符号の周期との対応は必ずしも1対1である
必要はない。
以上のように、この発明によれば、データクロ
ツクを、低速度擬似ランダム符号の周期と対応づ
けて生成するように構成したので、データクロツ
ク生成のための分周回路を省略できる効果があ
る。
ツクを、低速度擬似ランダム符号の周期と対応づ
けて生成するように構成したので、データクロツ
ク生成のための分周回路を省略できる効果があ
る。
第1図は、従来のデイジタル通信装置の一般的
構成を示す図、第2図は第1図の符号系列発生器
5の詳細な構成図、第3図はこの発明の一実施例
によるデイジタル通信装置の構成を示す図であ
る。 1……送信装置、2……受信装置、5……符号
系列発生器(擬似ランダム符号発生器)、5a…
…低速度擬似ランダム符号発生器、5b……高速
度擬似ランダム符号発生器、5c……周期抽出回
路。なお図中、同一符号は同一又は相当部分を示
す。
構成を示す図、第2図は第1図の符号系列発生器
5の詳細な構成図、第3図はこの発明の一実施例
によるデイジタル通信装置の構成を示す図であ
る。 1……送信装置、2……受信装置、5……符号
系列発生器(擬似ランダム符号発生器)、5a…
…低速度擬似ランダム符号発生器、5b……高速
度擬似ランダム符号発生器、5c……周期抽出回
路。なお図中、同一符号は同一又は相当部分を示
す。
Claims (1)
- 1 同期捕捉のための低速度の擬似ランダム符号
を発生する低速度擬似ランダム符号発生器と、上
記低速度の擬似ランダム符号に定期的に開始位置
を制御される高速度の擬似ランダム符号を発生す
る高速度擬似ランダム符号発生器と、この2つの
擬似ランダム符号発生器の出力を制御信号に応じ
て切換え出力する切換回路とを有する擬似ランダ
ム符号発生器を送信装置および受信装置に備え、
同期捕捉用信号送信時および受信待受状態時は、
あらかじめ同期状態に維持された上記低速度の擬
似ランダム符号に制御された通信を行ない、同期
捕捉用信号が終了し同期が確立された後は、上記
高速度擬似ランダム符号に制御された通信を行な
う周波数ホツピング通信装置において、上記低速
度の擬似ランダム符号発生器の出力からその周期
を抽出する周期抽出回路を上記擬似ランダム符号
発生器に備え、該周期抽出回路の出力をデータク
ロツクとしてデータ伝送を行なうことを特徴とす
るデイジタル通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57222251A JPS59110241A (ja) | 1982-12-15 | 1982-12-15 | デイジタル通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57222251A JPS59110241A (ja) | 1982-12-15 | 1982-12-15 | デイジタル通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59110241A JPS59110241A (ja) | 1984-06-26 |
JPH0151102B2 true JPH0151102B2 (ja) | 1989-11-01 |
Family
ID=16779461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57222251A Granted JPS59110241A (ja) | 1982-12-15 | 1982-12-15 | デイジタル通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59110241A (ja) |
-
1982
- 1982-12-15 JP JP57222251A patent/JPS59110241A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59110241A (ja) | 1984-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1510745A (en) | Data receiving circuit | |
US4188580A (en) | Secure communication system | |
JPH10190529A (ja) | 無線通信システム | |
US5003598A (en) | Secure communication system | |
GB1497859A (en) | Data transmission systems | |
JPS54129901A (en) | Secret communication system | |
US3462551A (en) | Channel synchronizer for multiplex pulse communication receiver | |
JPS5498523A (en) | Synchronizer between reproduced video signal from video disc and other video signals | |
JPH0151102B2 (ja) | ||
US4217469A (en) | Coding and decoding apparatus for the protection of communication secrecy | |
GB2345396A (en) | Frequency hopping receiver capable of real time demodulation | |
JPS5526702A (en) | Facsimile receiver | |
JPS581582B2 (ja) | Ssra通信方式における回線接続方式 | |
JPS63136835A (ja) | 同時送受話装置 | |
JPS57173242A (en) | Synchronizing circuit | |
JPS6388943A (ja) | 復調器制御方式 | |
JPS6412141B2 (ja) | ||
SU708531A1 (ru) | Устройство дл приема частотнофазоманипулированных сигналов | |
SU1107322A2 (ru) | Частотный манипул тор | |
JPS54136122A (en) | Automatic control system for frame synchronizer | |
SU544172A1 (ru) | Устройство дл демодул ции многоосновных кодоимпульсных сигналоы | |
SU405181A1 (ru) | УСТРОЙСТВО дл ПЕРЕДАЧИ —ПРИЕМА КВАЗИТРОИЧНЫХ | |
SU745016A1 (ru) | Устройство маскировки телевизионных сигналов | |
JPS60254848A (ja) | スクランブルデ−タの初期送出方式 | |
JPS5631247A (en) | Communication system |