JPH01503430A - コンデンサースイッチ式誘導モーター駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 切換コンデンサー誘導モーター駆動装置発明の経緯 １、　発明の分野 本発明は誘導モーター用直流接続、交流インバーター駆動装置及び同様の負荷特 性を有する機械に関するものである。

２、　先行技術の説明 過去においては、交流誘導モーター駆動回路は一般にインバータニ出力部に比較 的一定の直流が提供された定電流駆動装置か又はインバーター出力部に比較的一 定の直流電圧が提供された定電圧駆動装置であった。調節可能な速動電圧供給駆 動装置は典型的には可変電圧、可変周波数矩形波インバーター駆動装置又はつい 最近ではパルス幅変調インバーター駆動装置であった。

パルス幅変調駆動装置は可変電圧、可変周波数モーター駆動出力を同期化させる パルス変調回路に対する一定のリンク電圧入力を含んでいた。

典型的な矩形波可変電圧可変周波数インバーター駆動装置を第１図に示す。′第 １図に示されたインバーター駆動装置は出力シリコン制御整流器又はサイリスタ ーを強制的に整流するように要求された整流回路を含んでいない。これらの６段 型インバーター駆動装置においては、インバーターの各脚部は１８０°に対し第 １図に概略的に図解された６段階波形と全体的に類似している出力ライン対ライ ン電圧を提供可能とされた。

これらの矩形波インバーター・モーター駆動装置においては、モーターの速度は インバーター整流周波数を変えることにより制御された。最適のトルク能力を維 持するにはＤＣリンク電圧も変えて周波数に対する電圧の一定比率を維持するこ とが必要であった。従って、これらの型式の駆動装置は可変電圧可変周波数イン バーター駆動装置と称していた。

インバーター駆動装置は典型的にはサイリスター又はシリコン制御整流器等、ゲ ート・バイアス電圧を提供することによし可能化されるが、又、スイッチを不能 にする目的から逆のバイアス電圧を与える外部から強制された整流回路も必要と したゲート制陣切換回路素子を使用していた。代替的に一部のインバーター駆動 装置はトランジスター、ゲート遮断サイリスク−又は絶縁ゲート・トランジスタ ーの如きゲート制御型切換素子を使用していた。これらの型式の切換素子を備え た回路においてはスイッチに流れる電流がベース対エミッターのバイアス電圧を 与えるか又は除去することにより中断された。いずれの場合でも切換素子は切換 素子前後の急激な電圧変化即ち高いｄＶ／ｄＴを固有に発生した誘導モーターへ の電流の流れを遮断する目的で使用された。

大部分の経済的に利用可能な切換素子はこれらの急激な電圧変化に耐えることが 出来なかったので、典型的なインバーター駆動装置では切換素子を保護する目的 から一部の容量性バッファリング又は急停止が含まれていた。

然し乍ら、急停止回路は与えられる保護の量に比例する損失を生み出した。第２ 図に示された慣用的な急停止回路においては、スイッチが開いた際、電圧は電流 がダイオードを通じてコンデンサー内に容易に流れることから制御された。スイ ッチが閉じられた場合、コンデンサーは抵抗を通じてゆるやかに放電した。従っ て、各スイッチング・サイクルは１／２ＣＶ２の値で損失を発生した。そのため 損失を低減化するには急停止キャパシタンスを出来るだけ低く保つことが必要と されスイッチング効率を改善する先行技術での努力はスイッチング時間を低減化 させ、急停止損失を最低にするようスイッチング素子の電圧許容範囲を改善する ことに向けられた。更に、慣用的なインバーター駆動装置はスイッチング後にモ ーターから誘導電流を再循環させろようインバーター・スイッチング素子と並列 になっていない融通性に欠ける整流器又はダイオードを必要とした。これらの融 通性に欠けるダイオードは出力における逆電圧を防止しこうして負の電力に対し 逆の電流の流れを要求し、即Ａ、Ｃ電源線への電力の流れを逆にするよう駆動入 力部分に逆サイリスターを必要とした。従って、高電圧割合又は高ｄＶ／ｄＴス イッチングは固有に複雑で高価であった。

３、　発明の要約 先行技術とは対比的に、本発明の駆動装置には容量性エネルギー記憶容量が僅か にモーターの誘導エネルギー記憶容量以下に過ぎない、出力に容量性負荷を伴な う６段階電圧源インバーターが含まれている。先行技術のインバーター駆動装置 においては、こうした大きいキャパシタンスは耐えられない急停止損失を発生し たに違いないが、本発明の駆動装置は独特の特徴があるのでこうした損失が回避 される。

本発明の駆動装置の出力段にこうした容量性負荷を採用することで多数の直接的 利点がある。インバーター・スイッチング素子前後での電圧の変化割合は１０． Ｏ〜１０００倍程度相当低減化され、典型的には２３０ボルトＡ、Ｃ駆動に対し マイクロ秒あたり約０．５ボルトである。スイッチング素子におけるこの電圧変 化の割合減少で高価でないスイッチング装置と簡単なスイッチング技術を使用す ることが出来る。更に、本発明の駆動装置は大きい誘導電流が出力スイッチング 素子の周わりを再循環するよりむしろ容量性バッファリングに吸収されるので、 出力段において融通のきかない非並列ダイオードを必要としない。これはインバ ーター駆動装置の出力部分を簡略化し、出力部の負の電圧動作で負のトルクを発 生出来ろようにする。本発明の駆動装置においては、各入力部と出力部にスイッ チング素子又はザイリスターが６個だけあって完全な４象限動作が可能である。

本発明の駆動装置においては、モーター速度を達成するため出力段における各ス イッチング素子のスイッチング周波数を制御することが必要なだけでなく、スイ ッチング装置前後の電圧が所定量、典型的には５ボルト以下になっている場合に のみスイッチング素子を可能化することが必要である。こうして出力スイッチン グ素子を制御することにより本発明の駆動装置はバッファリング・コンデンサー への破壊電流の流れを防止し、出力ブリッジにおける対抗極性の素子が同時的に 可能化された場合に生じ得ろような出力ブリッジにおける短絡の機会を著しく低 減化させる。

本発明による駆動装置においては参考として本明細書に内容が導入しである１９ ８３年９月２２日付は出願の本出願人の係争中の米国特許出願第５３４．５６７ 号に開示されたトランジスター整流型サイリスター・スイッチング素子の如き電 圧ブロッキングを逆に出来る簡単なスイッチング素子を本発明の駆動装置におけ るインバーター・スイッチング素子として使用することが出来ろ。

本発明のモーター駆動装置により提供される利点には一層効率的な転換、スイッ チング損失の低減化及び禁止体の損失と強制整流損失を無くすことが含まれる。

更に、高速スイッチングにより生ずる電圧に過渡性が無いので出力段に低電圧許 容スイッチング素子を使用することが出来る。本発明の駆動装置は又、電流サー ジを無くすることによりインバーターとモーターの一層静かな作動ももたらし慣 用的な駆動装置において電圧スイッチングの結果モーターに吸収される調波電流 を最低にすることにより一層効率的で低温のモーター作動をもたらす。

非並列で融通性のないダイオードの必要性を無くすることにより本発明の駆動装 置はシリコン制御整流器の如き出力スイッチング素子を整流中に逆バイアスさせ ることが出来る。更に、これら融通性のないダイオードを無くすることにより線 対アースの短絡発生が低減化され、低速度と同様、全速度での全ての動作位相中 に出力部へのほぼ一定の電流の流れを生み出す駆動装置が提供される。特性一定 電圧と組合った場合、これはほぼ一定の電力を提供し、従って低周波数において もモーター内に極めて低トルク・パルスを発生する。殆んど一定の電流の流れが 駆動装置内に存在するので、比較的小型のフィルター・コンデンサーを使用して 全体の駆動装置のコストを低減化することが出来る。

図面の説明 第１図は慣用的な可変電圧、可変周波数矩形波誘導モーター駆動装置の概略的電 気回路図。

第２図は慣用的容量性バッファリング又は禁止の概略的電気回路図。

第３図は本発明によるインバーター・モーター駆動装置の概略的電気回路図。

第４図及び第５図は本発明によるモーター駆動装置の部分の概略的電気回路図。

第６図は本発明によるモーター駆動装置の一部分の概略的電気回路図。

第７図及び第８図は本発明によるモーター駆動装置の部分の概略的電気回路図。

第９図は本発明によるモーター駆動装置の部分の概略的電気回路図。

第１０図及び第１１図は本発明によるモーター駆動装置の部分の概略的電気回路 図。

好適実施態様の説明 図面において文字りは全体的に本発明により切換えられた容量性誘導モーター駆 動装置を表わす。ここで、第３図を参照すると駆動装置りには入力回路Ｒ，フィ ルター回路Ｆ、インバーター回路Ｉ、整流回路Ｃ及び整流電源Ｐが含まれている 。

入力回路Ｒには３相交流線入力１０及び慣用的な６素子３相ブリツジ整流器１２ が含まれている。整流器１２は線交流電圧をフィルターＦに印加される直流電圧 に変換する。モーターの電圧制卸は整流器ブリッジ１２を構成するシリコン制御 サイリスター１２ａ、１２ｂ、１２ｃ。

１２ｄ、１２ｅ及び１２ｆの位相タイミングを制卸することにより慣用的な様式 で達成される。慣用的なモーター電圧制御の詳細は本発明の一部分を構成しない ので第３図には図解されていない。

フィルターＦには誘導子１４及び無極コンデンサー１６．１８が含まれている。

コンデンサー１６，１８はフィルターＦの出力部にて直列回路の経路を形成し、 各々共通の中性端子２０に接続されている。こうして入力回路Ｒ及びフィルター Ｆはインバーター回路Ｉに印加されるり、　Ｃ，’Ｊ−り電圧孔を端子２２，２ ４に提供する。

インバーター回路Ｉには３相モ一ターＭに出力駆動電圧を与える強制整流インバ ーター・ブリッジをなす６個の３イツチング素子ｓ１−ｓ６が含まれている。ス イッチ３１−３６は例えば絶縁ゲート・トランジスター、本出願人の係争中の米 国特許出願第５３４，５６７号に開示されている如きトランジスター制御型サイ リスターの組合せ又は慣用的なサイリスターといった逆電圧ブロッキングの出来 る適当なスイッチング素子にする乙とが出来る。好適実施態様においては、スイ ッチ５ｌ−３６はシリコン制御整流器又はサイリスターである。本発明の独特の 整流及びスイッチング制御回路はスイッチング中に比較的低い割合の電圧変化に のみ露呈されるスイッチ３１−３６に対し比較的廉価で容易に適用可能なサイリ スターの使用を可能にする。例えば、スイッチ５ｌ−３６は２３０ボルトの交流 モーター駆動装置に対しスイッチング中にマイクロ秒あたり約捧ボルトを示す。

インバーター■には又各々サイリスターＳ−１ないしＳ−６と組合っているサイ リスター・スイッチング制御回路Ｇ−１ないしＧ−６が含まれている。回路Ｇ− １゜Ｇ−６の詳細について第６図に示す。

各サイリスターＳのスイッチングは整流回路Ｃと制卸回路Ｇにより２元的に制御 される。制御回路Ｇは個々のサイリスターＳの陽極から陰極への電圧差が所定の 低い限界値内にない場合、可能化されないことを確実にする。

この様にして、スイッチングに対し廉価な容易に利用可能なサイリスターを使用 出来、スイッチ３１−８６の周わりでの融通性の無い非並列ダイオードの必要が 無（なる。これらのダイオードを無くすことにより得られる１つの利点はスイッ チ５Ｌ−３６を整流中に逆バイアス出来ることにある。他の利点は本発明の駆動 装置において禁止と必要性が無くなり、慣用的な高電圧スイッチング駆動装置で 導入された調波で生じた損失及び逆の動作効果が著しく低減化されることにある 。

ここで第６図を参照すると、全ての点で回路Ｇ−２゜Ｇ−６に類似している制御 回路Ｇ−１は図示の様式にてサイリスターＳ−１のゲート３７及び陽極２８に接 続される。制御回路Ｇ−１にはＰＮＰゲート駆動トランジスター３０及び適切な 場合に可能化ゲート電流を５ＣＲ３−１に与えるようトランジスター３０のコレ クターに接続された直列抵抗電圧分圧回路３２が含まれている。

トランジスター３０のエミッターは例えば正の６ボルトＤＣにて固定可能な低レ ベルの正の直流電圧源３４に接続される。トランジスター３０のコレクターは例 えば負・の５ボルトにて固定可能な低レベルの負の直流電源３６に分圧回路３２ を通じて接続される。正の可能化電圧がゲート３７に与えられた後、５ＣＲ３− １の可能化を僅かに遅延させ、陰極３９に与えられた電圧が以後説明する様式に て逆にされる際５ＣＲ３−１の不能化を助けるためコンデンサー３８が５ＣＲ３ −１のゲート３７と陰極３９の間に設けである。

回路Ｇ−１の主たる目的はモーター制御に対し５ＣＲ５−１を可能化し、整流器 Ｓ−１前後の電圧が所定の低い限界値内にある場合にのみ可能化することにある 。整流器Ｓ−１はトランジスター３０を通じてゲート駆動を与え／除去すること で可能化／不能化される。トランジスター３０は可能化され、ゲート３７に対す る電圧は１つの状態即ち（ａ）整流器Ｓ−１前後の電圧が所定の限界値内にあり 、（ｂ）オプト・ブイツレ−ター４０が第６図に概略的に示されている慣用的な モーター周波数制御回路４２により発生される周波数依存型可能化信号に応答し て可能化されることが満たされる場合にのみ陰極３９に対して正にされる。回路 ４２は慣用的な様式でモーター制卸を行なうようスイッチングの周波数を制御す る周波数依存型可能化信号をオプト・アイソレーター４０に与える。

制御回路Ｇ−１は又、整流器４４及びオプト・アイソレーター４０のコレククー 回路の抵抗４６を含む。第６図を参照することにより理解される如く、トランジ スター３０はオプト・アイソレーター４０がモーター周波数制御回路４２からの 制Ｎ信号に応答して可能化され且つダイオード４４に与えられる電圧がダイオー ド４４を順方向バイアスし、ベース電流をトランジスター３０に与えることが出 来るよう充分である場合にのみ可能化される。従って、トランジスター３０は端 子２８における電圧即ち５ＣＲ３−１に与えられる電圧が充分に低く、そこでダ イオード４４がダイオード４８前後の低い電圧ＤＣ源３４と抵抗４６を通じて与 えられる電圧により順方向バイアスされる場合にのみ可能化される。この様にし て整流器Ｓ−１は整流器Ｓ−１前後の電圧即ち端子２８から端子３９への電圧が 制＠整流器Ｓ−１なしいＳ−６の低いｄＶ−ｄＴを達成するよう所定の最低値以 下になる場合にのみ可能化される。抵抗４６の値は好適実施態様においては大略 ５ボルトである許容される最大スイッチング電圧を示すよう選択される。オプト ・アイソレーター４０及びダイオード４４が可能化された後、トランジスター３ ０のスイッチ・オンを遅延させるためトランジスター３０のエミッタ一対ベース 回路内に抵抗５０とコンデンサー５２が設けである。

第７図及び第８図には２つの別のゲート回路設計が示しである。第６図のゲート 回路は回路が可能化された場合及びサイリスター又はスイッチＳ−１前後の陽極 −陰極電圧が低い基準電圧を下延わる場合にゲート駆動を行なう。２つの別の回 路はゲート駆動回路が可能化されて、値とは無関係に陽極−陰極電圧レベルが増 加している場合にのみゲート駆動を行なう。これはサイリスターＳ−１前後の低 い初期電圧降下によりその考えられるスイッチングを無クシ、こうして小さい電 流サージを無くす。これらの回路は陽極−陰極電圧が小さい基準電圧値を下延わ って減少しない場合にサイリスターＳ−１を切換えることが出来、一部の線の乱 れ中にモーター駆動装置りで電力を送り得るようにする。更に、この状態におい ては陽極−陰極電圧は一定にとどまっているのでサイリスターＳ−１が導通し始 めた後駆動が与えられず、そのためゲート駆動電力が保存される。

第７図及び第８図に示された回路は同様に動作するが、可能化は異なった様式に て行なわれる。第７図はオプト・アイソレーター１４２を使用して可能化される が、第８図の回路は出力が波形１５６で表わされている切換え可能な電圧源によ り可能化される。この信号１５６は制卸される高周波数変圧器及び整流器回路又 は他の一般に適用可能な回路から発生可能である。

ここで第７図を参照すると、抵抗１３２は確実なスイッチ・オフを提供すべくサ イリスク−３−１内のゲート電流を消失させろ目的で使用される。この回路には ＰＮＰゲート駆動トランジスター１３６を含み、トランジスター１３６のコレク ターとサイリスターＳ−１のゲート３７の間に接続された直列リミット抵抗１３ ４を備えている。

トランジスター１３６のコレクターとサイリスターＳ−１の陰極３９の間にはゲ ート回路を保護する目的で使用されるツェナー・ダイオード１３０が接続しであ る。ゲート駆動トランジスター１３６のエミッターは、例えば正の５ボルトＤＣ にて固定され得るレベルの低い正の直流電圧源３４に接続される。

回路の電圧変化検出部分はサイリスターＳ−１の陽極２８と陰極３９の間に接続 されている。電圧変化検出部分は電圧検出コンデンサー１５２とＮＰＮ）ランシ スター１４４のベースに接続されている電流制限抵抗１５０の直列組合せで構成 され、ＮＰＮ）ランシスター１４４のエミッターは陰極３９に接続されている。

ダイオード１４８と抵抗１４６の並列組合せもトランジスター１４４のベースと 陰極３９の間に接続されて逆の回路保護と有効な回路スイッチ・オフを提供する 。

電圧検出トランジスター１４４のコレクターは抵抗１５４とオプト・アイソレー ター１４２の直列組合せを通じてゲート駆動トランジスター１３６のベースに接 続されている。陽極２８と陰極３９の間の電圧変化割合が電圧検出トランジスタ ー１４４をスイッチ・オンさせる程充分に正でありオプト−アイソレーター１４ ２が可能化されると、ゲート駆動トランジスター１３６に対してベース電流路が 提供され、サイリスク−３−１を切換え可能にする。抵抗１３８とコンデンサー １４０の並列組合せはゲート駆動トランジスター１３６のエミッターからベース へ接続される。抵抗は確実なスイッチ・オフ特性を提供し、コンデンサーはシス テム内での遷移が不慮にサイリスターＳ−１を励起するのを制限するフィルター 機能を提供する。

オプト、アイソレーター１４２が除去され、低レベルの正電圧源３４が波形１５ ６で示される如く切換え可能電圧源と置換されている点を除いて、第８図の回路 は第７図の回路と類似している。

整流回路Ｃには、一端部にて各々モーター巻線回路Ｍ−１，Ｍ−２及びＭ−３（ 第３図）に、他端部にて各々導体１００，１０２及び１０４を使用して各々整流 サイリスター及びダイオード回路網６０，６２及び６４に接続されたモーター作 動コンデンサー５４，５６及び５８・が含まれている。サイリスター／ダイオー ド回路網６０゜６２及び６４は、スイッチング中にコンデンサー５４゜５６及び ５８でモータ一端子Ｍ−１，Ｍ−２及びＭ−３からの再循環電流を吸収出来るよ うにする目的で各々巻線Ｍ−１，Ｍ−２及びＭ−３からコンデンサー５４．５６ 及び５８を通じての回路経路を提供する。コンデンサー５４．５６及び５８は更 に以下に詳細に説明する様式にてサイリスターＳ−１ないしＳ−６の整流に対す る逆バイアス電圧を提供する。サイリスター／ダイオード６０゜６２及び６４は 第３図に示された様式にて整列された極性と共に非並列対にて接続されている。

回路１５６０，６２及び６４は電圧変化を端子６６及び６８から端子７０゜７２ 及び７４ヘコンデンサー５４．５６及び５８を介して伝え、主サイリスク−３− １ないしＳ−６を強制整流させる逆バイアス電圧を提供する。

２つの別々のサイリスター／ダイオード回路網が第４図及び第５図に示しである 。例えば、成る遷移作動状態下において、主電力コンデンサー１６及び１８上の 電圧が増加している場合、比較的低い電流が第２の対抗するサイリスターのゲー ト・オン時に第１回路網サイリスターを通じて流れることが出来る。これが結果 的に第１回路網サイリスターを通じて流れる比較的低い電流を整流する装置が備 えられていない剰合、整流電源Ｐを欠落させる。これを行なう２つの別々の回路 を第４図及び第５図に示す。

２つの設計では各々サイリスク−１１２及び１１８と直列になっている飽和可能 変圧器／リアクトル１１４゜１２０．１２４及び１２６を利用している。飽和可 能リアクトルは第２回路網サイリスターがゲート・オンされる際サイリスターを 整流させるのに充分な時間にわたり第１回路網サイリスターを逆バイアスさせる 。飽和可能変圧器と飽和後のりアクタンスは整流されているサイリスターに対し 逆の電流割合変化の限界値を提供する。典型的な設計は整流されているサイリス ターに逆のバイアスの５０マイクロ秒を提供し、飽和電流は最大整流電流の大略 １０％になる。電圧変化割合を制限する目的で導体１００とアースの間に比較的 小さいコンデンサー１２２を設置出来る。

整流電源Ｐは中性端子２０に対して相対的に固定され、低レベルの直流整流電圧 を整流回路Ｃに提供する。電源Ｐには駆動入力電力の大略１％を慣用的な３相全 波整流器７６に与えるよう電圧を入力線電源１０を下げる慣用的な３相入量変圧 器７５が含まれている。整流器７６は以後説明する様式にて整流回路Ｃを駆動す るようコンデンサー７８及び７９において母線１０６及び１０８上に直流電圧出 力を提供する。コンデンサー７８及び７９の値と回＃ＩＰの他の要素の値は典型 的には駆動電圧Ｖｄの５％ないし、１０％である出力電圧をコンデンサー７８及 び７９上に提供するよう選択される。絶縁されたゲート・トランジスター又はト ランジスター制御されろサイリスターの如き自己整流スイッチング素子はこの外 部整流回路を要しない。然し乍ら、これらの素子はモーター作動コンデンサーを 要しない。

モーター駆動装置りは負荷が一旦所定の速度に達すると負荷の制動を可能にし、 遅い速度に低減化されるか又は停止されることが望ましい。制動が行なわれると 、電力は負荷の運動エネルギーから駆動装置り内の電気エネルギーへの変換によ り発生され、この再発生インターバル中にこのエネルギーの一部分が整流電源Ｐ に供給される。消失すべき必要がある電力の最大量は駆動装置の全電量割合の約 ３％である。

過剰整流電力を消失する最も簡単な技術が第９図に示してありこれは抵抗性消失 技術の簡単なものである。電源抵抗１６０はスイッチ１６２と直列に接続され、 整流電源Ｐの出力母線１０６と１０８の間に接続されている。

スイッチ１６２が閉じ位置にある場合、電源抵抗１６０が電力を消失させ、従っ て、再発生を可能にする。スイッチ１６２はスイッチ１６２が充分に長い閉じ位 置インターバルにてディジクル・モードで動作するよう好適にはヒステリシスを 有する制御回路１６４により制御されろ。更に、電源抵抗１６０は好適には再発 生中にのみ接続され、かくして駆動装置りの全体の効率を低下させない。スイッ チ１６２はトランジスター２ゲート°スイ′チ・オフ・サイリスター又は強制整 流サイリスター回路に出来る。

高効率設計が第１０図及び第１１図に示してあり、整流電源Ｐにおける３相全波 整流器７６は自己副部型トランジスター・インバーター２５０と置換しである。

このインバーター２５０は再発生電力を入出３相系統に再伝送可能とし、かくし て電源抵抗の必要性と抵抗性回路の熱消失要件を無くすものである。従って、回 路は短かい時間ベースと同様、長い時間ベースでも全体のシステム効率を増加さ せる。

回路２５０は整流器ダイオードとは非並列にあるＮＰＮトランジスターと駆動回 路を追加することにより全波３相整流器回路と全体的に同じ形式になっている。

第１０図において、その対はダイオード１７０とトランジスター１７２、ダイオ ード９１７４とトランジスター１７６、ダイオード１７８とトランジスター１８ ０、ダイオード１８２とトランジスター１８４、ダイオード１８６とトランジス ター１８８、ダイオード１９０とトランジスター１９２の６対を構成している。

モーター駆動装置りがモーター電力を送っていて再発生はしていない場合、トラ ンジスターは全てスイッチ・オフされ、回路は整流電源Ｐに対し必要なフィルタ ー作用を提供する誘導子１９４とコンデンサー７８，７９を有する標準的な３相 整流ブリツジとして動作する。

回路が制動又は再発生モードにある場合、トランジスターは励起される。例示的 なダイオード・トランジスタ一対２０６を第１１図に、インバーター・トランジ スターを励起するのに必要なゲート駆動回路と共に示す。ゲート回路はトランジ スター前後のコレクター・エミッター電圧が約３ボルト以下である場合はいつで もインバーター・トランジスターを導通可能にするよう設計しである。

電圧源３４と類似している低レベルで正の直流電圧源２２４は整流ゲート駆動Ｐ ＮＰ）ランシスター２１８のエミッターに接続されている。トランジスター２１ ８のコレクターは電流制限抵抗２１６を通じて接続され、この抵抗２１６は対２ ０６のダーリントン・トランジスターのペース駆動回路に接続されている。正の スイッチ・オフ抵抗２２０は整流ゲート駆動トランジスター２１８のエミッター とペースの間に接続され、電流制限抵抗２２２とダイオード２２６の直列組合せ がトランジスター２１８のペースと正のインバーター°レール２０２の間に接続 されている。ダイオード２２６はレール２０２の電圧が低レベル電圧源２２４よ り高い場合に電流の流れをブロックすることによって逆回路保護を提供する。

回路の各種電圧降下と低レベル電圧２２４に対し選択されたレベルと組合ってこ のブロッキング作用によりトランジスター２１８はレール２０２と３相入力線２ ０４の間の電圧差が約３ボルト以下である場合にのみスイッチ・オン出来る。好 ましくは、低レベル電圧２２４は駆動が再発生モードにある場合にのみ可能化さ れ、駆動がモーターリング・モードにある場合は可能化されず、こうして全体の 駆動効率を更に改善する。

整流インバーター回路は全体的に以下の如く動作する。

インバーター・トランジスター１７２と１９２は導通状態にあり、残りのトラン ジスターはその前後の電圧が好適な３ボルトを越えるのでスイッチ・オフ状態に ある。

入力線２４４の電圧は入力線２４２の電圧に接近しており、増加している。線２ ４４の電圧が増加して線２４２の電圧を越えると、電流がダイオード１７４を通 じて流れ始め、電流をインバーター・トランジスター１７２を通して流れる主電 流に加える。この電流はダイオード１７４とインバーター・トランジスター１７ ２内に迅速に発生し、インバーター・トランジスター１７２は飽和するのでイン バーター・トランジスター１７２前後の電圧を増加させる。この電圧増加はペー ス駆動をインバーター・トランジスター１７２から除去し、インバーター・トラ ンジスター１７２をスイッチ・オフする。インバーター・トランジスター１７２ がスイッチ・オフすると、次に過剰電流が３相線２４２と２４４のリーク・イン ダクタンスを通じて流れており、これがトランジスター１７２を通じて流れる電 流が電圧消去体１９６とダイオード１８２に分流されるので電圧消去体１９６内 で消失される。この過剰電流は迅速に消失され、主電流がトランジスター１７６ に切換わる。この過程は残りの段階の間続行する。

この駆動は３相の調節可能周波数、電圧駆動を３相誘導モーターに供給する。電 圧は前述した入力部とフィルター部により出力部に供給される。交流はブリッジ 内の各サイリスターの交互の導通によりモーターに供給される。ブリッジの極性 を連続的に切換えることにより均合った３相出力が慣用的な様式で達成される。

シリコン制＠整流器即ちＳＣＲは外部的に整流されねばならないので、整流器部 Ｃ及び整流電源Ｐは主ＳＣＲの外部強制整流を可能にするため設けである。

駆動装置の開始は３個の出力ブリッジの各ブリッジ上の１つのＳＣＲが可能化さ れた状態で低電圧をインバータ一部ｌに与えることにより達成される。１つのブ リッジは他の２つのブリッジとは逆の極性を有している。電流は与えられた電圧 からモーター巻線を通じて流れ始める。更に、整流５ＣＲＣ−１ないしＣ−６は 対応する主５ＣＲ３−１ないしＳ−６がオンである場合に可能化され、その対応 する５ＣＲ３−１ないしＳ−６がオフの場合に不能化される。その対応関係を第 ３図に示す。この対応関係は対抗極性により達成される。例えば、整流電源Ｐの 低電圧側にある整流５ＣＲＣ−１はインバータ一部分の高電圧側の主５ＣＲ３− １に対応しこの主５ＣＲ１Ｓ−１と同時的に可能化される。

インバーター■のクロックは主ＳＣＲＳが整流される際開始する。整流プロセス について例示する。整流は例えば整流すべきＳ−１の如き主ＳＣＲとその対応す る整流５ＣＲＣ−１から最初にゲート駆動を除去することにより開始される。短 時間後、典型的には１００マイクロ秒後に、出力ブリッジの反対位置における主 ＳＣＲのゲート回路即ちＳ−２，その対応する整流５ＣＲＣ−２が可能化される 。Ｓ−２が順方向にて典型的には５ボルト以上ブロックする限り第４図のダイオ ード４４は反転されるので５ＣＲ３−２はゲート電流を受取らない。５ＣＲ３− １の整流前に、モーター作動コンデンサー５４上の端子８０は整流電源Ｐの低電 位差にある。５ＣＲ３−２が可能化されると、スイッチ・オンし、かくして端子 ８０を迅速にＰの高い電位差に上昇させる。これによりコンデンサー５４に接続 された端子７０における電圧が反転バイアス電圧をＳ−１に与える。５ＣＲ３− １を通る電流が停止され、迅速にコンデンサー５４．Ｃ−２，Ｐに分流される。

ＲＣＲ３−１は２３０ボルト駆動に対し典型的には３゜ボルトで逆バイアスされ る。そのゲートも迅速なスイッチ・オフに対し負のバイアスを受取る。ＳＣＲＣ −２゜コンデンサー５４及びモーター巻線Ｍ−１を通る電流はコンデンサー５４ 前後に典型的には１マイクロ秒あたり０．５ボルトの電圧変化割合を生せしめる 。従って、５ＣＲ３−１は典型的には６０マイク四秒の間通バイアスされよう。

この時間中、５ＣＲ３−１は導通状態から非導通状態に変化する。５ＣＲ３−１ が再び順方向バイアス電圧になると、電圧変化割合は依然、典型的には２３０ボ ルト駆動に対し１マイクロ秒あたり０．５ボルトである。この低いｄＶ／ｄＴは 有効スイッチ・オフ時間を減少させることにより、要求される逆バイアスを低減 化させる。

相当量の時間、典型的には６００マイクロ秒が５ＣＲ３−２前後の電圧に対して 要求されそれに与えられるゲート駆動に対し充分低くなる。この時間中、５ＣＲ ８−１も５ＣＲ３−２も導通状態になっていない。モーター作動コンデンサー５ ４とエネルギー交換しているモーター漏洩インダクタンスはこの低ｄＶ／ｄＴに 対し及び比較的長い休止時間に対し責任がある。典型的には、この漏洩インダク タンスはコンデンサー５４がモーター再循環電流を吸収し続けるので、５ＣＲ３ −２前後の電圧を負にするのに充分である。成る点において、巻線Ｍ−１，コン デンサー５４，５ＣＲＣ−２を通る電流が停止し、巻線Ｍ−１が現在その上のモ ーター中性電圧に対し相対的に負の電圧になっているので反転する。５ＣＲ３− ２が再び順方向バイアスされる迄、電流はコンデンサー５４と非並列ダイオード Ｄ−２を通じて流れる。５ＣＲ３−２が順方向バイアスされると、電流はコンデ ンサー４４とダイオードＤ−２から５ＣＲ８−２へ送られ、端子２４ニ流れる。

５ＣＲＣ−２に通じる電流は停止しているので）「オフ」である。

５ＣＲ３−２を通じる電流の流れはその半サイクルが完了する迄続行し、ＳＣＲ Ｃ−１ハＳＣＲＳ−２ノ整流を開始するよう可能化される。他の２つの出力ブリ ッジ上での整流プロセスは同じである。

駆動制御は手動式又は自動式外部開園により選択された周波数にてモーター制卸 回路４２を介してインバータ一部Ｉを駆動することから成っている。出力電圧は モーター上の周波数と負荷により決定される。一般に、周波数が高くなれば高電 圧を要し、負荷が高くなれば電圧が高くなり、その逆も成り立つ。低い力率に適 合する再循環ダイオードがインバータ一部に無いので、電圧は負荷で正確に制御 されなければならない。従って、本発明の駆動装置と関連して使用される電圧制 御は出力にて最適の力率を維持する目的で負荷と周波数洞部により要求されろ電 圧を増加又は減少させるべきである。力率検出は多数の公知の技術のいずれかに より行なうことが出来る。

本発明の前掲の開示内容と説明は例示的なものであり、例示された回路と構成の 詳細部分と同様、寸法、形状。

材料、要素２回路素子、配線接続、接点等の各種変更は手続争甫正書（方式） 平成　１年　９月６　日

Claims (1)

1. 【特許請求の範囲】 １）直流電圧源から交流駆動電流を提供する交流誘導モーター駆動装置であって 、 電圧源とモーターの間に接続される３相モーター駆動インバーター回路を形成す る複数個のゲート制御型モーター駆動スイッチング素子； 前記スイッチング素子前後の電圧が所定の最低値以下でない場合に前記スイッチ ング素子が励起されるのを防止する電圧検出装置を含む、３相駆動電流をモータ ーに与える目的で前記モーター駆動スイッチング素子を時間関係にて制御するス イッチ制御装置から成り、前記スイッチ制御装置が、 前記スイッチング素子を強制整流する装置；３相駆動電流をモーターに与えるよ う時間関係にて前記ゲート制御型スイッチング素子を選択的に可能化するゲート 制御装置； 前記インバーター回路の各位相における前記スイッチング素子の間に接続された 第１端子及び前記強制整流装置に接続された第２端子を有し、モーターのエネル ギー記憶容量を僅かに下廻わるエネルギー記憶容量を有するよう選択された複数 個の容量性バッファリング装置から成るようにした交流誘導モーター駆動装置。 ２）前記強制整流装置が ３相駆動電流をモーターに与えるよう前記スイッチング素子を時間関係にて強制 整流させるよう逆バイアス電圧を前記ゲート制御型スイッチング素子に選択的に 適用する装置を含むようにした請求の範囲第１）項記載の駆動装置。 ３）前記逆バイアス装置が、 第１端子と第２端子を有し前記第１端子と前記第２端子の間に出力電圧差を提供 するよう適合された直流整流電圧源； 各容量性バッファリング装置の第２端子と前記整流電圧源の前記第１端子の間に 接続された複数個の第１整流回路； 各容量性バッファリング装置の第２端子と前記整流電圧源の前記第２端子間で前 記第１整流回路と並列に接続された複数個の第２整流回路から成り、前記各第１ 整流回路が 前記整流電圧源の前記第１端子における電圧が前記容量性バッファリング装置の 前記第２端子における電圧に対し相対的に正である時可能化されるよう接続され た第１ゲート制御型整流スイッチング素子；及び前記整流電圧源の前記第１端子 における電圧が前記容量性バッファリング装置の前記第２端子における電圧に対 し相対的に負である時可能化されるよう前記第１ゲート制御型整流スイッチング 素子と非並列的に接続された第１整流器から成り、 前記各第２整流回路が、 前記容量性バッファリング装置の前記第２端子における電圧が前記整流電圧源の 前記第２端子に対して相対的に正である時可能化されるよう接続された第２ゲー ト制御型整流スイッチング素子； 前記容量性バッファリング装置の前記第２端子における電圧が前記整流電圧源の 前記第２端子に対して相対的に負である時可能化されるよう前記第２ゲート制御 型整流スイッチング素子と非並列的に接続された第２整流器から成り、更に、 ３相駆動電流をモーターに与えるよう前記ゲート制御型整流スイッチング素子を 時間関係にて選択的に可能化する整流スイッチング制御装置から成る請求の範囲 第２）項に記載の駆動装置。 ４）低レベル直流電圧源に接続された第１ゲート制御端子、前記制御されるモー ター駆動スイッチング素子のゲート回路に接続される第２ゲート制御端子及び前 記ゲート制御モーター駆動スイッチング素子の陽極に接続される第３ゲート制御 端子を備えた回路を前記ゲート制御装置が含み、 前記回路が更に 前記第１ゲート制御回路端子と前記第２ゲート制御回路端子の間に接続された第 １ゲート制御スイッチング素子； 前記第１ゲート制御スイッチング素子の可能化端子と前記第３ゲート制御回路端 子の間に接続された第２ゲート制御スイッチング素子； 前記第３ゲート制御回路における電圧が前記第２ゲート制御スイッチング素子に おける電圧に対して相対的に負である時可能化されるよう前記第２スイッチング 素子の出力端子と前記第３ゲート制御回路端子の間に直列に接続された整流器； 前記第１ゲート制御回路端子及び前記第２スイッチング素子と前記整流器の間の 接続部の間にて接続され前記接続部における電圧をクランプして前記第２スイッ チング素子前後の破壊電圧降下を防止する電流ブロッキング装置；及び 出力ゲート電流を前記第２ゲート制御端子に提供して前記ゲート制御モーター駆 動スイッチング素子で３相直流駆動をモーターに与えるよう前記第１，第２ゲー ト制御スイッチング素子を時間関係にて可能化する可能化装置を含む請求の範囲 第１）項記載の駆動装置。 ５）直流電圧源から交流駆動電流を提供する交流誘導モーター駆動装置であって 、 電圧源とモーターの間に接続された３相モーター駆動インバーター回路を形成す る複数個のゲート制御モーター駆動スイッチング素子； 前記スイッチング素子前後の電圧が所定の最低値又は増加する値以下でない場合 前記スイッチング素子が励起されるのを防止する電圧検出装置を含む、３相駆動 電流を提供するよう時間関係にて前記駆動スイッチング素子を制御するスイッチ 制御装置から成り、前記スイッチ制御装置が、 ３相駆動電流をモーターに提供するよう前記スイッチング素子を時間関係的に強 制整流する逆バイアス電圧を前記ゲート制御スイッチング素子に選択的に与える 装置；３相駆動電流をモーターに提供するよう時間関係にて前記ゲート制御型ス イッチング素子を選択的に可能化するゲート制御装置及び 前記インバーター回路の各位相内の前記スイッチング素子の間に接続された第１ 端子と前記強制整流装置に接続された第２端子を有し、モーターのエネルギー記 憶容量を僅かに下廻わるエネルギー記憶容量を有するよう選択された複数個の容 量性バッファリング装置から成り、逆バイアス電圧を選択的に与える前記逆バイ アス装置が逆バイアス電圧を選択的に前記ゲート制御スイッチング素子に与える 飽和可能リアクトル装置を含む交流誘導モーター駆動装置。 ６）前記逆バィアス装置が： 第１端子と第２端子を有し、前記第１端子と前記第２端子の間に出力電圧差を提 供するよう適合した直流整流電圧源； 各容量性バッファリング装置の第２端子と前記整流電圧源の前記第１端子と間に 接続された複数個の第１整流回路； 各容量性バッファリング装置の第２端子と前記整流電圧源の前記第２端子の間で 前記第１整流回路と並列的に接続された複数個の第２整流回路を含み、前記各第 １整流回路が、 前記整流電圧源の前記第１端子における電圧が前記容量性バッファリング装置の 前記第２端子における電圧に対し相対的に正であるとき可能化されるよう飽和可 能リアクトルと直列関係的に接続された第１ゲート制御整流スイッチング紫子； 及び 前記整流電圧源の前記第１端子における電圧が前記容量性バッファリング装置の 前記第２端子の電圧に対して相対的に負である時可能化されるよう前記第１ゲー ト制御型整流スイッチング素子に非並列的に接続された第１整流器を含み、 前記各第２制御回路が、 前記容量性バッファリング装置の前記第２端子の電圧が前記整流電圧源の前記第 ２端子に対して相対的に正である時可能化されるよう飽和リアクトルと直列的に 接続された第２ゲート制御整流スイッチング装置；及び前記容量性バッファリン グ装置の前記第２端子における電圧が前記整流電圧源の前記第２端子に対して相 対的に負である時可能化されるよう前記第２制御ゲート制御型整流スイッチング 素子に対し非並列的に接続された第２整流器；及び ３相駆動電流をモーターに提供するよう前記ゲート制御整流スイッチング素子を 時間関係的に選択的に可能化する整流スイッチング制御装置を含む請求の範囲第 ５）項記載のモーター駆動装置。 ７）直流電圧源から交流駆動電流を提供する交流誘導モーター駆動装置であって 、 電圧源とモーターの間に接続され３相モーター駆動インバーター回路を形成する 複数個のゲート制御モーター駆動スイッチング素子； 前記スイッチング素子前後の電圧が増加していない場合に前記スイッチング素子 が励起されるのを防止する電圧検出装置を含む３相駆動電流をモーターに与える よう前記モーター駆動スイッチング素子を時間関係的に制御するスイッチ制御装 置から成り、前記スイッチ制御装置が、 当該スイッチング素子を強制整流する装置；及び３相駆動電流をモーターに提供 するよう前記ゲート制御スイッチング素子を時間関係的に選択的に可能化するゲ ート制御装置；及び 前記インバーター回路の各位相における前記スイッチング素子に接続された第１ 端子と前記強制整流装置に接続された第２端子を有し、モーターのエネルギー記 憶容量を僅かに下廻わるエネルギー記憶容量を有するよう選択された複数個の容 量性バツファワンダ装置から成るようにした交流誘導モーター駆動装置。 ８）前記ゲート装置が、 低レベル直流電圧源に接続された第１ゲート制御端子、前記制御モーター駆動ス イッチング素子のゲート回路に接続された第２ゲート制御端子、スイッチング素 子と前記ゲート制御モーターと陽極に接続された第３ゲート制御端子及び前記ゲ ート制御モーター駆動スイッチング素子の陰極に接続された第４ゲート制御端子 を備えた回路を含み、前記回路が更に、 前記第１ゲート制御回路端子と前記第２ゲート制御回路端子の間に接続された第 １ゲート制御スイッチング素子； 前記第４端子と前記第１ゲート制御スイッチング素子の可能化端子の間に接続さ れた第２ゲート制御スイッチング素子； 前記第１ゲート制御スイッチング素子の出力端子と前記第１ゲート制御スイッチ ング素子の可能化入力の間に直列に接続された第３ゲート制御スイッチング素子 ；前記第３ゲート制御端子の電圧が第４ゲート制御端子の電圧に対し相対的に正 である時前記第２ゲート制御スイッチング素子を可能化する第１可能化装置；及 び前記第１可能化装置と前記第２可能化装置が可能化される時前記第３ゲート制 御スイッチング素子を時間関係的に可能化して前記第１ゲート制御スイッチング 素子を可能化し、かくして前記ゲート制御モーター駆動スイッチング素子で３相 電流駆動をモーターに与えるようにした第２可能化装置を含む請求の範囲第７） 項記載のモーター駆動装置。 ９）前記ゲート装置が、 低レベル直流電圧源に接続可能な第１ゲート制御端子、前記制御モーター・スイ ッチング素子のゲート回路に接続された第２ゲート制御端子、スイッチング素子 の前記ゲート制御モーターの陽極に接続された第３ゲート制御端子及び前記ゲー ト制御モーター・スイッチング素子の陰極に接続された第４ゲート制御端子を備 えた回路を含み；前記回路が更に、 前記第１ゲート制御回路端子と前記第２ゲート制御回路端子の間に接続された第 ２ゲート制御スイッチング素子； 前記第４端子と前記第１ゲート制御スイッチング素子の可能化端子の間に接続さ れた第２ゲート制御スイッチング素子； 前記第３ゲート制御端子の電圧が第４ゲート制御端子の電圧に対して相対的に正 である時前記第２ゲート制御スイッチング素子を可能化する第１可能化装置；及 び前記第１可能化装置と前記第２可能化装置が可能化される時低レベル直流電圧 源を前記第１ゲート制御端子に時間関係的に接続することで前記第１ゲート制御 スイッチング素子を可能化し、かくして前記ゲート制御モーター駆動モーター・ スイッチング素子で３相電流駆動をモーターに与える第２可能化装置を含む請求 の範囲第７）項記載のモーター駆動装置。 １０）直流電圧源から交流駆動電流を与える交流誘導モーター駆動装置であって 、 ３相モーター駆動インバーター回路を形成し、電圧源とモーターの間に接続され た複数個のゲート制御モーター駆動スイッチング素子； 前記スイッチング素子前後の電圧が所定の最小値又は増加する値以下でない場合 前記スイッチング素子が励起されるのを防止する電圧検出装置を含む、３相駆動 電流をモーターに提供するよう前記モーター駆動スイッチング駆動素子を時間関 係的に制御するスイッチング制御装置から成り、前記スイッチ制御装置が、前記 スイッチング素子を強制整流する装置；及び３相駆動電流をモーターに提供する よう前記ゲート制御スイッチング素子を時間関係的に選択的に可能化するゲート 制御装置； 前記インバーター回路の各位相にて前記スイッチング素子の間に接続された第１ 端子と前記強制整流装置に接続された第２端子を有し、モーターのエネルギー記 憶容量より僅かに下廻わるエネルギー記憶容量を有するよう選択された複数個の 容量性バッファリング装置；及びモーターを制御することにより発生されるエネ ルギーを除去する再発生エネルギー除去装置から成る交流誘導モーター駆動装置 。 １１）前記強制整流装置が、 ３相駆動電流をモーターに提供するよう前記スイッチング素子を時間関係にて強 制整流する逆バイアス電圧を前記ゲート制御スイッチング素子に選択的に与える 装置を含み、 前記逆バイアス装置が第１端子と第２端子を有する直流整流電圧源を含み、前記 整流電圧源が前記第１端子と前記第２端子の間の出力電圧差を交流電源から提供 するよう適合していること； 各容量性バッファリング装置の第２端子と前記整流電圧源と前記第１端子の間に 接続された複数個の第１整流回路； 各容量性バッファリング装置の第２端子における前記第１整流回路と前記整流電 圧源の前記第２端子に並列接続された複数個の第２整流回路； ３相駆動電流又は３相制動電流をモーターに与えるよう前記ゲート制御整流スイ ッチング素子を時間関係にて選択的に可能化する整流スイッチング制御装置；及 びモーターを制動することにより発生されるエネルギーを除去する再発生エネル ギー除去装置を含む請求の範囲第１０）項に記載のモーター駆動装置。 １２）前記再発生エネルギー除去装置が前記直流整流電圧源の前記第１端子と前 記第２端子の間に接続された抵抗を含む請求の範囲第１１）項記載のモーター駆 動装置。 １３）前記抵抗が再発生中にのみ前記第１端子と第１端子の間に選択的に接続さ れる請求の範囲第１２）項記載のモーター駆動装置。 １４）前記再発生エネルギー除去装置がエネルギーを交流電圧源に送る３相イン バーター回路を含む請求の範囲第１１）項記載のモーター駆動装置。