JPH0147923B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、搬送波信号に対する第１入力端子
と、変調信号に対する第２入力端子と、変調され
た搬送波信号に対する出力端子とを有する位相変
調器、および前記の第２入力端子に結合された出
力端子を有する積分回路を具える周波数変調器に
関するものである。

周波数変調は位相変調の時間微分である為、位
相変調器の変調信号入力端子への信号路内に積分
回路を設けることによりこの位相変調器を周波数
変調器に変換することができる。このことは周知
であり、例えば1959年にMcGraw Hill社によつ
て発行された本“Information Transmission、
Modulation and Noise”の項３〜10および第３
〜３０図を参照されたい。定周波数源（この定周
波数源は水晶安定化させることができる）を上述
した周波数変調器の搬送波信号入力端子に接続す
る場合には、水晶の周波数制御特性をバラクタに
よつて可変とした水晶制御発振器の形態の可変周
波数信号発生器に比べて安定性に関する利点を有
しうる可変周波数信号発生器が得られる。しか
し、簡単な位相変調器と積分回路とより成る周波
数変調器は、擬似の或いは実際の直流変調成分を
処理する必要がある分野、例えば変調を一連の固
定値の形態で行なうある種の通信システムに適用
するのにはあまり適しておらず（その理由は、直
流変調成分は積分回路からの出力信号が連続的に
増大或いは減少するということ、また位相変調器
によつて生じる移相が連続的に増大或いは減少す
るということを意味する為である）、従つて変調
量を、時間に対するその積分値が積分回路および
位相変調器によつて処理しうる値をいずれの方向
でも決して越えないように選択しなければ、積分
回路および位相変調器に対する無限のダイナミツ
クレンジの処理容量を有するシステムに適用する
のにあまり適していない。上述したようなシステ
ムにおいて上述した範囲を満足するように変調量
を選択すると、システムの処理容積が有効に利用
されなくなる傾向にある。

本発明の目的は上述した欠点を軽減することに
ある。

本発明は、搬送波信号に対する第１入力端子
と、変調信号に対する第２入力端子と、変調され
た搬送波信号に対する出力端子とを有する位相変
調器、および前記の第２入力端子に結合された出
力端子を有する積分回路を具える周波数変調器に
おいて、前記の周波数変調器が前記の位相変調器
の第１入力端子に至る信号路内に或いは前記の位
相変調器の出力端子からの信号路内に設けた可変
分周比の分周器と、該分周器の分周比を制し且つ
前記の積分回路の出力信号の値を調整する制御回
路とを具え、記の制御回路は前記の積分回路の出
力端子が結合されている入力端子を有するしきい
値応答装置を具え、前記の制御回路は (a) 前記のしきい値応答装置のしきい値を一方の
方向で越える前記の積分回路の出力信号に応答
して前記の分周比を第１の値に制御し、前記の
しきい値応答装置のしきい値を他方の方向で越
える前記の積分回路の出力信号に応答して前記
の分周比を第２の値に制御するように、前記の
分周器の分周比を前記の積分回路の出力信号の
値に応じて制御し、 (b) 分周比が前記の第２の値を有する際に前記の
分周器によつて分周サイクルが行なわれるたび
に前記の積分回路の出力信号を調整し、この各
調整量をこの調整を行なわない場合の積分回路
の出力信号の値に対して所定の量とする。

ように構成し、前記の第１および第２の値の関係
および前記の所定の量は、前記の調整を行なわな
い場合に分周比が前記の第１の値から前記の第２
の値に変化した後で前記の分周比が前記の第２の
値を有する際に前記の各分周サイクルの実行によ
つて生じるであろう分周器−位相変調器組合せ装
置の出力信号の位相変化が、少くとも分周器−位
相相変調器組合せ装置に所定の周波数を有する搬
送波が供給された際に積分回路の出力信号を前記
の調整を行なわない場合に有するであろう値に対
して前記の所定の量だけ調整する各調整に応答し
て生じる前記の位相変調器による位相変化によつ
てほぼ正確に補償されるような関係および量とし
たことを特徴とする。

しきい値応答装置はヒステリシスを呈するよう
に、すなわち第１の値から第２の値への分周比の
変化と、第２の値から第１の値への分周比の変化
とが積分回路の出力信号の異なる値で生じるるよ
うにすることができる。

位相変調器への搬送波信号入力路内に、或いは
位相変調器からの変調された搬送波信号出力路内
に可変分周比の分周器を設けることにより、必要
に応じ分周器−位相変調器組合せ装置の出力信号
が一定の移相を受けるようにすることができる。
例えば分周器に一定位相の交流信号を供給し、こ
の分周器の分周比が現在Ｎであるものとすると、
分周器の１回の分周サイクルに対し分周比をＮ＋
Ｍに切換え次にＮに戻すことにより、その後の分
周器の出力信号の移相は2M／Ｎラジアンに固定
され、Ｍが正の場合には位相遅れとなり、Ｍが負
の場合には位相進みとなる。前記の１回の分周サ
イクルが生じている間に、位相変調器によつて生
じる移相変化が分周器の分周サイクルにおける瞬
時変化によつて生じる移相変化に対し逆で互いに
大きさが正確に等しくなるような方向および量で
積分回路の出力信号が変化する場合には、上記の
２つの移相変化の双方によつては分周器−位相変
調器製合せ装置の出力信号に何ら影響を及ぼさな
い。積分回路の出力信号が前記の一方の方向に変
化することにより位相変調器が増大する位相遅れ
或いは減少する位相進みを生ぜしめるようになる
場合に前記の第２の値が前記の第１の値よりも大
きいものとするか、或いは積分回路の出力信号が
前記の一方の方向に変化することにより位相変調
器が減少する位相遅れ或いは増大する位相進みを
生ぜしめるようになる場合に前記の第２の値が前
記の第１の値よりも小さいものとすれば、積分回
路の出力信号の最終値は上述した条件以外の場合
よりも一層最初の値に近ずくようになり、これに
より、積分回路への入力信号を更に前記の一方の
方向に変化させる必要がある場合には積分回路の
出力信号を更に前記の一方の方向に変化させうる
ようになり、これにより分周比を更にＮ＋Ｍに瞬
時的に変えうるようになる。

分周比を、積分回路の出力信号の前記の一方の
方向への変化のみに応答して前記の一方の値から
変えるようにする場合に、周波数変調器により、
“０”に対しいずれの方向にも変化する入力変調
信号を処理しうるようにする必要がある場合に
は、上記の“０”の値が積分回路への所定の値の
入力信号に相当するようにする必要がある。これ
らの条件の下では、入力変調信号が“０”値であ
ると分周器の分周比はその第１の値と第２の値と
の間で周期的に変化（サイクリング）するように
なり、従つて変調器からの実際の出力周波数は、
分周比が永続的に第１の値を有する場合に得られ
るであろう値と分周比が永続的に第２の値を有す
る場合に得られるであろう値との間にあるいずれ
かの値になる。このような“サイクリング”は周
波数変調器の出力信号の周波数スペクトルの純粋
性に悪影響を及ぼすおそれがあり、上述た条件の
下でこの悪影響すなわち“サイクリング”が生じ
ないようにする為には、前記の制御回路が更に、
前記の積分回路の出力端子が結合された入力端子
を有する他のしきい値応答装置を具え、前記の制
御回路は更に (a) 前記の他のしきい値応答装置のしきい値を前
記の他方の方向で越える前記の積分回路の出力
信号に応答して前記の分周比を第３の値に制御
し、前記の他のしきい値応答装置のしきい値を
前記の一方の方向で越える前記の積分回路の出
力信号に応答して前記の分周比を前記の第１の
値に制御するように、前記の分周器の分周比を
前記の積分回路の出力信号の値に応じて制御
し、 (b) 分周比が前記の第３の値を有する際に前記の
分周器によつて分周サイクルが行なわれるたび
に前記の積分回路の出力信号を調整し、この各
調整量をこの調整が行なわれない場合の積分回
路の出力信号の値に対して第２の所定量とする ように構成し、前記の第１の値を前記の第２の値
と前記の第３の値との間に位置させ、前記の第２
の所定量は、この第２の所定量を得る為の調整を
行なわない場合に分周比が前記の第１の値から前
記の第３の値に変化した後で前記の分周比が前記
の第３の値を有する際に前記の各分周サイクルの
実行によつて生じるであろう分周器−位相変調器
組合せ装置の出力信号の位相変化が、少くとも分
周器−位相変調器組合せ装置に前記の所定の周波
数を有する搬送波信号が供給された際に積分回路
の出力信号を、第２の所定量を得る為の調整を行
なわない場合に有するであろう値に対して前記の
第２の所定量だけ調整する各調整に応答して生じ
る前記の位相変調器よる移相変化によつてほぼ正
確に補償されるような量とし、前記の他のしきい
値応答装置のしきい値が、前述したしきい値応答
装置（前記の他のしきい値応答装置以外のしきい
値応答装置であつて以後一方のしきい値応答装置
と称する）のしきい値に対し、この一方のしきい
値応答装置のしきい値から前記の他のしきい値応
答装置のしきい値への積分回路出力信号の変化が
前記の他方の方向となるような関係を有するよう
にすることができる。前記の第２の所定量の大き
さは最初に記載した所定の量の大きさに等しくす
ることができる。

前述した一方のしきい値応答装置と同様に前記
の他のしきい値応答装置もヒステリシス特性を呈
するようにすることができる。

前記の制御回路が、第１定電位点を前記の積分
回路に接続する第１可制御スイツチング回路およ
び第１抵抗の第１直列回路と、第２定電位点を前
記の積分回路に接続する第２可制御スイツチング
回路および第２抵抗（または第１抵抗）の第２直
列回路と、分周比がその第２の値を有する間のみ
前記の第１可制御スイツチング回路を閉成する手
段と、分周比がその第３の値を有する間のみ前記
の第２可制御スイツチング回路を閉成する手段と
を具え、分周比がその第２の値を有する間前記の
積分回路の出力信号を前記の一方の方向に変える
方向で電流が前記の第１直列回路を連続的に流れ
るようにし、分周比がその第３の値を有する間前
記の積分回路の出力信号を前記の他方の方向に変
える方向で電流が前記の第２直列回路を連続的に
流れるようにすることにより、積分回路の出力信
号を所望通りに調整することができる。積分回路
の出力信号をこのように調整することにより、可
成り正確な周波数変調器が得られ、必要とする素
子の点でも経済的としうる。

分周器の分周比や、存在する場合には可制御ス
イツチング回路を正確に制御するのを容易に行な
いうるようにする為には、前記の制御回路を、分
周器−位相変調器組合せ装置の出力信号の各サイ
クル中１度だけ前記の積分回路の出力信号の値に
応答するように構成することができる。

図面につき本発明を説明する。

第１図に示す周波数変調器は位相変調器１を有
し、この位相変調器１は、搬送波信号に対する第
１入力端子２と、変調信号に対する第２入力端子
３と、変調された搬送波信号に対する出力端子４
とを有し、この出力端子４は周波数変調器の出力
端子５に接続する。周波数変調器の変調信号入力
端子６は積分回路７を経て位相変調器１の変調信
号入力端子３に結合する。上記の積分回路７は、
入力端子６が抵抗９を経て接されている入力端子
を有する高利得反転増幅器８と、この増幅器８の
出力端子および入力端子間に接続されたコンデン
サ１０とを具えている。

積分回路７の出力端子１１は高利得増幅器１２
の反転入力端子にも接続し、この増幅器１２の非
反転入力端子には端子１３に接続した電圧源（図
示せず）から定電位（零電位にすることができ
る）を供給し、この増幅器１２がしきい値応答装
置として作動するようにする。すなわち、積分回
路７の出力端子における電圧が端子１３に供給さ
れる電圧よりも負である場合に増幅器１２の出力
が正（論理値“１”）となり、これ以外の場合に
増幅器１２の出力は負（論理値“０”）となる。
しきい値応答装置１２の出力端子はデータフリツ
プ−フロツプ１４のデータ入力端子に接続し、こ
のフリツプ−フロツプ１４のクロツク入力は位相
変調器１の出力端子４から供給する。

位相変調器１の搬送波信号入力端子２には周波
数変調器の搬送波信号入力端子１５から分周器１
６を経て搬送波を供給する。この分周器１６の分
周比は、この分周器１６の制御信号力端子１７に
供給される制御信号に応答して第１および第２の
値間で変えうるようにする。制御信号入力端子１
７にはフリツプ−フロツプ１４のＱ出力端子から
制御信号を供給する。周波数変調器の搬送波信号
入力端子には一定周波数の搬送波信号を発生する
搬送波信号発生器１８（破線で示す）の出力端子
を接続することができる。

フリツプ−フロツプ１４のＱ出力端子はスイツ
チング回路２０の制御入力端子１９にも接続す
る。このスイツチング回路２０は閉成されると端
子２１を抵抗２２を経て積分回路７における増幅
器８の入力端子に接続する。端子２１にはこれに
接続した電圧源（図示せず）によつて負電圧−Ｖ
を供給する。スイツチング回路２０は、その制御
入力端子１９における電圧が高（正）である場合
に閉成し、それ以外の場合に開放するように構成
する。

また積分回路の増幅器８の入力端子には端子２
３から抵抗２４を経て正電圧をも供給する。この
端子２３にはこれに接続した電圧源（図示せず）
から正電圧を供給する。

位相変調器１を、その変調信号入力端子３にお
ける電圧が負方向に変化することによりその搬送
波信号入力端子２における信号に対するその出力
端子４における信号の位相遅れを増大せしめる
（或いは位相進みを減少せしめる）ように構成す
る場合には、分周器１６を、その制御信号入力端
子１７における“高”（正）電圧および“低”電
圧によりその分周比を比較的大きな値および比較
的小さな値それぞれ制御するように構成する。逆
に、位相変調器１を、その変調信号力端子３にお
ける電圧が負方向に変化することによりその搬送
波信号入力端子２における信号に対するその出力
端子４における信号の位相進みを増大せしめる
（或いは位相遅れを減少せしめる）ように構成す
る場合には、分周器１６は、その制御信号入力端
子１７における高電圧および低電圧によりその分
周比を比較的低い値および比較的高い値にそれぞ
れ制御するように構成する。以下の説明において
は上述した２つの可能な場合の前者を選択し、制
御信号入力端子１７における“低”すなわち論理
値“０”信号により分周比をＮとし、制御信号入
力端子１７における“高”すなわち論理値“１”
信号により分周比をＮ＋Ｍとするものとし、また
端子１３に印加する電圧は零であるものとする。

作動に当つては一定周波数ｆの信号が搬送波信
号発生器１８により入力端子１５に供給される。
従つて、制御信号入力端子１７における信号が最
初“低”であるものとすると、周波数ｆ／Ｎの信
号が位相変調器１の搬送波信号入力端子２に供給
され、変調器１において生ぜしめられる移相量だ
け移相されて出力端子５に現われる。増幅器１２
の反転入力端子に供給される電圧が最初正である
ものとすると、増幅器１２の出力端子における電
圧は最初は負（論理値“０”）である。クロツク
入力が変調器１の出力端子４から供給されるフリ
ツプ−フロツプ１４はこの変調器１の出力端子に
おける信号の各前縁に応答する。増幅器１２の出
力端子における信号が論理値“０”である限り、
フリツプ−フロツプ１４のＱ出力論理値“０”に
維持され、分周器１６の分周比は連続的にＮの値
となり、スイツチ２０は連続的に開放している。

端子６における入力変調信号が零である場合に
は、積分回路の増幅器８の出力端子における電圧
は端子２３か抵抗２４を経てこの増幅器の入力端
子に供給される正電位の為に負方向に連続的に変
化する。従つて、これらの条件の下では位相変調
器１はその出力端子４における信号の位相遅れを
連続的に増大させる。すなわち出力端子５に供給
される信号は位相変調器１の搬送波信号入力端子
２に供給される信号の周波数ｆ／Ｎよりも小さな
周波数を有するようになる。上述したように積分
回路７の出力端子における電圧が負方向に変化す
る結果この電圧が負になると、すなわちしきい値
応答装置１２のしきい値を負に向う方向に越える
と、増幅器１２の出力電圧は正になる。従つて変
調器１の出力端子４に次の前縁が現われると、フ
リツプ−フロツプ１４のＱ出力は高（論理値
“１”）となり、分周器１６の分周比をＮ＋Ｍに変
え且つスイツチング回路２０を閉成する。この分
周比の変化の為に、次の前縁は分周比が変化しな
い場合よりも遅く分周器１６の出力端子に現われ
るようになる。すなわち以後は分周器１６の出力
信号には2πM／Ｎラジアンの位相遅れが生じる。
またスイツチング回路２０は閉成されている為、
端子２１（この端子には−Ｖの電位が存在してい
る）は抵抗２２を経て積分回路の増幅器７の出力
端子に接続されている。端子２１における負電位
の値および抵抗２２の値は、抵抗２４が開路であ
るものとした場合に、スイツチング回路２０の閉
成により、分周器１６の次の分周サイクルの終了
時に変調器１にり生じる位相遅れが正確に
2πM／Ｎラジアンだけ減少するような速度で積
分回路７の出力端子１１における電位を正方向に
変化させるように選択する。従つて、フリツプ−
フロツプ１４のＱ出力が論理値“１”になる結
合、分周器１６の次の分周サイクルの終了時に積
分回路７の出力信号はスイツチング回路２０によ
る手段を用いない場合よりも正となり、従つて変
調器１により生ぜしめられる相対的な位相遅れ
は、次の前縁が出力端子５に生じる瞬時がいかな
る影響をも受けることなく、スイツチング回路２
０による手段を用いない場合よりも少なくなる。

端子２３に印加される正電位の値および抵抗２
４の値は、端子２１に印加される負電位の値およ
び抵抗２２の値に対して、スイツチング回路２０
の各閉成によつて積分回路７の出力電圧が実際上
正方向に変化するように（たとえ変調信号入力端
子６における電圧が零であつても）選択する。こ
れらの値は、スイツチング回路２０が閉成た後に
生じる分周器１６の次の分周サイクルの終了時に
積分回路７の出力端子１１における電位が端子１
３に印加されている電位に対してすでに正になつ
ており、すなわち装置１２のしきい値を正に向う
方向で越えており、従つて次の前縁が出力端子５
に生じた際にフリツプ−フロツプ１４のＱ出力が
論理値“０”にリセツトされ、従つてスイツチン
グ回路２０が開放し且つ分周器１６の分周比が分
周比Ｎ＋Ｍによる１回のみの分周サイクル後にＮ
にリセツトされるように選択することができる。
或いはまた、前記の値は、分周比Ｎ＋Ｍによる分
周サイクルが複数回終了された後にのみ上述した
状態が生じるように選択することもできる。いず
れの場合でもフリツプ−フロツプ１４のＱ出力は
再び論理値“０”となり、その後に積分回路７の
出力信号はこれが再び負になるまで負方向に連続
的に変化し、この信号が負になると前述した作動
が繰返される。

従つて、変調信号入力端子６における電位が零
である場合、変調器１によつて生じる位相遅れの
増大速度と、Ｎ＋Ｍへの分周器１６の分周比の周
期的変化とによつて決まる量だけｆ／Ｎよりも小
さな周波数を有する信号が出力端子５に現われる
ということが分る。変調器１のみによつて生じる
移相の範囲と、積分回路７の出力信号とは、分周
器１６によつて出力信号に静的な位相遅れを周期
的に導入し、これにより変調器１によつて生じる
相対的な位相遅れが上記の静的な位相遅れの導入
のたびに減少するようにすることにより過大とな
るのを防止することができる。正の電位が端子６
に与えられる場合には、積分回路７の出力信号が
負方向に変化する速度が増大し、これにより分周
器１６の分周比は一層頻繁にＮ＋Ｍに切換わり、
従つて端子５における出力信号の周波数が減少す
る。同様に端子６に負電位が与えられると、端子
５における周波数は増大する。出力周波数の上限
および下限はそれぞれｆ／Ｎおよびｆ／（Ｎ＋
Ｍ）であること明らかである。これらのすべての
場合に上述したように可調整分周器１６を設ける
ことにより、積分回路７の出力信号の範囲および
変調器１により生じる位相変化が適正な実際上の
限界内に保持される。

適当に選択された正の直流成分が端子６に供給
される変調信号上に重畳されている場合には、素
子２３および２４を省略することができる。ま
た、位相変調器１は分周器１６から出力端子５に
至る信号路中ではなく搬送波信号発生器１８から
分周器１６に至る信号路内に設けることができ
る。しかし、通常は変調器１を図示の位置に設け
るのが好ましい。その理由は、一般に生ぜしめる
必要のある最大移相量は図示の位置の方が他の位
置の場合よりも小さくある為である。

第１図の周波数変調器の場合、分周器１６の分
周比は、端子６における変調信号が零である場合
に２つの値間で切換わるという事実によつて、し
ばしば出力信号のスペクトルに不所望な成分を生
ぜしめるというおそれがある。第２図は上述した
条件の下では分周比が切換わらないようにした他
の例の周波数変調器を示す。

第２図の周波数変調器は第１図の周波数変調器
に類似し、第１図と対応する第２図の素子には第
１図と同じ符号を付して示してあるも、この第２
図の回路は更に他の増幅器２５を有しており、こ
の増幅器２５の非反転入力端子には積分回路７の
出力を供給し、反転入力端子には端子２６に接続
した電圧源（図示せず）から正の電圧を供給する
（増幅器１２の非反転入力端子には第２図では端
子１３に印加される一定の負電位を供給する）。
第２図の回路は更に他のＤ型フリツプ−フロツプ
２７を有し、このデータ入力端子には増幅器２５
の出力を供給し、クロツク入力端子には位相変調
器１の出力を供給する。第２図の回路は更に可制
御スイツチング回路２８を有し、その制御入力端
子２９にはフリツプ−フロツプ２７のＱ出力端子
から制御信号を供給する。スイツチング回路２８
の一方の端子には、端子３０に接続された電圧源
（図示せず）により正電圧＋V₁を供給し、スイツ
チング回路２８の他方の端子はスイツチング回路
２０の対応する端子に接続する。スイツチング回
路２８はスイツチング回路２０と同様に論理値
“１”がその制御端子２９に存在する場合に閉成
し、それ以外で開放する。増幅器２５は増幅器１
２と同様にしきい値応答装置すなわち比較器とし
て作動する。すなわち、積分回路７の出力端子に
おける電圧が端子２６に印加されている電圧より
も正である場合に増幅器２５の出力信号は高（論
理値“１”）となり、それ以外で増幅器２５の出
力信号は低（論理値“０”）となる。第２図の分
周器１６は他の制御信号入力端子３１を有し、制
御信号入力端子１７および３１における信号が双
方共“０”である場合に分周比がＮとなり制御信
号入力端子１７および３１における信号がそれぞ
れ論理値“１”および論理値“０”である場合に
分周比がＮ＋Ｍとなり、制御信号入力端子１７お
よび３１における信号がそれぞれ論理値“０”お
よび論理値“１”である場合にその分周比がＮ−
Ｍとなるように分周器１６を構成する。第２図に
おいては後に説明する理由から明らかとなるよう
に第１図の端子２３および抵抗２４に相当するも
のはない。

変調信号入力端子６における電位が最初零であ
りしかも不変であるものとすると、出力端子１１
における電位も不変である。これの条件の下で出
力端子１１における電位が最初零であるものとす
ると、双方のしきい値応答装置（比較器）１２お
よび２５の出力は負（論理値“０”）となりその
ままの状態を維持する為、双方のフリツプ−フロ
ツプ１４および２７のＱ出力は不変的に論理値
“０”となる。従つて、双方のスイツチング回路
２０および２８は開放され、分周器１６の分周比
はＮである。従つて出力端子５における信号の周
波数はｆ／Ｎとなり（ここにｆは搬送波信号発生
器１８の出力周波数である）、この状態は入力端
子６における信号が零を維持している限り維持さ
れる。次に正の電位が端子６に与えられる場合に
は、積分回路７の出力端子１１における信号は負
方向に連続的に変化し、これにより位相変調器１
が出力端子５における信号に連続的に増大する位
相遅れを生ぜしめる。出力端子１１における信号
の負方向変化により積分回路の出力端子１１にお
ける信号が端子１３に印加される電位よりも負に
なると、すなわちしきい値応答装置１２のしきい
値を負に向う方向で越えると、増幅器１２の出力
は正（論理値“１”）となり、従つて次の前縁が
出力端子５に生じる場合にフリツプ−フロツプ１
４のＱ出力は論理値“１”となる。この結果、第
１図につき説明したのと同様に分周器１６の分周
比はＮ＋Ｍに変化し、且つスイツチング回路２０
が閉成し、このスイツチング回路２０の閉成によ
り負電位−V₂が抵抗２２を経て積分回路の増幅
器８の入力端子に供給され、従つて分周比がＮ＋
Ｍに変化することにより導入される一定の位相遅
れが分周器１６の次の分周サイクルの終了時に補
償されるのに丁度充分な量だけ変調器１による相
対的な位相遅れを減少させる量だけ積分回路７の
出力信号を正方向に変化せしめ、端子６に正電位
が連続的に存在することにより導入される位相遅
れの増大を少くする。従つて、端子６における正
電位が一定に維持されている場合には、端子５に
おける出力周波数はｆ／Ｎおよびｆ（Ｎ＋Ｍ）間
のある値（実際の値は端子６における電位の大き
さに依存する）に固定され、積分回路７の出力信
号および変調器１によつて生ぜしめられる相対位
相遅れは、分周器１６の分周比がＮ＋Ｍに変わつ
た際に生じる周期的な減少によつて許容範囲内に
維持される。

次に一定の負電圧が端子６に供給されるものと
すると、積分回路７の出力端子１１における平均
電位は正方向に連続的に変化し、その結果位相変
調器１が位相進みを連続的に増大せしめる。従つ
てこれらの条件の下では出力端子５における信号
の周波数は所望通りにｆ／Ｎよりも大きくなる。
出力端子１１における電位の正方向変化によりこ
の電位が端子２６における電位よりも大きくなる
と、すなわちしきい値装置２５のしきい値を正に
向う方向で越えると、比較器２５の出力は正（論
理値“１”）となり、従つて次の縁が出力端子５
に生じるとフリツプ−フロツプ２７のＱ出力は論
理値“１”となる。その結果、スイツチング回路
２８は閉成され、分周器１６の分周比はＮ−Ｍに
変化する。従つて、分周器１６の出力端子に生じ
る次の前縁は2πM／Ｎラジアンだけ位相進みと
なる。スイツチング回路２８が閉成すると、端子
３０における正電位＋Ｖが抵抗２２を経て積分回
路の増幅器８の入力端子に供給される。端子３０
における電位の値は、積分回路７の出力端子１１
における信号が負方向に変化することにより、ス
イツチング回路２８による手段を用いない場合に
分周器１６の次の分周サイクルの終了時に変調器
１により生ぜしめられる相対位相進みの値に対
し、分周比をＮ−Ｍに変えることにより導入され
る一定の位相進みを補償するのに丁度充分な量だ
け変調器１による相対位相進みを減少させるよう
に選択する。従つて端子６における負電位が一定
に維持されている場合には、端子５における出力
周波数はｆ／Ｎおよびｆ／（Ｎ−Ｍ）間のある値
（実際の値は端子６における電位の大きさに依存
する）固定され、変調器１により生ぜしめられる
相対位相進びは分周器１６の分周比がＮ−Ｍに変
わる際に生じる周期的な減少によつて許容範囲内
に維持される。

所望に応じ変調器１は第１図につき説明したの
と同様に、分周器１６からの出力信号路内ではな
く分周器１６への搬送波信号入力路内に設けるこ
とができる。

上述したところでは分周器１６の分周比をその
基本値の両側に対称的に位置する値に変えうるも
のとしたが、このことは本質的なことではなく、
端子２１および３０に印加する電位の相対的な大
きさを適当に選択すれば対称的でない値を得るこ
とができる。分周器１６の出力周波数の“標準”、
“高”および“低”の値をそれぞれf_O，f_hおよびf_l
とする場合には、対称的な分周比の値を得る為に
はこれらの周波数の値を理想的にはf_h−f_O＝f_O−f_l
となるように選択する必要がある。換言すれば、
分周器１６の分周比の高および低の値がそれぞれ
Ｎ＋M₁およびＮ−M₂である場合には、対称的な
分周比の値を得る為にはM₁およびM₂を理想的に
は2M₁M₂／（M₁−M₂）＝Ｎとなるように選択す
る必要がある。第２図において端子３０および２
１にそれぞれ印加される電圧V₁および−V₂は理
想的には V₁／V₂＝M₂（Ｎ＋M₁）／M₁（Ｎ−M₂） のような相対的な大きさを有し、これらの実際的
な値および抵抗２２の値は、スイツチング回路２
０或いは２８が閉成するたびに適正な量の電荷が
積分回路のコンデンサ１０に供給されるかこのコ
ンデンサ１０から取り出されるように選択する。

第３図は、第２図の概略的な周波数変調器の可
能な構成を詳細に示す。第３図に示す変調器にお
いては、積分回路７の出力端子の正電圧が増す
と、出力端子５の信号の位相進みは増大せずに位
相遅れが増大し（または位相進みが減少し）、第
３図の分周器１６がその分周比をＮとする場合に
その入力端子１７および３１の両方に論理値
“１”を必要とするという事実のために、第２図
の変動器の動作と第３図の変調器の動作との間に
わずかな違いが存在する。第２図の変調器と比べ
ると、これらのわずかな違いの為に、第３図の増
幅器２５の入力端子への接続を反転させる必要が
ある。また分周器１６の入力端子１７には、フリ
ツプ−フロツプ１４のＱ出力端子ではなく出力
端子から信号を供給し、スイツチング回路２８の
制御入力端子２９には、フリツプ−フロツプ２７
のＱ出力端子ではなく出力端子から供給してい
る。

Ｎ＝100およびＭ＝１である第３図において、
可変分周期１６は、縦続接続された１対の４ビツ
ト10進ダウンカウンタ３２，３３を具えている。
カウンタ３２のクロツク入力端子には、搬送波信
号発生器１８（たとえば周波数が1MHzの信号を
発生する）の出力端子から信号を供給し、カウン
タ３３のクロツク入力端子には、カウンタ３２の
Ｑ４出力端子から信号を供給する。カウンタ３３
のＱ４出力端子は、分周器１６の出力端子を構成
する。それぞれのカウンタは、型式番号
MC14522で市販されている種類のものである。
その並列イネイブルまたはローデイング入力端子
PEが論理値“０”を有するならば、各カウンタ
は通常、クロツクパルスがその入力端子に供給さ
れるときに、順序９、８…１、０に相当する10計
数位置を繰返しサイクルする。“キヤリーフオワ
ード（carry forward）“入力端子CFが論理値
“１”（正）の際およびその場合のみ、零計数位置
に達するごとに、計数出力端子Ｏに論理値“１”
が発生する。しかし、各カウンタの並列ローデイ
ング入力端子PEに論理値“１”が供給されると、
データ入力端子D₁，D₂，D₃，D₄に与えられる４
ビツト２進数（基本的は15までのいかなる値をも
有することができる）を非同期的にカウンタ内に
ローデイングさせる。このとき、カウンタはこの
数からカウントダウンし、10進サイクルに戻る。
カウンタ３３のデータ入力端子には、２進数９
（1001）が不変的に供給される。分周器１６の両
入力端子１７および３１に論理値“１”が供給さ
れると、カウンタ３２のデータ入力端子には２進
数10（1010）が供給される。分周器１６の入力端
子１７および３１にそれぞれ論理値“１”および
論理値“０”が供給されると、カウンタ３２のデ
ータ入力端子には２進数11（1011）が供給される。
分周器１６の入力端子１７および３１にそれぞれ
論理値“０”および論理値“１”が供給される
と、カウンタ３２のデータ入力端子には２進数９
（1001）が供給される。したがつて、入力端子１
７および３１が、それぞれ、論理値“１”と論理
値“１”、論理値“１”と論理値“０”、論理値
“０”と論理値“１”にあるときに、分周器は１
００，１０１，９９によつて除算することがわか
る。前記３通りの論理値の場合は、フリツプ−フ
ロツプ１４および２７が、リセツトおよびセツト
状態に、リセツトおよびリセツト状態に、セツト
およびセツト状態にある場合にそれぞれ対応して
いる。

第３図において、積分増幅器８（型式番号
CA3160で得られる種類のものとすることができ
る）の出力端子は、抵抗３４と、エミツタホロワ
３５，３６およびコンデンサ３７とを経て、位相
変調器１の変調信号入力端子およびしきい値応答
装置１２，２５に供給する。エミツタホロワは、
変調器１の入力端子３から見た、積分回路７の出
力端子１１における交流インピーダンスを低くす
る為に設けている。増幅器８の非反転入力端子に
は、抵抗３８，３９，４０，４１を有する分圧器
を経て正の電源線から電位を供給する。非反転入
力端子の電位は＋5Vである。反転入力端子の電
位も＋5Vならば、積分回路の出力信号は一定で
ある。

比較器すなわちしきい値応答増幅器２５および
１２（それぞれを型式番号TCA520Bで得られる
種類のものとすることができる）の非反転入力端
子には、分圧器抵抗３８と３９との接続点および
分圧器抵抗３９と４０との接続点からそれぞれ電
位を供給する。それらの反転入力端子には、抵抗
４２を経て積分回路７の出力端子１１から信号が
供給され、しかもこれらの反転入力端子は電圧変
動を制御するためのツエナーダイオード４３を経
て正の電源線（＋10V）にも接続されている。ダ
イオード４３は、型式番号BZY88−C5V1で得ら
れる種類のものとすることができる。

フリツプ−フロツプ１４および２７を、型式番
号HEF4013で得られる１つの集積回路４４によ
り構成する。

可制御スイツチング回路２０および２８を、型
式番号HEF4016で得られる１つの集積回路４５
の半分で構成する。

分周器１６の制御入力端子１７および３１を、
NANDゲート４６を経てカウンタ３２のデータ
入力端子のＤ１ビツト部に結合する。NANDゲ
ート４６は、型式番号HEF4011で得られる集積
回路の四分の一を以つて構成することができる。

トランジスタ３５は、型式番号BC549で得られ
る種類のものとすることができる。

種々の抵抗およびコンデンサは、次の値を有す
ることができる。

抵抗 ９：1M コンデンサ10：22nF（１％ポ
リスチレン） 〃22：10K（１％）〃37：33onF 〃34：1K 〃36：8.2K 〃38：1K 〃39：5.6K 〃40：3.9K 〃41：10K 〃42：2.7K これらの素子の値は、位相変調器１の感度が
0.0277ラジアン／ボルトの場合に適切である。

第３図の周波数変調器は、第２図に関して説明
した周波数変調器と同様に動作する。積分回路７
の出力信号が、比較増幅器１２および２５の非反
転入力端子に供給される電圧間にある限り、フリ
ツプ−フロツプ１４および２７はそれぞれリセツ
ト状態およびセツト状態にあり、したがつて両方
のスイツチング回路２０および２８が開き且つ分
周器１６の端子１７および３１はともに論理値
“１”にあり、分周器１６の分周比は100である。。
積分回路７の出力信号が比較増幅器１２の非反転
入力端子供給される電位より下降する場合には
（位相変調器１によるかなりの相対位相進みの発
生に相当する）、出力端子５に次の正縁が発生す
るときに、フリツプ−フロツプ１４をセツトす
る。これによりスイツチング回路２０を閉じて積
分回路の出力を増大させ、分周器１６の分周比を
９９に変化させる。同様に、積分回路７の出力信
号が比較増幅器２５の非反転入力端子に供給され
る電位よりも上昇する場合には（位相変調器１に
よるかなりの相対位相遅れの発生に相当する）、
出力端子５に次の正縁が発生するときに、フリツ
プ−フロツプ２７をリセツトする。これにより、
スイツチング回路２８を閉じて積分回路の出力を
減少させ、分周器１６の分周比を１０１に変化さ
せる。

端子６に供給される変調信号は、０〜10ボルト
の範囲を有することができ、変調信号の“０”値
は＋５ボルトに相当する。端子５における周波数
変調された10KHz出力信号の正縁は、裏に所望な
位相を有している。

第４図は、第３図の位相変調器１の可能な構成
を示す。この位相変調器はCMOS或いは
LOCMOS集積回路の形態とし、この集積回路に
は、可変抵抗５４とコンデンサ５３とインバータ
４７とが端子５１，５５，６４，６５を経て接続
されており、またこの集積回路は、接地電源線か
ら抵抗５４を経て給電される２個の電界効果トラ
ンジスタ（FET）５０および５２を有する電流
ミラーの形態の定電流源を有している。トランジ
スタ５０および５２のソースを＋10V電圧線に接
続し、それらのゲートを相互接続して、トランジ
スタ５０のドレインに接続し且つ抵抗５４を経て
接地する。可変抵抗５４の値によつて決定される
定電流が、トランジスタ５２のドレインに現われ
る。

定電流源回路５０，５２，５４の出力端子を、
電界効果トランジスタ５７，５８，５９，６０を
有するスイツチング可能な第２の電流ミラー回路
の入力端子に接続する。特に、トランジスタ５２
のドレインを、トランジスタ５７および５９のド
レインに接続し、トランジスタ５９のソースをト
ランジスタ５７および６０のゲートに接続する。
トランジスタ５７および６０のソースは接地し、
トランジスタ５８のソースは接地する。トランジ
スタ５８のドレインは、トランジスタ５７および
６０共通ゲートに接続する。搬送波信号入力端子
２を、トランジスタ５８のゲートに直接に接続す
るとともにインバータ６１を経てトランジスタ５
９のゲートに接続する。搬送波信号入力端子２の
電位が低いと、トランジスタ５９がターンオン
し、トランジスタ５８がターンオフし、トランジ
スタ５２のドレイン電流が、トランジスタ６０の
ドレインに反射的に現われる。一方、搬送波信号
入力端子２の電位が高いと、トランジスタ６０が
ターンオフする。

変調信号力端子３を、コンデンサ５３の片側に
ある端子６４に接続する。位相変調器の出力端子
４を、コンデンサ５３の片側にある端子６５から
インバータ４７（型式番号HEF4011で得られる
集積回路の四分の一を以つて構成することができ
る）を経て取出す。互いに反対導電形の１対の
FET６２および６３のソースドレイン通路を、
コンデンサ５３の両端間に接続する。トランジス
タ６２のソースとトランジスタ６３のドレインと
を端子６４に接し、トランジスタ６２のドレイン
とトランジスタ６３のソースとを端子６５および
トランジスタ６０のドレインに接続する。搬送波
信号入力端子２は、トランジスタ６３のゲートに
直接接続するとともにインバータ６１を経てトラ
ンジスタ６２のゲートに接続する。したがつて、
端子２の電位が低いと両方のトランジスタ６２お
よび６３がターンオフし、一方、この電位が高い
と両方のトランジスタ６２および６３がターンオ
ンする。

最初、端子２の電位が高いものとする。トラン
ジスタ６０は遮断状態にあり、トランジスタ６２
および６３は双方共導通状態にあるので、出力端
子４の電位は、変調信号入力端子３の電位（第３
図の積分回路７の出力端子１１の電位）に等し
い。次に、搬送波信号入力端子２の電位が低くな
ると、トランジスタ６２および６３はターンオフ
し、トランジスタ６０は抵抗５４の値によつて定
められる一定電流を流す。したがつて、コンデン
サ５３は直線的に充電され、連続的に減少する電
圧が出力端子４に発生する。この電圧がインバー
タ４７の遷移（トランジシヨン）電圧に達する
と、出力端子４の電圧は論理値“１”に急速に変
化し、端子２の電位が再び高くなるまで論理値
“１”を保持する。端子２の電位が低くなつた後
に端子４の電位が高くなるのに要する時間は、端
子６５の電圧の一定減少が開始する値、すなわち
端子３の電圧の値に正比例することは明らかであ
る。このように、第４図の回路は位相変調器を構
成する。搬送波入力端子２の電圧の各負に向う転
換部と出力端子４の正に向う転換部との間で経過
する時間、すなわち発生する位相遅れは、変調信
号入力端子３の電圧に正比例する。

第３図の搬送波信号発生器１８の1MHzの出力
周波数に対して、第４図のコンデンサ５３は
3.3nF（１％、ポリスチレン）の値を有するように
することができ、抵抗５４は22KΩの値（最大
値）を有するようにすることができ、抵抗５４の
実際の値は所望な感度を与えるように調整する。

前述した周波数変調器の出力信号をスペクトル
的に純粋にするために、積分回路出力信号が関連
のしきい値を通過するたびに分周器１６の分周比
が変化する量を、必要とされる最大周波数偏移に
調和させることに留意しながら、できるだけ小さ
く選ぶのが好適である。分周比が変化する量が、
いかなる瞬時においても必要とする周波数偏移に
自動的に調整されるように、第２図について説明
した周波数変調器を変更することができる。この
ためには、第２図の周波数変調器に、組合せ１
２，１４，２０および２５，２７，２８に類似の
他のしきい値応答回路−Ｄ形フリツプ−フロツプ
−スイツチング回路の複数の組合せを設けること
ができる。これらの他のしきい値応答回路が応答
するしきい値は、しきい値応答回路１２および２
５が応答するしきい値と異ならせ且つ互いに異な
らせる。この場合、分周器１６は、対応するフリ
ツプ−フロツプの出力端子に接続された各々の他
のフリツプ−フロツプに対応する他の制御入力端
子を有さなければならず、適切に選択された各別
の分周比で作動させることによつて、これら他の
制御入力端子への制御信号の供給に応答するよう
に構成しなければならない。各々の他の可制御ス
イツチング回路には正確な大きさの電位を供給し
て、対応するスイツチング回路が閉じたときに、
積分回路の出力信号がある量だけ正しい方向に変
化するようにする必要がある。この量は、関連す
るフリツプ−フロツプが出力信号を発生するとき
に分周器１６の分周比の変化によつて生じる一定
の移相を、変調器１による位相変化により正確に
補償する量とする。したがつて、たとえば２つの
他のこのようなしきい値応答回路−フリツプ−フ
ロツプ−可制御スイツチング回路の組合せを、第
２図の周波数変調器に次のように設けることがで
きる。すなわち、第１のこれら他の組合せに対し
ては、しきい値応答回路の反転入力端子には、
（端子１３および端子２６における電位の平均値
に対して）端子２６に供給される正の電圧の２倍
を供給し、フリツプ−フロツプの出力端子を、信
号の供給により分周器の分周比をＮ−2Mに変化
させる分周器１６の制御入力端子に接続し、可制
御スイツチング回路への入力端子に、端子３０に
供給される正電圧の２倍を供給するようにするこ
とができる。第２の組合せに対しては、しきい値
応答回路の非反転入力端子には、（端子１３およ
び２６における電位の平均値に対して）端子１３
に供給される負の電圧の２倍を供給し、フリツプ
−フロツプの出力端子を、信号の供給により分周
器の分周比をＮ＋2Mに変化させる分周器１６の
制御入力端子に接続し、可制御スイツチング回路
への入力端子に、端子２１に供給される負電圧の
２倍を供給するようすることができる。

第４図に示す構成の第３図の位相変調器は、変
調信号依存量だけ搬送波信号縁を遅延させるよう
に動作するので、スイツチング回路２０または８
が閉ずるときに生じる移相変化は、搬送波信号発
生器１８の出力周波数が特定値を有するときの必
要量のみとなることは明らかである。周波数変調
器が入力搬送波周波数の範囲で動作するようにす
る必要がある場合には、たとえば英国特許出願
8001889号（特願昭56−6578号）に示すように、
位相変調器１として異なる構造のものを採用しな
ければならない。

前述した実施例では、１対の値たとえばＮとＮ
＋Ｍとの間での分周器１６の分周比の各変化は、
ＮからＮ＋Ｍに変化するかあるいはＮ＋ＭからＮ
に変化するかにかかわらず、積分回路７の出力が
同一のしきい値を越える（方向にかかわらず）の
に応じて発生するものとして説明したが、必ずし
もこの通りにする必要はないことは明らかであ
る。すなわち、積分回路の出力信号が第１の比較
的高いしきい値を越えるのに応じてＮからＮ＋Ｍ
への変化が生じ、積分回路の出力信号が第２の比
較的低いしきい値を越えるのに応じてＮ＋Ｍから
Ｎへの変化が生じるようにすることができる。換
言すれば、しきい値応答装置がヒステリシス特性
を呈するようにすることができる。第３図の比較
器１２および２５は、実際には、いかなる場合に
もなんらかのヒステリシスを示す傾向がある。

【図面の簡単な説明】

第１図は本発明周波数変調器の一例を示すブロ
ツク線図、第２図は同じくその他の例を示すブロ
ツク線図、第３図は第２図の具体的一実施例を示
す詳細回路図、第４図は第３図の一部の具体的構
成例を示す回路図である。 １……位相変調器、２……１の第１入力端子
（搬送波信号入力端子）、３……１の第２入力端子
（変調信号入力端子）、４……１の出力端子、５…
…周波数変調器の出力端子、６……変調信号入力
端子、７……積分回路、８……高利得反転増幅
器、１２……高利得増幅器（しきい値応答装置）、
１４，２７……フリツプ−フロツプ、１５……周
波数変調器の搬送波信号入力端子、１６……分周
器、１７……制御信号入力端子、１８……搬送波
信号発生器、２０，２８……スイツチング回路、
２５……増幅器。

Claims (1)

1. 【特許請求の範囲】 １ 搬送波信号に対する第１入力端子と、変調信
   号に対する第２入力端子と、変調された搬送波信
   号に対する出力端子とを有する位相変調器、およ
   び前記の第２入力端子に結合された出力端子を有
   する積分回路を具える周波数変調器において、前
   記の周波数変調器が前記の位相変調器の第１入力
   端子に至る信号路内に或いは前記の位相変調器の
   出力端子からの信号路内に設けた可変分周比の分
   周器と、該分周器の分周比を制御し且つ前記の積
   分回路の出力信号の値を調整する制御回路とを具
   え、前記の制御回路は前記の積分回路の出力端子
   が結合されている入力端子を有するしきい値応答
   装置を具え、前記の制御回路は (a) 前記のしきい値応答装置のしきい値を一方の
   方向で越える前記の積分回路の出力信号に応答
   して前記の分周比を第１の値に制御し、前記の
   しきい値応答装置のしきい値を他方の方向で越
   える前記の積分回路の出力信号に応答して前記
   の分周比を第２の値に制御するように、前記の
   分周器の分周比を前記の積分回路の出力信号の
   値に応じて制御し、 (b) 分周比が前記の第２の値を有する際に前記の
   分周器によつて分周サイクルが行われるたびに
   前記の積分回路の出力信号を調整し、この各調
   整量をこの調整を行わない場合の積分回路の出
   力信号の値に対して所定の量とする ように構成し、前記の第１および第２の値の関係
   および前記の所定の量は、前記の調整を行わない
   場合に分周比が前記の第１の値から前記の第２の
   値に変化した後で前記の分周比が前記の第２の値
   を有する際に前記の各分周サイクルの実行によつ
   て生じるであろう分周器−位相変調器組合せ装置
   の出力信号の位相変化が、少くとも分周器−位相
   変調器組合せ装置に所定の周波数を有する搬送波
   が供給された際に積分回路の出力信号を前記の調
   整を行わない場合に有するであろう値に対して前
   記の所定の量だけ調整する各調整に応答して生じ
   る前記の位相変調器による移相変化によつてほぼ
   正確に補償されるような関係および量としたこと
   を特徴とする周波数変調器。 ２ 特許請求の範囲第１項に記載の周波数変調器
   において、前記の制御回路は前記の積分回路の出
   力端子が結合された入力端子を有する他のしきい
   値応答装置を具え、前記の制御回路は更に (a) 前記の他のしきい値応答装置のしきい値を前
   記の他方の方向で越える前記の積分回路の出力
   信号に応答して前記の分周比を第３の値に制御
   し、前記他のしきい値応答装置のしきい値を前
   記の一方の方向で越える前記の積分回路の出力
   信号に応答して前記の分周比を前記の第１の値
   に制御するように、前記の分周器の分周比を前
   記の積分回路の出力信号の値に応じて制御し、 (b) 分周比が前記の第３の値を有する際に前記の
   分周器によつて分周サイクルが行われるたびに
   前記の積分回路の出力信号を調整し、この各調
   整量をこの調整が行われない場合の積分回路の
   出力信号の値に対して第２の所定量とする ように構成し、前記の第１の値を前記の第２の値
   と前記の第３の値との間に位置させ、前記の第２
   の所定量は、この第２の所定量を得る為の調整を
   行わない場合に分周比が前記の第１の値から前記
   の第３の値に変化した後で前記の分周比が前記の
   第３の値を有する際に前記の各分周サイクルの実
   行によつて生じるであろう分周器−位相変調器組
   合せ装置の出力信号の位相変化が、少なくとも分
   周器−位相変調器組合せ装置に前記の所定の周波
   数を有する搬送波信号が供給された際に積分回路
   の出力信号を、第２の所定量を得る為の調整を行
   わない場合に有するであろう値に対して前記の第
   ２の所定量だけ調整する各調整に応答して生じる
   前記の位相変調器による移相変化によつてほぼ正
   確に補償されるような量とし、前記の他のしきい
   値応答装置のしきい値が、特許請求の範囲第１項
   において特定したしきい値応答装置のしきい値に
   対し、この後者のしきい値応答装置のしきい値か
   ら前記の他のしきい値応答装置のしきい値への積
   分回路出力信号の変化が前記の他方の方向となる
   ような関係を有するようにしたことを特徴とする
   周波数変調器。 ３ 特許請求の範囲第１項または第２項記載の周
   波数変調器において、前記の制御回路が、定電位
   点を前記の積分回路に接続する可制御スイツチン
   グ回路および抵抗の直列回路と、分周比がその第
   ２の値を有する間のみ前記のスイツチング回路を
   閉成し、分周比がその第２の値を有する間前記の
   積分回路の出力信号を前記の一方の方向に変える
   方向で電流が前記の直列回路を連続的に流れるよ
   うにする手段とを具えたことを特徴とする周波数
   変調器。 ４ 前記の制御回路が、定電位点を前記の積分回
   路に接続する可制御スイツチング回路および抵抗
   の直列回路と、分周比がその第２の値を有する間
   のみ前記のスイツクング回路を閉成し、分周比が
   その第２の値を有する間前記の積分回路の出力信
   号を前記の一方の方向に変える方向で電流が前記
   の直列回路を連続的に流れるにする手段とを具え
   るようにした特許請求の範囲第２項に記載の周波
   数変調器において、前記の制御回路が、第２の定
   電位点を前記の積分回路に接続する第２の可制御
   スイツチング回路および抵抗の第２の直列回路
   と、分周比がその第３の値を有する間のみ前記の
   第２の可制御スイツチング回路を閉成し、分周比
   がその第３の値を有する間前記の積分回路の出力
   信号を前記の他方の方向に変える方向で電流が前
   記の第２直列回路を連続的に流れるようにする手
   段とを具えたことを特徴とする周波数変調器。 ５ 特許請求の範囲第１〜４項のいずれか１項に
   記載の周波数変調器において、前記の制御回路
   を、分周器−位相変調器組合せ装置の出力信号の
   各サイクル中１度だけ前記の積分回路の出力信号
   の値に応答するように構成したことを特徴とする
   周波数変調器。