JPH0138995Y2 - - Google Patents

Info

Publication number
JPH0138995Y2
JPH0138995Y2 JP16481482U JP16481482U JPH0138995Y2 JP H0138995 Y2 JPH0138995 Y2 JP H0138995Y2 JP 16481482 U JP16481482 U JP 16481482U JP 16481482 U JP16481482 U JP 16481482U JP H0138995 Y2 JPH0138995 Y2 JP H0138995Y2
Authority
JP
Japan
Prior art keywords
transistor
capacitor
resistor
turned
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16481482U
Other languages
Japanese (ja)
Other versions
JPS5969532U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16481482U priority Critical patent/JPS5969532U/en
Publication of JPS5969532U publication Critical patent/JPS5969532U/en
Application granted granted Critical
Publication of JPH0138995Y2 publication Critical patent/JPH0138995Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 本考案は遅延回路と電力制御素子とを有する遅
れスイツチに関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a delay switch having a delay circuit and a power control element.

従来、操作スイツチをオフ操作した後、一定時
間経過してから負荷への通電をオフできるように
した遅れスイツチが、例えば手洗用の換気扇をオ
ンオフするためのスイツチとして広く使用されて
いる。第1図はかかる従来の自動遅れスイツチの
構成を示す回路図であり、その外部接続端子1
a,1bには交流電源Vsと負荷Lとの直列回路
が接続さている。Neはネオンランプであり、抵
抗R1を介して外部接続端子1a,1bに接続さ
れており、電力制御素子たるトライアツク2がオ
フのときに点灯するものである。またZNRは非
線形抵抗よりなる雑音防止素子である。3は電流
トランスであり、押釦型の操作スイツチSWをオ
ンするとこの電流トランス3の2次側に交流電圧
が発生する。この交流電圧はダイオードブリツジ
DB1によつて全波整流され、抵抗R2とツエナダ
イオードZD1により電圧クリツプされた後、ダイ
オードD1を介して大容量のコンデンサC1に充電
されるものである。このコンデンサC1の両端に
は可変抵抗器4が並列に接続されており、電子タ
イマの時定数回路を構成しているものである。コ
ンデンサC1の両端電圧はスイツチング素子たる
FET5のソースゲート間に逆バイアスとして印
加されており、この逆バイアスが充分に大きい間
はFET5はオフになる。したがつてサイリスタ
6と共にスイツチング要素を構成するトランジス
タQ3はオンになり、サイリスタ6がオンとなつ
てダイオードブリツジDB2を介してトライアツク
2を点弧して導通させ負荷Lをオンにする。しか
してコンデンサC1の電荷が可変抵抗器4を介し
て徐々に放電して、FET5の逆バイアスが小さ
くなると、抵抗R10に電流が流れてその電圧降下
によりトランジスタQ4がオンになり、トランジ
スタQ5もオンになつてコンデンサC1の電荷は急
速に放電され、FET5は一気にオンになる。こ
れによつてトランジスタQ3はオフになり、サイ
リスタ6もオフになるので、トライアツク2は非
導通となり、負荷Lがオフになる。したがつて可
変抵抗器4の抵抗値によつて定まる一定時間後に
負荷Lはオフになるものである。ところでこのよ
うな遅れスイツチを用いて蛍光灯照明器具のよう
な負荷Lをオン、オフさせる場合、待機時に負荷
Lのインピーダンスが高く、また負荷Lの両端に
約63V以上の電圧が印加されると負荷L内蔵のグ
ロー点灯管が放電することになるため、外部接続
端子1a,1bからみたスイツチ側回路のインピ
ーダンスを待機時には高くしておかねばならな
い。一方負荷Lのオン動作中にはサイリスタ6を
オンさせねばならず、このオン信号を与えるため
に回路インピーダンスを下げねばならない。この
インピーダンス切替えを行なうのが第1図中7の
インピーダンス切替回路で、この回路はFET5
がオンになると、ツエナダイオードZD2を介して
コンデンサC3が充電されて第1のトランジスタ
Q1がオンし、第2のトランジスタQ2がオフ状態
となり、逆にFET5がオフになると、トランジ
スタQ1がオフし、トランジスタQ2がオン状態と
なり、第1の抵抗R7、第2の抵抗R6を回路に切
替え挿入し、予めR7≫R6の関係を持つような抵
抗値設定を行なうことによりインピーダンス切替
えを行なうのである。尚R3,R4は限流抵抗であ
る。
BACKGROUND ART Conventionally, a delay switch that can turn off power to a load after a certain period of time has elapsed after an operation switch is turned off has been widely used, for example, as a switch for turning on and off a ventilation fan for hand washing. FIG. 1 is a circuit diagram showing the configuration of such a conventional automatic delay switch, and its external connection terminal 1
A series circuit of an AC power supply V s and a load L is connected to a and 1b. A neon lamp Ne is connected to the external connection terminals 1a and 1b via a resistor R1 , and lights up when the triac 2, which is a power control element, is off. Also, ZNR is a noise prevention element made of nonlinear resistance. 3 is a current transformer, and when a push button type operation switch SW is turned on, an alternating current voltage is generated on the secondary side of the current transformer 3. This alternating voltage is a diode bridge
After being full-wave rectified by DB 1 and voltage clipped by resistor R 2 and Zener diode ZD 1 , it is charged to large capacitor C 1 via diode D 1 . A variable resistor 4 is connected in parallel to both ends of this capacitor C1 , and constitutes a time constant circuit of an electronic timer. The voltage across capacitor C1 is a switching element.
A reverse bias is applied between the source and gate of FET 5, and FET 5 is turned off while this reverse bias is sufficiently large. The transistor Q3 , which together with the thyristor 6 forms the switching element, is therefore turned on, which turns on the triac 2 via the diode bridge DB2, causing it to conduct and turning on the load L. When the charge in the capacitor C 1 gradually discharges through the variable resistor 4 and the reverse bias of the FET 5 becomes smaller, a current flows through the resistor R 10 and the resulting voltage drop turns on the transistor Q 4 . Q5 also turns on, the charge in capacitor C1 is rapidly discharged, and FET5 turns on all at once. This turns off the transistor Q3 and turns off the thyristor 6, so that the triac 2 becomes non-conductive and the load L is turned off. Therefore, the load L is turned off after a certain period of time determined by the resistance value of the variable resistor 4. By the way, when using such a delay switch to turn on and off a load L such as a fluorescent lighting fixture, the impedance of the load L is high during standby, and if a voltage of approximately 63V or more is applied to both ends of the load L. Since the glow lamp tube with built-in load L will discharge, the impedance of the switch side circuit viewed from the external connection terminals 1a and 1b must be kept high during standby. On the other hand, when the load L is on, the thyristor 6 must be turned on, and the circuit impedance must be lowered to provide this on signal. The impedance switching circuit 7 in Figure 1 performs this impedance switching, and this circuit is comprised of FET5
When turned on, the capacitor C3 is charged through the Zener diode ZD2 and the first transistor
Q 1 is turned on, the second transistor Q 2 is turned off, and conversely, when FET 5 is turned off, the transistor Q 1 is turned off, the transistor Q 2 is turned on, and the first resistor R 7 and the second The impedance is switched by inserting a resistor R6 into the circuit and setting the resistance value in advance such that the relationship R7≫R6 holds. Note that R 3 and R 4 are current limiting resistors.

しかしこの従来例回路の場合、次のようなノイ
ズによる誤動作を生じる恐れがあつた。つまり、
電源重畳等のノイズがあるとすると、このような
ノイズは一般に電源電圧より高い。また第1図に
おいてx点の負極(図中y点)に対する電源電圧
波形は第2図に示すような波形となる。しかして
負荷Lの待機(オフ)状態にあつて、第3図のe
点でノイズnsが重畳した場合、電源電圧がピーク
付近であつて、トランジスタQ1がオン状態を維
持した状態にあるため、トランジスタQ2はオン
にならずインピーダンス切替回路7は正常な動作
を行なうが、第3図のf点(零クロス点近傍)で
ノイズnsが重畳した場合、トランジスタQ1,Q2
は共にオフ状態であつてトランジスタQ1のベー
ス電流は抵抗R8、ツエナーダイオードZD2を通つ
てコンデンサC3が規定電圧以上に充電した後に
始めてトランジスタQ1のベースに流れてトラン
ジスタQ1をオンするため、上述のノイズnsがf
点が重畳すると、トランジスタQ1よりトランジ
スタQ2が先にオンとなつてその結果トランジス
タQ3がオンし、更にサイリスタ6もオンし、負
荷Lをオン動作させてしまうというという問題が
あつた。
However, in the case of this conventional circuit, there is a risk that malfunctions may occur due to the following noise. In other words,
If there is noise such as power supply superimposition, such noise is generally higher than the power supply voltage. Further, in FIG. 1, the power supply voltage waveform for the negative electrode at point x (point y in the figure) has a waveform as shown in FIG. Therefore, when the load L is in the standby (off) state, e
When noise ns is superimposed at a point, the power supply voltage is near its peak and transistor Q 1 remains on, so transistor Q 2 does not turn on and the impedance switching circuit 7 operates normally. However, if noise ns is superimposed at point f (near the zero cross point) in Fig. 3, transistors Q 1 and Q 2
are both off, and the base current of transistor Q 1 flows through resistor R 8 and Zener diode ZD 2 to the base of transistor Q 1 and turns on transistor Q 1 only after capacitor C 3 is charged to a specified voltage or higher . Therefore, the above noise ns is f
When the points overlap, a problem arises in that transistor Q 2 turns on before transistor Q 1 and as a result, transistor Q 3 turns on, and thyristor 6 also turns on, turning on the load L.

本考案はかかる従来例に鑑みて為されたもので
その目的とするところはノイズによる誤動作を防
止した遅れスイツチを提供するにある。
The present invention has been devised in view of the prior art, and its purpose is to provide a delay switch that prevents malfunctions due to noise.

以下実施例によつて説明する。第4図は一実施
例の回路を示し、かかる実施例はインピーダンス
切替回路7のトランジスタQ1のベースに第3の
抵抗Rxを挿入した点において第1図従来例回路
と相違する。つまり、待機中において、電源電圧
が零クロス点になると、コンデンサC3に充電さ
れていた充電電荷が抵抗Rxを介してトランジス
タQ1のベース、エツタを通つて放電され、Rx
C3によつて決まる時定数に応じてトランジスタ
Q1のオン状態を維持し、ノイズnsが第3図のf
点で重畳してもトランジスタQ2がオンとなるこ
とを防止することができるのである。
This will be explained below using examples. FIG. 4 shows a circuit according to an embodiment, and this embodiment differs from the conventional circuit shown in FIG. 1 in that a third resistor Rx is inserted into the base of the transistor Q1 of the impedance switching circuit 7. In other words, during standby, when the power supply voltage reaches the zero cross point, the charge stored in the capacitor C3 is discharged through the base and the edge of the transistor Q1 via the resistor Rx, and Rx ,
transistor depending on the time constant determined by C 3
Keep Q 1 on, and the noise ns will be f in Figure 3.
Even if they overlap at points, it is possible to prevent transistor Q 2 from turning on.

本考案は上述のように構成した遅れスイツチに
おいて、前記インピーダンス切替回路の第1のト
ランジスタのベースと第2のコンデンサとの間に
抵抗を直列挿入してあるので、第2のコンデンサ
の電荷の放電時間が抵抗によつて遅延するため第
1のトランジスタが交流電圧の零クロス点付近で
もオン動作を継続し、従つて待機中において交流
電源電圧の零クロス点近傍においてノイズが重畳
しても第2のトランジスタがオン動作するのを防
止でき、その結果誤動作が生じないという効果を
奏する。
According to the present invention, in the delay switch configured as described above, a resistor is inserted in series between the base of the first transistor of the impedance switching circuit and the second capacitor, so that the electric charge of the second capacitor can be discharged. Since the time is delayed by the resistor, the first transistor continues to turn on even near the zero-crossing point of the AC voltage. Therefore, even if noise is superimposed near the zero-crossing point of the AC power supply voltage during standby, the second transistor The transistor can be prevented from turning on, resulting in the effect that malfunction will not occur.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来例の回路図、第2図、第3図は同
上の動作説明用の波形図、第4図は本考案の一実
施例の回路図であり、Vsは交流電源、SWは操作
スイツチ、DB1は第1のダイオードブリツジ、
DB2は第2のダイオードブリツジ、C1は第1のコ
ンデンサ、C2は第2のコンデンサ、Q1は第1の
トランジスタ、Q2は第2のトランジスタ、Q3
トランジスタ、R7は第1の抵抗、R6は第2の抵
抗、Rxは第3の抵抗、Lは負荷、2はトライア
ツク、3は電流トランス、5はFET、6はサイ
リスタ、7はインピーダンス切替回路である。
Fig. 1 is a circuit diagram of a conventional example, Figs. 2 and 3 are waveform diagrams for explaining the operation of the above, and Fig. 4 is a circuit diagram of an embodiment of the present invention. is the operating switch, DB 1 is the first diode bridge,
DB 2 is the second diode bridge, C 1 is the first capacitor, C 2 is the second capacitor, Q 1 is the first transistor, Q 2 is the second transistor, Q 3 is the transistor, R 7 is the A first resistor, R6 is a second resistor, Rx is a third resistor, L is a load, 2 is a triac, 3 is a current transformer, 5 is an FET, 6 is a thyristor, and 7 is an impedance switching circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 交流電源と負荷の間に双方向性の電力制御素子
を介装し、該電力制御素子の両端に操作スイツチ
と電流トランスの1次巻線との直列回路を接続
し、電流トランスの2次巻線には2次出力を整流
する第1のダイオードブリツジを接続するととも
に該第1のダイオードブリツジの直流出力端子間
には充電抵抗を介して時定数用の第1のコンデン
サと、放電用回路との並列回路を接続し、前記電
力制御素子の一方の電極と制御極との間に電力制
御素子の制御電流をオンオフし得るように第2の
ダイオードブリツジの一対の直流出力端子間に限
流抵抗とスイツチング要素との直列回路を接続
し、高抵抗値の第1の抵抗と第1のトランジスタ
の直列回路に低抵抗値の第2の抵抗と第2のトラ
ンジスタとの直列回路を並列接続するとともに、
第1のトランジスタのコレクタを第2のトランジ
スタのベースに接続し、第1の抵抗と第1のトラ
ンジスタの直列回路に第3の抵抗を介して充電さ
れる第2のコンデンサを接続して該コンデンサの
両端電圧を第1のトランジスタのベース・エミツ
タ間に印加してコンデンサの両端電圧が所定レベ
ル以上あれば第1のトランジスタをオンし、第2
のトランジスタをオフする2端子のインピーダン
ス切替回路とスイツチング素子との直列回路を前
記第2のダイオードブリツジの直流出力端子間に
接続し、前記第1のコンデンサの両端電圧を逆バ
イアス方向に印加して第1のコンデンサの充電電
荷が無い状態でスイツチング素子をオンするよう
にするとともにインピーダンス切替回路とスイツ
チング素子との接続点の電圧レベルが所定レベル
以上あるとスイツチング要素をオンさせる遅れス
イツチにおいて、前記インピーダンス切替回路の
第1のトランジスタのベースと第2のコンデンサ
との間に第3の抵抗を直列挿入して成る遅れスイ
ツチ。
A bidirectional power control element is interposed between the AC power supply and the load, a series circuit consisting of an operating switch and the primary winding of the current transformer is connected to both ends of the power control element, and the secondary winding of the current transformer is A first diode bridge for rectifying the secondary output is connected to the line, and a first capacitor for time constant and a first capacitor for discharging are connected between the DC output terminals of the first diode bridge via a charging resistor. A parallel circuit is connected between the pair of DC output terminals of the second diode bridge so that the control current of the power control element can be turned on and off between one electrode of the power control element and the control pole. A series circuit of a current limiting resistor and a switching element is connected, and a series circuit of a second resistor and a second transistor with a low resistance value is connected in parallel to a series circuit of a first resistor and a first transistor with a high resistance value. Along with connecting,
The collector of the first transistor is connected to the base of the second transistor, and a second capacitor charged via the third resistor is connected to the series circuit of the first resistor and the first transistor. A voltage across the capacitor is applied between the base and emitter of the first transistor, and if the voltage across the capacitor is equal to or higher than a predetermined level, the first transistor is turned on, and the second transistor is turned on.
A series circuit of a two-terminal impedance switching circuit that turns off the transistor and a switching element is connected between the DC output terminals of the second diode bridge, and a voltage across the first capacitor is applied in a reverse bias direction. In the delay switch, the switching element is turned on when there is no charge in the first capacitor, and the switching element is turned on when the voltage level at the connection point between the impedance switching circuit and the switching element is equal to or higher than a predetermined level. A delay switch comprising a third resistor inserted in series between the base of the first transistor and the second capacitor of the impedance switching circuit.
JP16481482U 1982-10-30 1982-10-30 delay switch Granted JPS5969532U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16481482U JPS5969532U (en) 1982-10-30 1982-10-30 delay switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16481482U JPS5969532U (en) 1982-10-30 1982-10-30 delay switch

Publications (2)

Publication Number Publication Date
JPS5969532U JPS5969532U (en) 1984-05-11
JPH0138995Y2 true JPH0138995Y2 (en) 1989-11-21

Family

ID=30361238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16481482U Granted JPS5969532U (en) 1982-10-30 1982-10-30 delay switch

Country Status (1)

Country Link
JP (1) JPS5969532U (en)

Also Published As

Publication number Publication date
JPS5969532U (en) 1984-05-11

Similar Documents

Publication Publication Date Title
US4572988A (en) High frequency ballast circuit
CA2201537C (en) Circuit arrangement for operating electric lamps
WO2004010735A2 (en) Lighting control system with variable arc control including start-up circuit for providing a bias voltage supply
JPS59956B2 (en) discharge lamp lighting device
JPH03285289A (en) Dimming and lighting device
JPH0138995Y2 (en)
JP3607428B2 (en) Fluorescent lamp lighting device
JPH07231650A (en) Boosting chopper circuit
JP2934166B2 (en) Lighting device
JPH09320770A (en) Lighting device
JP3120444B2 (en) Power supply for halogen lamp
JP3072110B2 (en) Delay switch
JPS629680Y2 (en)
JP4326652B2 (en) Electronic switch
WO2004079906A2 (en) Variable frequency half bridge driver
JPH0370208A (en) Zero cross contactless switch
JPS5938016Y2 (en) Electromagnet exciter
JPS6115600Y2 (en)
JPH0546240Y2 (en)
JPS5883533A (en) Load controlling circuit
JPS6240838B2 (en)
JPH01274387A (en) Illumination control circuit
JPH0315408B2 (en)
JP2000150186A (en) Discharge lamp lighting device
JPH0746636B2 (en) Discharge lamp lighting device