JP3072110B2 - Delay switch - Google Patents
Delay switchInfo
- Publication number
- JP3072110B2 JP3072110B2 JP1335425A JP33542589A JP3072110B2 JP 3072110 B2 JP3072110 B2 JP 3072110B2 JP 1335425 A JP1335425 A JP 1335425A JP 33542589 A JP33542589 A JP 33542589A JP 3072110 B2 JP3072110 B2 JP 3072110B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- capacitor
- load
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、機器をオンする操作を行った時点から一定
時間後に自動的に機器の動作を停止する遅延スイッチに
関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a delay switch for automatically stopping the operation of a device after a certain period of time from when the device is turned on.
［従来の技術］ この種の遅延スイッチは、階段の照明やトイレの換気
扇等を操作するスイッチとして用いられる。このような
遅延スイッチＡを用いて負荷Ｌとして換気扇を動作させ
る場合の結線図を第３図に示し、第４図に遅延スイッチ
Ａの具体構成を示した図を示す。遅延スイッチＡは負荷
Ｌを介して電源ACに接続され、負荷Ｌを動作させるとき
にオン（閉成）するスイッチSW1と、このスイッチSW1が
押されたときにオンして電源ACを負荷Ｌに供給するスイ
ッチング素子としてのトライアックQ1と、スイッチSW1
のオン操作を検知してトライアックQ1を一定期間オンす
る制御回路２とからなる。[Related Art] A delay switch of this type is used as a switch for operating lighting of stairs, a ventilation fan of a toilet, and the like. FIG. 3 shows a connection diagram when a ventilation fan is operated as a load L using such a delay switch A, and FIG. 4 shows a specific configuration of the delay switch A. Delay switch A is connected to the power supply AC via the load L, the switch SW 1 to be turned on (closed) when operating the load L, and the power supply AC is turned on when the switch SW 1 is depressed load A triac Q 1 as a switching element for supplying L and a switch SW 1
Comprising a triac Q 1 from a period of time on to the control circuit 2 which detects the ON operation.
［発明が解決しようとする課題］ ところで、この種の遅延スイッチＡでは第５図に示す
ようにスイッチSW2を増設することがある。第６図がそ
の具体回路で、スイッチSW2はスイッチSW1の両端に並列
接続される。例えば、換気扇をトイレと洗面所とに共通
に使用して２箇所でスイッチ操作をする場合や、照明を
階段の上と下とで点灯する場合等がこれに当たる。この
場合にはいずれのスイッチSW1,SW2によっても負荷Ｌを
一定時間だけ動作させ、一定時間の経過後に負荷Ｌを自
動的に停止させることができる。[SUMMARY OF THE INVENTION Incidentally, it is possible to add more switches SW 2 as shown in Figure 5 the delay switch A of this kind. Figure 6 is in its specific circuit, the switch SW 2 is connected in parallel across switch SW 1. For example, this corresponds to a case in which a ventilation fan is commonly used for a toilet and a washroom and two switches are operated, and a case in which lighting is turned on above and below a staircase. In this case, the load L can be operated for a certain period of time by either of the switches SW 1 and SW 2 , and the load L can be automatically stopped after a certain period of time.
しかしながら、このスイッチSW2の増設に際しては、V
VFケーブル等のケーブル７を用いて配線される場合があ
る。このようなVVFケーブル等のケーブル７は線間容量
が大きいために、次のような問題を生じる。つまり、電
源ACには他の機器等から受ける高周波ノイズ成分等が含
まれているため、この高周波成分が主としてケーブル７
の線間容量を介してトランスＴの１次巻線l1に流れる。
この１次巻線l1に流れる電流を第８図に示す。この１次
巻線l1に流れる電流は微少なものであるが、トランスＴ
の２次出力は周波数に比例して大きくなるので、このよ
うな微少電流であってもコンデンサC1が充電されること
になる。従って、第７図の破線に示すように、スイッチ
SW2を増設すると、負荷Ｌをオンしている時間が長くな
る問題があった。However, during the expansion of the switch SW 2 is, V
It may be wired using a cable 7 such as a VF cable. Since the cable 7 such as the VVF cable has a large line capacity, the following problem occurs. That is, since the power supply AC contains high-frequency noise components and the like received from other devices and the like, these high-frequency components are mainly
Flowing through the primary winding l 1 of the transformer T through the line capacity of.
The current flowing through the primary winding l 1 shown in FIG. 8. Although current flowing through the primary winding l 1 are those of small, transformer T
Since secondary output of increases in proportion to the frequency, so that the capacitor C 1 Even in such a small current is charged. Therefore, as shown by the broken line in FIG.
When you install additional SW 2, there is a problem that the time you are on the load L becomes longer.
また、上述の高周波ノイズがトランジスタQ5のベース
に飛び込むこともある。この場合には、トランジスタQ5
が瞬時的にオンし、コンデンサC1の充電電荷を放電す
る。そして、このようなノイズが連続的にトランジスタ
Q5のベースに印加された場合には、第９図の破線に示す
ように負荷Ｌをオンする期間が短くなる問題もあった。Also, sometimes the aforementioned high-frequency noise jumps into the base of the transistor Q 5. In this case, transistor Q 5
There momentarily turned on to discharge the charged electric charge of the capacitor C 1. And such noise is continuously
When it is applied to the base of Q 5 the period of turning on the load L as shown in dashed line in Fig. 9 there is a problem that shortens.
本願発明は上述の点に鑑みて為されたものであり、そ
の目的とするところは、負荷をオンする期間がノイズに
より長くなったり、短くなったりするのを防止した遅延
スイッチを提供することを目的としたものである。The present invention has been made in view of the above points, and an object of the present invention is to provide a delay switch in which a period during which a load is turned on is prevented from becoming longer or shorter due to noise. It is intended.
［課題を解決するための手段］ 上記目的を達成するために、本願発明では、負荷を動
作させるときに閉成操作されるスイッチと、このスイッ
チが操作されたとき導通して電源を負荷に供給するスイ
ッチング素子と、スイッチが操作された場合に負荷を介
して電源によりスイッチに流れる電流を検出してスイッ
チが操作されたことを検出する検出回路と、CRの時定数
回路で構成されコンデンサの放電時間によりこの検出回
路の出力が生じた時点から一定時間を計時するタイマ回
路と、タイマ回路の出力が生じている間スイッチング素
子を導通状態に保持する導通保持回路と、待機時にタイ
マ回路のコンデンサの両端に接続されたトランジスタを
用いてコンデンサが充電されることを防止する誤動作防
止回路とからなり、上記検出回路に入力電流の高周波成
分を除去する高周波成分除去手段を設けると共に、誤動
作防止回路にトランジスタのベースに飛び込むノイズに
よりトランジスタがオンすることを防止するノイズ除去
手段を設けてある。[Means for Solving the Problems] In order to achieve the above object, according to the present invention, a switch that is operated to close when a load is operated, and a power supply is supplied to the load by conducting when the switch is operated. A switching element, a detection circuit that detects the operation of the switch by detecting a current flowing through the switch through a load when the switch is operated, and a time constant circuit of CR to discharge the capacitor. A timer circuit for measuring a fixed time from the time when the output of the detection circuit is generated by the time, a conduction holding circuit for holding the switching element in a conductive state while the output of the timer circuit is generated, and a capacitor for the timer circuit during standby. A malfunction prevention circuit for preventing a capacitor from being charged using transistors connected to both ends. Provided with a high-frequency component removing means for removing a high frequency component is provided with a noise removal means for preventing the transistor is turned on by the noise in the lockout circuit dive into the base of the transistor.
［作用］ 特定発明は、上述のように検出回路に高周波成分除去
手段を設けることにより、スイッチを増設した場合のケ
ーブルの線間容量を通して電源のノイズによる電流が検
出回路に流れても、高周波成分除去手段でこのノイズを
除去してノイズによる検出出力が生じないようにし、且
つ誤動作防止回路にノイズ除去手段を設けることによ
り、タイマ回路が計時動作中にノイズによりトランジス
タがオンすることがないようにしたものである。[Function] According to the specific invention, the detection circuit is provided with the high-frequency component removing means as described above, so that even if the current due to the noise of the power supply flows to the detection circuit through the line capacitance of the cable when the switch is added, the high-frequency component is removed. By removing this noise by the removing means so as not to generate a detection output due to the noise, and by providing the malfunction preventing circuit with the noise removing means, it is possible to prevent the transistor from being turned on by the noise during the clocking operation of the timer circuit. It was done.
［実施例］ 第１図に本発明の参考例の回路図を示す。この遅延ス
イッチＡは、制御回路２の詳細は後述する検出回路３に
入力電流の高周波成分を除去する高周波成分除去手段を
設けたもので、その他の構成は従来のものと同一のもの
である。FIG. 1 shows a circuit diagram of a reference example of the present invention. The delay switch A is provided with a high-frequency component removing means for removing a high-frequency component of an input current in a detection circuit 3 described later in detail of a control circuit 2, and the other configuration is the same as that of the conventional one.
まず、制御回路２の具体構成及びその動作を説明す
る。制御回路２は、スイッチSW1が操作された場合に負
荷Ｌを介して電源ACによりスイッチSW1に流れる電流を
検出して、スイッチSW1が操作されたことを検出する検
出回路３と、検出回路３の出力が生じた時点から一定時
間を計時するタイマ回路４と、タイマ回路４の出力が生
じている間トライアックQ1を導通状態に保持する導通保
持回路５とで構成してある。検出回路３はトランスＴを
用いて構成し、このトランスＴの１次巻線l1をスイッチ
SW1に直列に接続し、スイッチSW1が押されたとき、電源
AC、負荷Ｌ、スイッチSW1、１次巻線l1の経路で電流が
流れ、この電流により２次巻線l2に誘起される電圧を検
出出力とするものである。タイマ回路４は、CRの時定数
回路で構成してあり、２次巻線l2に誘起された電圧をダ
イオードブリッジDB1で整流した出力でコンデンサC1を
充電するようにしてあり、このコンデンサC1の両端に接
続された可変抵抗VRの設定により決まるコンデンサC1の
放電時間により負荷Ｌの動作を継続させる時間を設定す
るものである。ここで、ダイオードブリッジDB2の整流
出力は抵抗R2とツエナダイオードZDからなる電圧規制回
路で波高値を規制してあり、この電圧規制回路の出力で
逆流阻止用のダイオードD1を介してコンデンサC1を充電
するようにしてある。導通保持回路５は、ダイオードブ
リッジDB2、SCRQ2、トランジスタQ3、FETQ4等を用いて
構成してあり、コンデンサC1の充電電圧が一定電圧以上
である間、トライアックQ1を導通状態に保持する。First, the specific configuration and operation of the control circuit 2 will be described. The control circuit 2 detects the current flowing through the switch SW 1 by the power source AC via the load L when the switch SW 1 is operated, a detection circuit 3 for detecting that the switch SW 1 is operated, the detection a timer circuit 4 for measuring a predetermined time from when the output of the circuit 3 occurs, are constituted by a conductive holding circuit 5 for holding between triac Q 1 the output of the timer circuit 4 is generated in the conductive state. Detection circuit 3 is configured using a transformer T, switch the primary winding l 1 of the transformer T
Connect in series with SW 1 and when switch SW 1 is pressed,
AC, the load L, the current path of the switch SW 1, 1 winding l 1 flows, is for the detection output voltage induced in the secondary winding l 2 by the current. The timer circuit 4 is constituted by a time constant circuit of CR, and charges the capacitor C 1 with an output obtained by rectifying the voltage induced in the secondary winding l 2 by the diode bridge DB 1. it is to set the time to continue the operation of the load L by the discharge time of the capacitor C 1 which is determined by the connected variable resistor VR settings across the C 1. Here, the peak value of the rectified output of the diode bridge DB 2 is regulated by a voltage regulating circuit composed of a resistor R 2 and a zener diode ZD, and the output of the voltage regulating circuit is connected to a capacitor via a diode D 1 for backflow prevention. It is so as to charge the C 1. The continuity holding circuit 5 is configured using diode bridges DB 2 , SCRQ 2 , transistors Q 3 , FET Q 4, etc., and keeps the triac Q 1 conductive while the charging voltage of the capacitor C 1 is equal to or higher than a certain voltage. Hold.
以下、参考例の動作を説明する。まず、スイッチSW1
が操作されず、コンデンサC1が充電されていないとき、
つまりは待機時には、FETQ4にバイアスがかかっている
（ディプレッションモード）。従って、電源AC、負荷
Ｌ、抵抗R9、ダイオードブリッジDB2、抵抗R6、抵抗
R8、FETQ4、ダイオードブリッジDB2の経路で電流が流れ
る。このため、トランジスタQ3のベース電位が引き下げ
られ、トランジスタQ3がオフとなる。よってSCRQ2には
ゲート電流が供給されず、SCRQ2もオフで、トライアッ
クQ1を導通するトリガがかからないようになっている。
ここで、コンデンサC1の両端に接続されたトランジスタ
Q5及びこのトランジスタQ5の導通を制御するトランジス
タQ6は、この待機時にノイズがコンデンサC1に直接に重
畳されて充電されないようにする誤動作防止回路６であ
る。Hereinafter, the operation of the reference example will be described. First, switch SW 1
When but not operated, the capacitor C 1 is not charged,
That is, during standby, FETQ 4 is biased (depression mode). Therefore, the power supply AC, load L, resistor R 9 , diode bridge DB 2 , resistor R 6 ,
Current flows through the path of R 8 , FETQ 4 , and diode bridge DB 2 . Therefore, the base potential of the transistor Q 3 is lowered, the transistor Q 3 is turned off. Therefore SCRQ 2 gate current is not supplied to, SCRQ 2 in off, and is not to apply a trigger to conduct the triac Q 1.
Here, it connected to both ends of the capacitor C 1 transistor
Q 5 and a transistor Q 6 which controls the conduction of the transistor Q 5, the noise during this waiting is malfunction prevention circuit 6 so as not to be charged is superimposed on a capacitor directly C 1.
今、スイッチSW1がオン操作されたとすると、このと
きにトランスＴの２次巻線l2に誘起される電圧によって
コンデンサC1が充電され、FETQ4のゲート・ソース間に
負電圧が印加されるので、この場合にはFETQ4がカット
オフする。但し、このときFETQ4のカットオフの方が誤
動作防止回路６のトランジスタQ5のオンより速くなるよ
うにしてあるので、トランジスタQ1によりコンデンサC1
の充電が阻止されることはない。このようにして、FETQ
4がオフすると、トランジスタQ3にオンとなるバイアス
がかかり、このトランジスタQ3のオンによりSCRQ2にゲ
ート電流が供給され、SCRQ2がオンとなる。従って、SCR
Q2のオンによりダイオードブリッジDB2を介してトライ
アックQ1にトリガがかかり、トライアックQ1がオンとな
る。このため、負荷Ｌに電源ACが供給され、負荷Ｌが動
作する。そして、このトライアックQ1のオン状態はコン
デンサC1の両端電圧がFETQ4をカットオフする電圧以上
である間継続する。Now, when the switch SW 1 is turned on, at this time the capacitor C 1 is charged by the voltage induced in the secondary winding l 2 of the transformer T, a negative voltage is applied between the gate and source of the FETs Q 4 Therefore, in this case, FETQ 4 is cut off. However, since the direction of the cut-off at this time FETs Q 4 is are set to be faster than the ON of the transistor Q 5 of malfunction prevention circuit 6, a capacitor C 1 by the transistor Q 1
Charging is not prevented. In this way, FETQ
4 is turned off, is biased to be turned on the transistor Q 3, this by turning on the transistor Q 3 is the gate current SCRQ 2 is supplied, SCRQ 2 is turned on. Therefore, SCR
On-Q 2 'via the diode bridge DB 2 takes triggered triac Q 1, triac Q 1 is turned on. Therefore, the power supply AC is supplied to the load L, and the load L operates. Then, the on-state triac Q 1 is continued during the voltage across the capacitor C 1 is the voltage or which cuts off the FETs Q 4.
そして、コンデンサC1の両端電圧が可変抵抗VRを介す
る放電により、FETQ4のカットオフ電圧以下に低下する
と、FETQ2に電流が流れ、トランジスタQ3がオフとな
る。従って、SCRQ2もオフとなり、トライアックQ1にト
リガがかからなくなり、負荷Ｌへの電源ACの供給が停止
され、待機状態に戻る。なお、上述のようにFETQ4に電
流が流れると、トランジスタQ5,Q6がオンとなるので、
この際にはコンデンサC1の充電電荷が急速に放電され
る。よって、負荷Ｌの動作を停止する際の切換がスムー
ズに行われる。By discharging the voltage across the capacitor C 1 is via the variable resistor VR, when falls below the cut-off voltage of the FETs Q 4, current flows through the FETs Q 2, transistor Q 3 is turned off. Therefore, the SCRQ 2 is also turned off, the trigger is not applied to the triac Q 1 , the supply of the power AC to the load L is stopped, and the operation returns to the standby state. Incidentally, a current flows through the FETs Q 4 as described above, the transistors Q 5, Q 6 is turned on,
The charges of the capacitor C 1 is discharged rapidly in time. Therefore, switching when the operation of the load L is stopped is performed smoothly.
ところで、参考例では、検出回路３の高周波成分除去
手段をバイパスコンデンサC4で構成してあり、トランス
Ｔの２次巻線l2の両端にバイパスコンデンサC4を接続し
てある。このため、スイッチSW2を増設した際のケーブ
ル７の線間容量によりトランスＴの１次巻線l1に微少電
流が流れても、高周波成分はバイパスコンデンサC4でバ
イパスすることができ、トランスＴからノイズによる検
出出力が生じない。よって、例えばタイマ回路４の限時
動作中のノイズによる検出出力で、タイマ回路４のコン
デンサC1が充電されて、限時時間が長くなることを防止
できる。なお、コンデンサC4はトランスＴの１次巻線l1
側に設けても良い。Incidentally, in the reference example, Yes to constitute a high-frequency component removing means of the detection circuit 3 in the bypass capacitor C 4, is connected a bypass capacitor C 4 to the 2 ends of the winding l 2 of the transformer T. Therefore, even if very small current flows through the primary winding l 1 of the transformer T by the line capacitance of the cable 7 when installing additional switch SW 2, the high frequency components can be bypassed by a bypass capacitor C 4, trans No detection output due to noise is generated from T. Thus, for example, the detection output due to noise in the time limit operation of the timer circuit 4, the capacitor C 1 of the timer circuit 4 is charged, it is possible to prevent the time-limit time becomes longer. The capacitor C 4 is connected to the primary winding l 1 of the transformer T.
It may be provided on the side.
第２図に本願発明の一実施例を示す。本実施例では、
誤動作防止回路６がノイズにより誤動作し、タイマ回路
４の限時時間を短くすることを防止するようにしたもの
で、トランジスタQ5のベースに新たに抵抗R10を接続
し、この抵抗R10とコンデンサC3からなるローパスフィ
ルタでノイズ除去手段を構成したものである。従って、
ノイズがトランジスタQ5のベースに印加されないように
でき、タイマ回路４の限時動作中にトランジスタQ5がノ
イズでオンすることがない。なお、抵抗R10の代わりに
コイルを用いても良い。FIG. 2 shows an embodiment of the present invention. In this embodiment,
Malfunction prevention circuit 6 may malfunction due to noise, but which is adapted to prevent shortening the time limit time of the timer circuit 4, to connect the new resistor R 10 to the base of the transistor Q 5, and the resistor R 10 capacitor it is obtained by constituting the noise removing means in the low-pass filter consisting of C 3. Therefore,
Noise can be so as not to be applied to the base of the transistor Q 5, the transistor Q 5 in the time limit operation of the timer circuit 4 will not be turned on by the noise. It is also possible to use a coil in place of the resistor R 10.
［発明の効果］ 本願発明は上述のように、負荷を動作させるときに閉
成操作されるスイッチと、このスイッチが操作されたと
き導通して電源を負荷に供給するスイッチング素子と、
スイッチが操作された場合に負荷を介して電源によりス
イッチに流れる電流を検出してスイッチが操作されたこ
とを検出する検出回路と、CRの時定数回路で構成されコ
ンデンサの放電時間によりこの検出回路の出力が生じた
時点から一定時間を計時するタイマ回路と、タイマ回路
の出力が生じている間スイッチング素子を導通状態に保
持する導通保持回路と、待機時にタイマ回路のコンデン
サの両端に接続されたトランジスタを用いてコンデンサ
が充電されることを防止する誤動作防止回路とからな
り、上記検出回路に入力電流の高周波成分を除去する高
周波成分除去手段を設けると共に、誤動作防止回路にト
ランジスタのベースに飛び込むノイズによりトランジス
タがオンすることを防止するノイズ除去手段を設けたも
のであり、検出回路に入力電流の高周波成分を除去する
高周波成分除去手段を設けてあるので、スイッチを増設
した場合のケーブルの線間容量を通して電源のノイズに
よる電流が検出回路に流れても、高周波成分除去でこの
ノイズを除去してノイズによる検出出力が生じず、よっ
てタイマ回路の限時時間が長くなることがなく、しかも
誤動作防止回路にトランジスタのベースに飛び込むノイ
ズによりトランジスタがオンすることを防止するノイズ
除去手段を設けてあるので、タイマ回路が計時動作中に
ノイズによりトランジスタがオンすることがなく、よっ
てタイマ回路の限時時間が短くなることがない。[Effects of the Invention] As described above, the present invention provides a switch that is closed when a load is operated, a switching element that conducts when the switch is operated and supplies power to the load,
The switch consists of a detection circuit that detects the operation of the switch by detecting the current flowing to the switch via the power supply through the load when the switch is operated, and a time constant circuit of CR. A timer circuit that measures a fixed time from the time when the output of the timer circuit is generated, a conduction holding circuit that holds the switching element in a conductive state while the output of the timer circuit is generated, and a capacitor connected to both ends of the capacitor of the timer circuit during standby. A malfunction preventing circuit for preventing a capacitor from being charged by using a transistor; a high frequency component removing unit for removing a high frequency component of an input current is provided in the detection circuit; A noise removing means for preventing the transistor from being turned on by the detection circuit. Since the high frequency component removing means for removing the high frequency component of the input current is provided, even if the current due to the power supply noise flows to the detection circuit through the line capacitance of the cable when the switch is added, this noise is removed by the high frequency component removal. By eliminating noise, detection output due to noise does not occur, so that the time limit of the timer circuit does not become longer, and the malfunction prevention circuit is provided with noise removing means for preventing the transistor from turning on due to noise jumping into the base of the transistor. Accordingly, the transistor does not turn on due to noise while the timer circuit is counting, and therefore the time limit of the timer circuit is not shortened.
第１図は参考例の回路図、第２図は本願発明の一実施例
の回路図、第３図は従来の遅延スイッチの結線図、第４
図は遅延回路の具体回路図、第５図は増設スイッチを設
ける場合の結線図、第６図は同上の具体回路図、第７図
は同上の問題点の説明図、第８図（ａ），（ｂ）はノイ
ズによりトランスに流れる電流の説明図、第９図は別の
問題点の説明図である。 ACは電源、Ｌは負荷、SW1,SW2はスイッチ、Q1はトライ
アック、C1はコンデンサ、VRは可変抵抗、Q5はトランジ
スタ、２は制御回路、３は検出回路、４はタイマ回路、
５は導通保持回路、６は誤動作防止回路、７はケーブル
である。1 is a circuit diagram of a reference example, FIG. 2 is a circuit diagram of one embodiment of the present invention, FIG. 3 is a connection diagram of a conventional delay switch, and FIG.
FIG. 5 is a specific circuit diagram of a delay circuit, FIG. 5 is a connection diagram in the case of providing an additional switch, FIG. 6 is a specific circuit diagram of the same, FIG. 7 is an explanatory diagram of the same problem, and FIG. , (B) are illustrations of a current flowing through the transformer due to noise, and FIG. 9 is an illustration of another problem. AC is a power supply, L is a load, SW 1 and SW 2 are switches, Q 1 is a triac, C 1 is a capacitor, VR is a variable resistor, Q 5 is a transistor, 2 is a control circuit, 3 is a detection circuit, 4 is a timer circuit. ,
5 is a continuity holding circuit, 6 is a malfunction prevention circuit, and 7 is a cable.
フロントページの続き (56)参考文献 特開 昭50−62763（ＪＰ，Ａ) 特開 昭50−32548（ＪＰ，Ａ) 特開 昭59−63631（ＪＰ，Ａ) 特開 昭54−73255（ＪＰ，Ａ) 実開 昭59−69532（ＪＰ，Ｕ) 実開 昭61−90324（ＪＰ，Ｕ) 実開 昭56−137403（ＪＰ，Ｕ) 実開 平３−20543（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01H 43/04 Continuation of the front page (56) References JP-A-50-62763 (JP, A) JP-A-50-32548 (JP, A) JP-A-59-63631 (JP, A) JP-A-54-73255 (JP) , A) Fully open sho 59-69532 (JP, U) Fully open sho 61-90324 (JP, U) Fully open sho 56-137403 (JP, U) Fully open flat 3-20543 (JP, U) (58) Field surveyed (Int.Cl. 7 , DB name) H01H 43/04
Claims (1)
イッチと、このスイッチが操作されたとき導通して電源
を負荷に供給するスイッチング素子と、スイッチが操作
された場合に負荷を介して電源によりスイッチに流れる
電流を検出してスイッチが操作されたことを検出する検
出回路と、CRの時定数回路で構成されコンデンサの放電
時間によりこの検出回路の出力が生じた時点から一定時
間を計時するタイマ回路と、タイマ回路の出力が生じて
いる間スイッチング素子を導通状態に保持する導通保持
回路と、待機時にタイマ回路のコンデンサの両端に接続
されたトランジスタを用いてコンデンサが充電されるこ
とを防止する誤動作防止回路とからなり、上記検出回路
に入力電流の高周波成分を除去する高周波成分除去手段
を設けると共に、誤動作防止回路にトランジスタのベー
スに飛び込むノイズによりトランジスタがオンするこを
防止するノイズ除去手段を設けたことを特徴とする遅延
スイッチ。1. A switch which is closed when operating a load, a switching element which conducts when the switch is operated and supplies power to the load, and a switch which is turned on via the load when the switch is operated. It consists of a detection circuit that detects that the switch has been operated by detecting the current flowing through the switch by the power supply, and a time constant circuit of CR, and measures a certain time from the point when the output of this detection circuit occurs due to the discharge time of the capacitor. A timer circuit, a continuity holding circuit that holds the switching element in a conductive state while the output of the timer circuit is generated, and that the capacitor is charged by using the transistors connected to both ends of the capacitor of the timer circuit during standby. And a high frequency component removing means for removing a high frequency component of the input current in the detection circuit. Delay switch, characterized in that the transistors by noise in operation preventing circuit jump to the base of the transistor is provided with noise removal means for preventing on child.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1335425A JP3072110B2 (en) | 1989-12-25 | 1989-12-25 | Delay switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1335425A JP3072110B2 (en) | 1989-12-25 | 1989-12-25 | Delay switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03194823A JPH03194823A (en) | 1991-08-26 |
| JP3072110B2 true JP3072110B2 (en) | 2000-07-31 |
Family
ID=18288418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1335425A Expired - Lifetime JP3072110B2 (en) | 1989-12-25 | 1989-12-25 | Delay switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3072110B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05128951A (en) * | 1991-11-02 | 1993-05-25 | Tadahisa Takai | Time switch using circuit and its using method |
-
1989
- 1989-12-25 JP JP1335425A patent/JP3072110B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03194823A (en) | 1991-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0313827B2 (en) | ||
| US5550463A (en) | Power supply connected in parallel with solid state switch for phase control of average power to a load | |
| JPH0767328A (en) | Power supply device for switching regulator | |
| JP3072110B2 (en) | Delay switch | |
| JPH0464209B2 (en) | ||
| JPS5815478A (en) | Current control device in speed control device of dc motor | |
| JPS6237770B2 (en) | ||
| JPH07231650A (en) | Boosting chopper circuit | |
| JPH0522853A (en) | Rush current avoiding circuit | |
| JP4326654B2 (en) | Electronic switch | |
| JP2000139075A (en) | Switching power supply device | |
| JP3998917B2 (en) | Discharge lamp lighting device | |
| JP3557665B2 (en) | Lighting equipment | |
| JPH0138995Y2 (en) | ||
| JPH11196529A (en) | Power supply | |
| JPH0226235Y2 (en) | ||
| JP3203922B2 (en) | DC power supply | |
| JP2680581B2 (en) | Power supply | |
| KR930003748Y1 (en) | Switching mode power supply | |
| JPH036728B2 (en) | ||
| JPH073833Y2 (en) | Overcurrent protection circuit for switching power supply | |
| JPH0546240Y2 (en) | ||
| JPH0370208A (en) | Zero cross contactless switch | |
| JPS6013483B2 (en) | power control device | |
| JPH0393460A (en) | Two-voltage power unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |