JPH0134556Y2 - - Google Patents

Info

Publication number
JPH0134556Y2
JPH0134556Y2 JP1980155086U JP15508680U JPH0134556Y2 JP H0134556 Y2 JPH0134556 Y2 JP H0134556Y2 JP 1980155086 U JP1980155086 U JP 1980155086U JP 15508680 U JP15508680 U JP 15508680U JP H0134556 Y2 JPH0134556 Y2 JP H0134556Y2
Authority
JP
Japan
Prior art keywords
terminal
resistor
trigger
bidirectional
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980155086U
Other languages
Japanese (ja)
Other versions
JPS5778281U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980155086U priority Critical patent/JPH0134556Y2/ja
Publication of JPS5778281U publication Critical patent/JPS5778281U/ja
Application granted granted Critical
Publication of JPH0134556Y2 publication Critical patent/JPH0134556Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Thyristor Switches And Gates (AREA)

Description

【考案の詳細な説明】 本考案は、双方向3端子サイリスタトリガ回路
に係り、特に交流電力制御を行う場合、零電圧位
相近傍にて双方向3端子サイリスタ(トライアツ
ク)をトリガし、トライアツクが導通したことを
検出してトリガ信号を停止させる機能を有するト
ライアツクトリガ回路に関するものである。
[Detailed description of the invention] The present invention relates to a bidirectional three-terminal thyristor trigger circuit, and in particular, when performing AC power control, the bidirectional three-terminal thyristor (triack) is triggered near the zero voltage phase, and the triax conducts. This invention relates to a triact trigger circuit that has a function of detecting that a trigger signal has been generated and stopping the trigger signal.

従来、この種のトリガ回路は、第1図に示すよ
うに、PNPトランジスタ4,5でトライアツク
2の端子T1と端子T2間の電圧を検出することに
より、正負両方向の零電圧位相の検出と、トライ
アツク2の導通の検出を行ない、NPNトランジ
スタ10により信号を電流増幅し、トリガパルス
を発生させていた。
Conventionally, this type of trigger circuit detects the zero voltage phase in both positive and negative directions by detecting the voltage between terminals T1 and T2 of triac 2 using PNP transistors 4 and 5, as shown in FIG. Then, the conduction of the triax 2 is detected, and the signal is current-amplified by the NPN transistor 10 to generate a trigger pulse.

同図において、PNPトランジスタ5は交流電
源1がライアツクク2の端子T1側が正の場合の
零電圧位相検出を行ないエミツタ接続地増幅動作
している。PNPトランジスタ4は、トライアツ
ク2の端子T2側が正の場合の検出を行ない、交
流電源1を信号源としてエミツタフオロワ動作し
ている。
In the figure, the PNP transistor 5 performs zero voltage phase detection when the AC power supply 1 is on the positive side of the terminal T1 of the transistor 2, and performs an emitter-connected amplification operation. The PNP transistor 4 detects when the terminal T2 side of the triac 2 is positive, and operates as an emitter follower using the AC power supply 1 as a signal source.

この種の回路では、ノイズの発生を小さくする
ため、トリガパルスは零電圧位相になるべく近い
時点で印加するよう定数設計しているが、第1図
の回路では、PNPトランジスタ4がエミツタフ
オロワ動作するため、信号の電流増幅が行なえ
ず、抵抗7を小さくして交流電源1が零電圧位相
に近い時点でのエミツタ電流を大きくすることに
より、トリガパルスの供給を零電圧位相に近づけ
るようにしている。このため、抵抗7には許容損
失の大きいものを使わなければならなかつた。ま
た、トライアツク2の導通後は、トリガ信号を停
止させるため、PNPトランジスタ4,5のオン
電圧を抵抗6と7で分圧し、トライアツク2導通
後はPNPトランジスタ4,5のベース・エミツ
タ間に加える電圧を低くしている。この定数設計
としては、トライアツク2のオン電圧のバラつ
き、PNPトランジスタ4,5のベース・エミツ
タ間電圧のバラつきを考慮し、抵抗6に対する抵
抗7の比率を大きくするため、PNPトランジス
タ4,5の導通は交流電源が零電圧位相からある
程度経過した時点とならざるを得なかつた。さら
に、本回路ではトリガパルスの極性を負とする目
的と検出信号電流を電流増幅するため、NPNト
ランジスタ10が必要であつた。この結果、トラ
イアツク2のトリガモードとしては、やや感度の
鈍いT2 +G-及びT2 -G-モードとなり、大きなトリ
ガ電流が必要であつた。
In this type of circuit, in order to reduce noise generation, the trigger pulse is constant-designed to be applied as close to the zero voltage phase as possible, but in the circuit shown in Figure 1, the PNP transistor 4 operates as an emitter follower. Since current amplification of the signal cannot be performed, the resistor 7 is made small to increase the emitter current when the AC power supply 1 is close to the zero voltage phase, thereby bringing the trigger pulse supply close to the zero voltage phase. For this reason, it was necessary to use a resistor 7 with a large allowable loss. In addition, after the triax 2 conducts, in order to stop the trigger signal, the on-voltage of the PNP transistors 4 and 5 is divided by resistors 6 and 7, and after the triax 2 conducts, it is applied between the base and emitter of the PNP transistors 4 and 5. lowering the voltage. This constant design takes into account variations in the on-voltage of the triac 2 and variations in the base-emitter voltage of the PNP transistors 4 and 5, and in order to increase the ratio of the resistor 7 to the resistor 6, the conduction of the PNP transistors 4 and 5 is This must occur at a certain point when the AC power supply has passed from the zero voltage phase. Furthermore, in this circuit, the NPN transistor 10 is required for the purpose of making the polarity of the trigger pulse negative and for amplifying the detection signal current. As a result, the trigger mode of the triax 2 was the T 2 + G - and T 2 - G - modes, which were somewhat insensitive, and required a large trigger current.

本考案は、零電圧位相検出用のトランジスタを
エミツタ接地で動作させることにより、このトラ
ンジスタが検出及び電流増幅の機能を有し、トラ
イアツクのトリガモードを感度のよいT2 +G+及び
T2 -G-モードとし、かつ零電圧位相及びトライア
ツクの導通信号を端子T2とゲート端子との間か
ら得ることにより、反転増幅用のトランジスタの
省略、高許容損失抵抗の非使用、零電圧位相近傍
でのトリガパルス印加を実現するものである。
In this invention, by operating the zero-voltage phase detection transistor with its emitters grounded, this transistor has detection and current amplification functions, and the trigger mode of the triax can be changed to the sensitive T 2 + G + and
By setting the T 2 - G - mode and obtaining the zero voltage phase and the conduction signal of the triac from between the terminal T 2 and the gate terminal, it is possible to omit the transistor for inverting amplification, do not use a high power dissipation resistor, and reduce the voltage to zero. This realizes trigger pulse application near the phase.

第2図は、本考案の一実施例であり、1は交流
電源、2はトライアツク、3は負荷抵抗、7,1
3,16,17は抵抗、11,18はコンデン
サ、12,19はダイオード、14はNPNトラ
ンジスタ、15はPNPトランジスタである。
FIG. 2 shows an embodiment of the present invention, in which 1 is an AC power supply, 2 is a triax, 3 is a load resistor, 7, 1
3, 16 and 17 are resistors, 11 and 18 are capacitors, 12 and 19 are diodes, 14 is an NPN transistor, and 15 is a PNP transistor.

同図において、電源1が投入されると、コンデ
ンサ11はダイオード12、抵抗13を通してト
ライアツク2のT1端子側を正として充電され、
コンデンサ18は抵抗13ダイオード19を通し
てコンデンサ11と逆極性に充電される。交流電
源1がトライアツク2のT1端子側を正とするサ
イクルの場合、PNPトランジスタ15のベース
電流は交流電源1からトライアツク2のT1端子、
PNPトランジスタ15のエミツタ,ベース、抵
抗7負荷抵抗3を通して流れるため、PNPトラ
ンジスタ15はエミツタ接地電流増幅動作をし
て、トライアツク2のトリガ電流としては、コン
デンサ11から抵抗17を介したPNPトランジ
スタ15のエミツタ電流が与えられる。このトリ
ガモードはT2 -,G-であり、導通の容易なモード
である。トリガ電流の印加によりトライアツク2
が導通すると、端子T2とゲート端子の間の電圧
は、端子T1と端子T2の間のオン電圧より充分低
くなるため、PNPトランジスタ15のベースバ
イアスが与えられなくなり、トリガ電流の供給が
停止する。
In the figure, when the power supply 1 is turned on, the capacitor 11 is charged through the diode 12 and the resistor 13 with the T1 terminal side of the triac 2 being positive.
The capacitor 18 is charged through a resistor 13 and a diode 19 to have a polarity opposite to that of the capacitor 11 . When the AC power supply 1 is in a cycle in which the T1 terminal side of the triac 2 is positive, the base current of the PNP transistor 15 flows from the AC power supply 1 to the T1 terminal of the triac 2,
Since the current flows through the emitter, base, and resistor 7 of the PNP transistor 15 and the load resistor 3, the PNP transistor 15 performs an emitter-grounded current amplification operation, and the trigger current of the triax 2 is generated from the PNP transistor 15 from the capacitor 11 through the resistor 17. Emitter current is given. This trigger mode is T 2 - , G - , which is a mode in which conduction is easy. Triack 2 is activated by applying trigger current.
When conducts, the voltage between the terminal T 2 and the gate terminal becomes sufficiently lower than the on-voltage between the terminal T 1 and the terminal T 2 , so that the base bias of the PNP transistor 15 is no longer applied, and the trigger current is not supplied. Stop.

このトリガ電流停止動作により、コンデンサ1
1の無駄な放電を抑えることができ、省電力設計
となつている。
This trigger current stop operation causes capacitor 1
It is possible to suppress unnecessary discharge of 1, resulting in a power-saving design.

交流電源1がトライアツク2の端子T2を正と
するサイクルの場合は、極性が逆で前述と同様の
動作状態となり、NPNトランジスタ14により
コンデンサ18からトリガ電流が供給される。こ
の場合のトリガモードは、T2 +G+であり、トリガ
の容易なモードである。
When the AC power supply 1 is in a cycle in which the terminal T 2 of the triac 2 is positive, the polarity is reversed and the operation state is the same as described above, and a trigger current is supplied from the capacitor 18 by the NPN transistor 14. The trigger mode in this case is T 2 + G + , which is an easy trigger mode.

第3図は、本考案の実施例に、電気信号により
トリガパルスの供給、停止を制御するためのトラ
ンジスタ22を接続したものである。
FIG. 3 shows an embodiment of the present invention in which a transistor 22 is connected to control the supply and stop of trigger pulses using electrical signals.

同図において、制御端子21に負の信号を与え
た時には、トランジスタ22が双方向性のトラン
ジスタとして導通動作し、PNPトランジスタ1
5及びNPNトランジスタ15及びNPNトランジ
スタ14にベース電流が流れず、トリガパルスは
発生しない。制御端子21に負の信号が与えられ
ていない時は第2図に示す回路と同一のトリガ動
作となる。
In the figure, when a negative signal is applied to the control terminal 21, the transistor 22 conducts as a bidirectional transistor, and the PNP transistor 1
No base current flows through NPN transistor 5, NPN transistor 15, and NPN transistor 14, and no trigger pulse is generated. When no negative signal is applied to the control terminal 21, the trigger operation is the same as that of the circuit shown in FIG.

以上のように、本考案の回路図では零電圧位相
検出用トランジスタをエミツタ接地で動作させる
ことにより、このトランジスタが検出及び電流増
幅の機能を有し、トライアツクが導通の容易な
T2 +G+及びT2 -G-のトリガモードとし、かつ零電
圧位相及びトライアツクの導通の検出を端子T2
とゲート端子との間から得ることにより、増幅用
トランジスタを付加することなく、また高許容損
失抵抗を使用することなく、零電圧位相近傍でト
リガパルスを供給できるという利点がある。
As described above, in the circuit diagram of the present invention, by operating the zero-voltage phase detection transistor with its emitter grounded, this transistor has the detection and current amplification functions, and the triac is easily conductive.
The trigger mode is T 2 + G + and T 2 - G - , and the detection of the zero voltage phase and the conduction of the triax is performed at the terminal T 2.
and the gate terminal, there is an advantage that the trigger pulse can be supplied in the vicinity of the zero voltage phase without adding an amplifying transistor or using a high power dissipation resistor.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のトライアツクトリガ回路を示す
回路図、第2図は本考案の一実施例を示す回路
図、第3図は第2図の回路を電気信号で制御する
回路である。尚図において、 1……交流電源、2……トライアツク、3……
負荷抵抗、4,5,15,22……PNPトラン
ジスタ、6,7,8,9,13,16,17,2
0……抵抗、10,14……NPNトランジスタ、
11,18……コンデンサ、12,19……ダイ
オード、21……制御端子。
FIG. 1 is a circuit diagram showing a conventional triact trigger circuit, FIG. 2 is a circuit diagram showing an embodiment of the present invention, and FIG. 3 is a circuit for controlling the circuit shown in FIG. 2 using electric signals. In the figure, 1... AC power supply, 2... Triack, 3...
Load resistance, 4, 5, 15, 22...PNP transistor, 6, 7, 8, 9, 13, 16, 17, 2
0...Resistor, 10,14...NPN transistor,
11, 18... Capacitor, 12, 19... Diode, 21... Control terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 交流電源の一端にそれぞれの一端が接続された
第1および第2のコンデンサと、前記交流電源の
他端に一端が接続された第1の抵抗と、前記第1
のコンデンサの他端にアノードが接続され前記第
1の抵抗の他端にカソードが接続された第1のダ
イオードと、前記第2のコンデンサの他端にカソ
ードが接続され前記第1の抵抗の前記他端にアノ
ードが接続された第2のダイオードと、前記交流
電源の前記一端に第1の端子が接続され前記交流
電源の前記他端に負荷を介して第2の端子が接続
された双方向3端子サイリスタと、前記双方向3
端子サイリスタのゲートにエミツタが接続され、
前記双方向3端子サイリスタの前記第2の端子に
第2の抵抗を介してベースが接続され、前記第1
のコンデンサの前記他端に第3の抵抗を介してコ
レクタが接続されたPNPトランジスタと、前記
双方向3端子サイリスタのゲートにエミツタが接
続され、前記PNPトランジスタのベースにベー
スが接続され、前記第2のコンデンサの前記他端
に第4の抵抗を介してコレクタが接続された
NPNトランジスタとを備える双方向3端子サイ
リスタトリガ回路。
first and second capacitors each having one end connected to one end of the AC power source; a first resistor having one end connected to the other end of the AC power source; and the first resistor having one end connected to the other end of the AC power source.
a first diode having an anode connected to the other end of the capacitor and a cathode connected to the other end of the first resistor; a second diode having an anode connected to the other end; and a bidirectional diode having a first terminal connected to the one end of the AC power source and a second terminal connected to the other end of the AC power source via a load. 3-terminal thyristor and the bidirectional 3
An emitter is connected to the gate of the terminal thyristor,
A base is connected to the second terminal of the bidirectional three-terminal thyristor via a second resistor, and the base is connected to the second terminal of the bidirectional three-terminal thyristor.
a PNP transistor whose collector is connected to the other end of the capacitor via a third resistor; an emitter is connected to the gate of the bidirectional three-terminal thyristor; a base is connected to the base of the PNP transistor; A collector is connected to the other end of the capacitor No. 2 via a fourth resistor.
A bidirectional three-terminal thyristor trigger circuit comprising an NPN transistor.
JP1980155086U 1980-10-30 1980-10-30 Expired JPH0134556Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980155086U JPH0134556Y2 (en) 1980-10-30 1980-10-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980155086U JPH0134556Y2 (en) 1980-10-30 1980-10-30

Publications (2)

Publication Number Publication Date
JPS5778281U JPS5778281U (en) 1982-05-14
JPH0134556Y2 true JPH0134556Y2 (en) 1989-10-20

Family

ID=29514295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980155086U Expired JPH0134556Y2 (en) 1980-10-30 1980-10-30

Country Status (1)

Country Link
JP (1) JPH0134556Y2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51161054U (en) * 1975-06-14 1976-12-22

Also Published As

Publication number Publication date
JPS5778281U (en) 1982-05-14

Similar Documents

Publication Publication Date Title
JPH0134556Y2 (en)
JPH0242073Y2 (en)
JPS5918873Y2 (en) Drive motor control switching circuit
JPS585435Y2 (en) Inverter touch gate gear bias warmer
JPS59175325A (en) Overcurrent breaking circuit
JPH0326679Y2 (en)
JPS6319848Y2 (en)
JPH0524221Y2 (en)
JPH0124973Y2 (en)
JPH0350864Y2 (en)
JPH021608Y2 (en)
JPH073828Y2 (en) On-gate circuit
JPS61123683U (en)
JPH0360839U (en)
JPH0810825B2 (en) High frequency oscillation type proximity switch
JPH03127444U (en)
JPH03101133U (en)
JPS60152288A (en) Current control circuit for motor
JPS5963696U (en) Motor drive circuit
JPS5980810U (en) Transistor stabilized DC power supply
JPH02110996U (en)
JPS587233U (en) Power supply circuit for motor and solenoid
JPS58152034U (en) detection switch circuit
JPS6318413B2 (en)
JPS591236U (en) High voltage pulse generation circuit