JPH01318262A - 集積回路及びその特性評価方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 特性評価を可能にするための構造が付加された集積回路
及びその特性評価方法に関し、集積回路内の各領域にお
ける動作速度特性とそのばらつき、更に製造ばらつき等
の集積回路の特性評価を容易に行うことを目的とし、 集積回路は、その内部を動作速度特性が均一と想定され
る複数の領域に区分し、各領域内に、その領域における
動作速度特性を指示する動作速度情報を発生する評価情
報発生回路を集積回路の内部回路とは独立に設けるよう
に構成する。

集積回路の特性評価方法は、前記集積回路の各評価情報
発生回路の発生した動作速度評価情報に基づいて、各領
域における動作速度特性を求め、各領域における動作速
度特性に基づいて、集積回路内の動作速度特性のばらつ
き及び製造ばらつきを含む集積回路の特性評価を行うよ
うに構成する。

〔産業上の利用分野〕

本発明は、ＬＳＩ等の集積回路、特にその内部に集積回
路の特性評価を可能にするための構造が付加された集積
回路及びその特性評価方法に関する。

〔従来の技術］ ＬＳＩ等の集積回路は、製造時のシリコンウェー八特性
のばらつき、マスクパターンの線幅のばらつき等により
、製造された各集積回路の特性にばらつきが生じ、また
、同じ集積回路内においても場所によってその特性にば
らつきが生じる。

このため、製造された集積回路については、各種の性能
試験が行われる。その−環として、各内部回路の特性が
規定の特性になっているか、各内部回路の特性のばらつ
きや製造ばらつきが規定範囲内に入っているか等の特性
評価が行われる。

集積回路の各内部回路について行われる重要な特性評価
の一つに回路が所定範囲の速度で動作しているかを調べ
る動作速度特性評価がある。

二の動作速度特性評価を行う場合、集積回路の内部回路
の総てについて評価を行おうとすると、総てのパスを活
性化して各パスの遅延量を検出して評価することが必要
である。しかしながら、集積回路の内部回路及びパスの
数及び動作態様の数は膨大である。このため、集積回路
内の総てのパスを活性化しようとすると、膨大な量のテ
ストパターンを必要とするとともに、特性評価に多大の
時間を必要とするので、その実施は実際上困難である。

そこで、従来はテストパターンの数を制限し、集積回路
の内部回路及びパスの一部について特性を見ることによ
り、その集積回路全体の特性の評価を行うようにしてい
た。

〔発明が解決しようとする課題〕

集積回路における従来の特性評価方式は、前述のように
、集積回路の内部の一部についての特性を見ることによ
り集積回路全体の評価を行っていた。

二のため、集積回路内の各領域における特性のばらつき
や製造ばらつきが見えず、集積回路の単体試験について
パスしても、その特性のばらつきのためにシステム試験
で誤動作をする場合が生じるという問題があった。

本発明は、集積回路内の各領域における動作速度特性及
びそのばらつき、更に製造ばらつき等の集積回路の特性
評価が容易に行えるように構造を付加した集積回路及び
その特性評価方法を提供することを目的とする。

〔課題を解決するための手段〕

前述の課題を解決するために、本発明の集積回路の採用
した手段を第１図を参照して説明する。

第１図は、本発明の集積回路の基本構成を示したもので
ある。

第１図において、１０は、集積回路である。１１１〜１
１ｎは集積回路１０を区分して形成された領域で、各領
域内ではその動作速度が均一と想定される。

各領域１１＋〜１１ｆｉの形状及び個数は、例えば、半
導体ウェーハやマスクの製造特性のばらつき、評価精度
、集積回路の有効利用、設計上の要請等を考慮して適宜
選定される。

１２、〜１２ｎは評価情報発生回路で、領域１１１〜１
１７内に集積回路の内部回路とは独立に設けられ、対応
する領域における動作速度特性を　、指示する動作速度
評価情報を発生する。

動作速度評価回路として、例えば、リングオッシレータ
等の発振回路が用いられる。

次に、本発明の集積回路の特性評価方法が採用した手段
を、第１図を参照して説明する。

集積回路の特性評価方法は、前述の本発明に係る集積回
路の特性評価方式であって、（Ａ）各評価情報発生回路
１２．〜１２７の発生した動作速度評価情報に基づいて
、各領域１２〜１２７における動作速度特性を求め、（
Ｂ）各領域１２〜１２７における動作速度特性に基づい
て、集積回路１０内の動作速度特性のばらつき及び製造
ばらつきを含む集積回路１０の特性評価を行うように構
成される。

〔作　用〕

本発明の集積回路の作用は集積回路の特性評価方法の作
用から明らかとなるので、以下、集積回路の特性評価方
法の作用を中心に説明する。

■　集積回路１０内を、その内部では動作速度特性が均
一と想定される複数の領域１１．〜１１７に区分する。

■　各領域１１．〜１１ゎ内に、その領域における動作
速度特性を指示する動作速度評価情報を発生する評価情
報発生回路１２．〜１２７を、集積回路１０の内部回路
とは独立に設ける。

■　これら各評価情報発生回路１２．〜１２７の発生し
た動作速度評価情報に基づいて、各領域１２、〜１２１
における動作速度特性を求める。

例えば、評価情報発生回路１２．〜１２１としてリング
オッシレータを用いた場合、リングオッシレータの発振
出力が動作速度評価情報として出力される。リングオッ
シレータの発振周期とその領域の動作速度とは対応関係
があるので、発振周期を測定することにより、その領域
の動作速度特性を検出することができる。

このようにして求められた動作速度特性は、その領域内
における集積回路の内部回路の動作速度特性（例えばパ
ス遅延特性）を表すものである。

■　更に、各領域１２１〜１２７の動作速度特性に基づ
いて、集積回路１０内の各部の動作速度特性のばらつき
及び製造ばらつき等の特性を評価する。

以上のように、集積回路１０を複数領域１１゜〜１１１
に区分し、各領域に評価情報発生回路１２１〜１２．を
付加する簡単な構成で、集積回路の使用効率を低下させ
ることなく特性評価を容易に行うことが可能な集積回路
１０を構成することができる。

また、この集積回路１０を用いることにより、従来方式
のような多くのテストパターンを必要とすることな（、
その評価情報発生回路１２＋〜１２７の発生する各動作
速度評価情報に基づいて、集積回路１０内の各領域１．
１１〜１１．ｌにおける動作速度特性及びそのばらつき
、更に集積回路の製造ばらつき等の集積回路の特性評価
を容易に行うことができる。これにより、単体試験にパ
スした集積回路１０がシステム試験に−おいて誤動作を
生じることが無くなり、単体試験の信頬性を向上させる
ことができる。

更に、集積回路１０及びその特性評価方法における評価
情報発生回路としてリングオッシレータを用いることに
より、簡単な構造を付加するだけで、本来の集積回路と
しての使用効率を低下させることなく、精度の良い動作
速度評価情報を発生することができる。

〔実施例〕

本発明の集積回路及びその特性評価方法の実施例を、第
２図及び第３図を参照して説明する。第２図は各発明に
おける集積回路の一実施例の構成を示し、第３図は同集
積回路の実施例に用いられるリングオンジレータの構成
を示したものである。

集積回路の特性評価方法の実施例は、集積回路の発明の
動作説明の中で合せて説明する。

（Ａ）集積回路の実施例の構成 第２図において、集積回路１０．領域１１．〜１１９、
評価情報発生回路１２．〜１２．については、第１図で
説明したとおりである。この実施例では、半導体ウェー
ハやマスクの製造特性のばらつき、評価精度、集積回路
の有効利用等を考慮して、集積回路１０を図示したよう
に９個の領域１１１”’１１９に等分し、各領域１１．
〜１１゜にそれぞれ評価情報発生回路１２．〜１２．を
設けるように構成される。

１３はマルチプレクサ（ＭＰＸ）で、各評価情報発生回
路１２．〜１２９からの動作速度評価情報を受け、その
中の１つを順番に選択して出力する。１４は、ＭＰＸ１
３の選択した評価情報が出力される出力ピンである。

１５は入力ピンで、各評価情報発生回路１２゜〜１２．
の動作を制御する動作制御信号ＰＣが入力される。

なお、集積回路１０には、集積回路を構成する多数の回
路群及び各種の入出力ピンが設けられるが、実施例の構
成及び動作の説明に直接関連しないので、図示が省略さ
れている。

評価情報発生回路１２１〜１２．として各種の回路が用
いられるが、この実施例ではリングオンジレータが用い
られる。

第３図は、この実施例に用いられるリングオンジレータ
１２の一例を示したものである。なお、リングオンジレ
ータには評価情報発生回路と同じ符号「１２」を用い、
また、各領域のリングオンジレータの構成は共通である
のでサフィックス「Ｉ〜９」は省略し、特に区別する必
要があるときにリングオンジレータ１２１〜１２．で示
すことにする。

リングオンジレータ１２は、ＮＡＮＤゲート１２１と偶
数（２ｍ）段のインバータ１２２．〜１２２□、の直列
回路で構成される。ＮＡＮＤゲート１２１の入力端には
、最終のインバータ１２２１の出力と動作制御信号ＴＣ
が入力される。インバータ１２２１〜１２２□、の段数
は、リングオンジレータ１２の発振周期の測定着炭やリ
ングオンジレータ１２のスペース等を考慮して選定され
る。

動作制御信号ＰＣがオフのときは、リングオンジレータ
１２は発振動作を行わず、動作制御信号ＴＣがオンにな
ると、リングオンジレータ１２の内部の動作速度特性に
対応する周期ＴＲで発振する（発振動作の詳細は、次の
動作説明の項で説明する）。このようなリングオンジレ
ータを用いることにより、本来の集積回路としての使用
効率を低下させることなく、精度の良い動作速度評価情
報を発生させることができる。

（Ｂ）集積回路の実施例の動作：集積回路の特性評価方
法の実施例の動作 本発明の集積回路の実施例の動作、すなわち、本発明の
集積回路の特性評価方法の実施例の動作を、評価情報発
生回路１２．−１２．がリングオンジレータ１２＋〜１
２７である場合を例にとって説明する。

集積回路１０に本来の集積回路としての動作を行わせる
場合は、入力ピン１５に供給する動作制御信号ＰＣが、
図示しないシステム制御部によりオフに設定される。

動作制御信号ＰＣがオフに設定されると、各リングオン
ジレータ１２．〜１２．は、そのＮＡＮＤゲート１２１
が閉状態となるので、発振動作を行わない。

一方、集積回路１０は、図示しない各種入力ピンより、
集積回路動作に必要なりロックやデータ等の各種制御信
号やデータが入力されて、本来の集積回路としての動作
を行い、図示しない出力ピンより動作結果を出力する。

また、動作速度特性以外の、直流特性試験、論理機能試
験等の各種試験が行われる。

これらの動作及び試験は従来と同様であるので、それら
について説明は省略する。

次に集積回路１０の動作速度特性等の特性評価を行う場
合は、入力ピン１５に供給する動作制御信号ＰＣがオン
に設定される。

動作制御信号ＰＣがオンに設定されると、各リングオッ
シレータ１２．〜１２７はそ、そのＮＡＮＤゲート１２
１が開状態となるので、発振動作が開始される。

いま、リングオッシレータ１２を構成する各インバータ
１２２．〜１２２ｚ−の動作速度をその遅延時間で表し
、Ｄ、〜Ｄｔｍとし、ＮＡＮＤゲート１２１の遅延時間
をＤ、とすると、リングオッシレータ１２の発振周期Ｔ
Ｒは、次の式で表される。

Ｔｌｌ　＝Ｄ、ｌ＋　（Ｄ＋　＋Ｄｔ＋・・・・・・・
・・・・・＋Ｄ１）例えば、Ｄ　＋　＝　Ｄｚ　＝−＝
　Ｄ、１Ｓ＝＝　Ｄｌ＋　＝　１　ｎ５ｅｃとすると、
リングオッシレータ１２は、５１ｎｓｅｃの周期で発振
する。

ＭＰＸ１３は、各リングオッシレータ１２ｔ〜１２７か
らの動作速度評価情報すなわち発振信号を受け、それら
を順番に選択して図示しない特性評価部に入力する。

特性評価部は、入力された各リングオッシレータ１２１
〜１２７の発振信号から、その発振周期（Ｔ□〜Ｔ□で
示す）を検出する。

各リングオッシレータ１２．〜１２１１の発振周期Ｔ□
〜Ｔ□は、対応する各領域１１１〜１１ゎにおける動作
遅延特性を間接的に表しているので、これら発振周期Ｔ
□〜ＴＩＩｆｉより各領域１１．〜１１７の動作速度特
性を検出することができる。この動作速度特性は、各領
域１１１〜１１．内にある集積回路１０の内部回路の動
作速度特性（例えばパス遅延特性）を間接的に表すもの
である。

また、各領域１２＋〜１２７の動作速度特性を比較する
ことにより、集積回路１０内の各領域１１１〜１１．の
動作速度特性のばらつき及び集積回路１０の製造ばらつ
きを検出することができる。

これらのばらつきが予め決められた範囲を越えるときは
、その集積回路１０は動作不良と判定される。

以上、集積回路１０を９等分し、評価情報発生回路１２
ｔ〜１２イをリングオッシレータで構成した場合の実施
例について説明したが、各発明の実施例は、この実施例
の構成に限定されるものではない。集積回路１０は任意
の形状の領域及び任意の個数で領域分割を行うことがで
きる。

また評価情報発生回路１２１〜１２７は、その周期が動
作速度評価情報を与える各種の発振回路を用いることが
できる。更に、発振回路の代りに、その入出力信号間の
遅延時間が動作速度情報を与える各種の論理回路を用い
ることができる。この場合は、動作制御信号として、論
理回路を動作状態にする信号と、論理回路の遅延時間を
測定するための入力信号が必要である。入力信号と論理
回路の出力信号の時間差からその論理回路の遅延時間す
なわち、対応する領域の動作速度を検出することができ
る。

〔発明の効果〕

（１）以上説明したように、本発明の集積回路によれば
、集積回路を複数領域に区分し、各領域に評価情報発生
回路を付加する簡単な構成で、集積回路の使用効率を低
下させることなく特性評価を容易に行うことが可能な集
積回路を構成することができる。

（２）本発明の集積回路の特性評価方法によれば、前述
の集積回路を用いることにより、従来方式のようなテス
トパターンを必要とせず、その評価情報発生回路の発生
する各動作速度評価情報に基づいて、集積回路内の各領
域における動作速度特性及びそのばらつき、更に集積回
路の製造ばらつき等の集積回路の特性評価を容易に行う
ことができる。これにより、集積回路の単体試験の信顛
性を向上させることができる。

（３）集積回路及びその特性評価方法における評価情報
発生回路としてリングオッシレータを用いることにより
、簡単な構造を付加するだけで、本来の集積回路として
の使用効率を低下させることなく、精度の良い動作速度
評価情報を発生させることができる。

【図面の簡単な説明】

第１図は各発明における集積回路の基本構成の説明図、 第２図は各発明における集積回路の一実施例の構成の説
明図、 第３図は同集積回路の実施例に用いられるリングオッシ
レータの構成の説明図である。 第１図〜第３図において、 １０・・・集積回路、１１．〜１１．・・・領域、１２
１〜１２７・・・評価情報発生回路又はリングオッシレ
ータ回路、１３・・・マルチプレクサ（ＭＰＸ）、１４
・・・出力ピン、１５・・・入力ピン。 特許出願人　　　　富士通株式会社

Claims (1)

1. 【特許請求の範囲】 １、特性評価を可能にするための構造を付加された集積
   回路（１０）であって、 （Ａ）その内部では動作速度特性が均一と想定される複
   数の領域（１１＿１〜１１＿ｎ）に集積回路（１０）内
   を区分し、 （Ｂ）各領域（１１＿１〜１１＿ｎ）内に、その領域に
   おける動作速度特性を指示する動作速度評価情報を発生
   する評価情報発生回路（１２＿１〜１２＿ｎ）を、集積
   回路１０の内部回路とは独立に設けたこと、 を特徴とする集積回路。 ２、評価情報発生回路（１２＿１〜１２＿ｎ）がリング
   オッシレータであることを特徴とする請求項１記載の集
   積回路。 ３、集積回路（１０）を、動作速度特性が均一と想定さ
   れる複数の領域（１１＿１〜１１＿ｎ）に区分し、各領
   域（１１＿１〜１１＿ｎ）内に、その領域における動作
   速度特性を指示する動作速度評価情報を発生する評価情
   報発生回路（１２＿１〜１２＿ｎ）を設けた集積回路（
   １０）の特性評価方法であって、 （Ａ）各評価情報発生回路（１２＿１〜１２＿ｎ）の発
   生した動作速度評価情報に基づいて、各領域（１２＿１
   〜１２＿ｎ）における動作速度特性を求め、 （Ｂ）各領域（１２＿１〜１２＿ｎ）における動作速度
   特性に基づいて、集積回路（１０）内の動作速度特性の
   ばらつき及び製造ばらつきを含む集積回路（１０）の特
   性評価を行う、 ことを特徴とする集積回路の特性評価方法。 ４、評価情報発生回路（１２＿１〜１２＿ｎ）がリング
   オッシレータであり、その発振出力を動作速度評価情報
   とし、リングオッシレータの発振周期より各領域（１１
   ＿１〜１１＿ｎ）における動作速度特性を求めるように
   したことを特徴とする請求項３記載の集積回路の特性評
   価方法。