JPH01314343A - Test program evaluation system - Google Patents
Test program evaluation systemInfo
- Publication number
- JPH01314343A JPH01314343A JP63147225A JP14722588A JPH01314343A JP H01314343 A JPH01314343 A JP H01314343A JP 63147225 A JP63147225 A JP 63147225A JP 14722588 A JP14722588 A JP 14722588A JP H01314343 A JPH01314343 A JP H01314343A
- Authority
- JP
- Japan
- Prior art keywords
- function
- simulation
- test program
- instruction
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 claims abstract description 32
- 238000012360 testing method Methods 0.000 claims description 13
- 238000011156 evaluation Methods 0.000 claims description 9
- 230000010365 information processing Effects 0.000 claims 1
- 230000006870 function Effects 0.000 abstract description 26
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機の試験プログラムの評価方式に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an evaluation method for test programs for electronic computers.
電子計算機の開発に当たってはこの設計評価の目的から
、又、業務運用中の電子計算機ではこれを保守する目的
から、試験プログラムを開発して使用するのが一般的で
ある。When developing electronic computers, it is common to develop and use test programs for the purpose of design evaluation, and for the purpose of maintaining computers in use for business purposes.
開発した試験プログラムは、種々の評価項目による評価
を通過して最終的な試験プログラムとして完成するが、
この評価の一環として、試験プログラムが試験対象とす
る全ての機能を試験している事の確認の評価がある。従
来、この種の試験対象装置の仕様書と試験プログラム仕
様書とを見比べて人間が判断するという、人手の作業に
頼っていた。The developed test program passes evaluation using various evaluation items and is completed as a final test program.
As part of this evaluation, there is an evaluation to confirm that the test program tests all the functions targeted for testing. Conventionally, this type of testing has relied on manual labor, in which a person compares the specifications of the device to be tested with the test program specifications and makes a decision.
しかし、上述した従来の人手による確認は多大な労力を
必要とするでけでなく、評価漏れが発生し易いという欠
点がある。However, the above-mentioned conventional manual confirmation not only requires a great deal of effort, but also has the disadvantage that evaluation omissions are likely to occur.
本発明の試験プログラム評価方式では、試験対象装置の
動作をシミュレーションするシミュレーション手段と、
前記シミュレーション手段を構成する各々の機能につい
てその機能が使用されたか否かを記憶する実行履歴記憶
手段と、前記実行履歴記憶手段の内容を表示する手段と
を有している。The test program evaluation method of the present invention includes a simulation means for simulating the operation of the device under test;
The simulation means includes an execution history storage means for storing whether or not each function constituting the simulation means has been used, and means for displaying the contents of the execution history storage means.
次に、本発明について、図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例である装置シミュレーション
であり、試験対象装置の動作を実現する各々の機能をシ
ミュレーションする機能シミュレーション部1と、試験
プログラムが実行する命令毎にその命令がどの機能をど
んな順に実行する事で実現されるかを記憶している命令
・機能変更テーブル2と、各命令毎に前記シミュレーシ
ョン部1のの機能が使用されたかを記憶する実行履歴記
憶部3と、本装置シミュレーションのシミュレーション
動作を制御するシミュレーション制御部4と、試験対象
装置の試験プログラムを格納する試験プログラム記憶部
5と、オペレータとのインタフェースを取る制御コンソ
ール6から構成される。FIG. 1 shows a device simulation that is an embodiment of the present invention, and includes a function simulation section 1 that simulates each function that realizes the operation of the test target device, and a function simulation section 1 that simulates each function that realizes the operation of the test target device, and an instruction/function change table 2 that stores the order in which the functions are executed, an execution history storage section 3 that stores whether the functions of the simulation section 1 are used for each instruction; It is composed of a simulation control section 4 that controls the simulation operation of the device simulation, a test program storage section 5 that stores the test program for the device under test, and a control console 6 that provides an interface with the operator.
次に、この装置シミュレータの動作を説明する。Next, the operation of this device simulator will be explained.
先ず、オペレータは制御コンソール6を介して、シミュ
レーション制御部4に実行履歴記憶部3の記憶を消去す
るように指示する。そして、シミュレーション制御部4
は実行履歴記憶部3の記憶を消去する。続いて、オペレ
ータは制御コンソール6を介して、シミュレーション制
御部4に試験の開始を指示する。First, the operator instructs the simulation control section 4 to erase the memory of the execution history storage section 3 via the control console 6. Then, the simulation control section 4
erases the memory in the execution history storage section 3. Subsequently, the operator instructs the simulation control section 4 to start the test via the control console 6.
試験開始を指示されたシミュレーション制御部4は、試
験プログラム記憶部5から命令語を取り出し、命令・機
能変換テーブル2を参照して、その命令を実現する各機
能をどの順に実行するかを決定する。次に、シミュレー
ション制御部4は先に決定した機能の実行順に従い、機
能シミュレーション部1にシミュレーションの実行を指
示する。更に、シミュレーション制御部4は各々の機能
シミュレーションが完了する毎に、どの命令でどの機能
が使用されていたがを実行履歴記憶部3に登録する。The simulation control unit 4, which has been instructed to start the test, retrieves the instruction word from the test program storage unit 5, refers to the instruction/function conversion table 2, and determines in what order each function to realize the instruction should be executed. . Next, the simulation control unit 4 instructs the function simulation unit 1 to execute the simulation according to the previously determined function execution order. Further, the simulation control unit 4 registers which command used which function in the execution history storage unit 3 each time each function simulation is completed.
こうして、順次命令を実行して試験プログラムの実行が
終了した後、オペレータは制御コンソール6を介して、
シミュレーション制御部4に実行履歴記憶部3の記憶内
容を出力するように指示する。シミュレーション制御部
4は、実行履歴記憶部3の記憶内容を読出し、各命令毎
にどの機能が使用されたかを制御コンソール6に表示す
る。After completing the test program by sequentially executing the commands, the operator can use the control console 6 to
The simulation control unit 4 is instructed to output the contents stored in the execution history storage unit 3. The simulation control unit 4 reads out the contents of the execution history storage unit 3 and displays on the control console 6 which function is used for each command.
以上説明したように本発明は、装置シミュレーション上
で試験プログラムを実行することにより、どの命令のど
んな機能が使用されたか、逆に、どの命令のどんな機能
が使用されていないかが、簡単に、しかも正確に判別出
来、従って、試験プログラムをどのように強化すべきか
用意に判断出来るという効果がある。更に、強化した試
験プログラムを再度評価する時も、手軽に実行出来ると
いう効果もある。As explained above, by executing a test program on a device simulation, the present invention can easily and easily determine which functions of which instructions are used and, conversely, which functions of which instructions are not used. This has the effect of making it possible to make accurate determinations and therefore making it easy to judge how to strengthen the test program. Furthermore, it also has the effect of making it easy to re-evaluate a strengthened test program.
第1図は本発明の一実施例である装置シミュレータを示
す構成図である。
1・・・・・・機能シミュレーション、2・・・・・・
命令・機能変換テーブル、3・・・・・・実行履歴記憶
部、4・・・・・・シミュレーション制御部、5・・・
・・・試験プログラム記憶部、6・・・・・・制御コン
ソール。FIG. 1 is a configuration diagram showing a device simulator that is an embodiment of the present invention. 1...Functional simulation, 2...
Instruction/function conversion table, 3... Execution history storage unit, 4... Simulation control unit, 5...
. . . Test program storage unit, 6 . . . Control console.
Claims (1)
ムの評価方式において、前記試験対象装置の動作をシミ
ュレーションするシミュレーション手段と、前記シミュ
レーション手段を構成する各々の機能についてその機能
が使用されたか否かを記録する実行履歴記憶手段と、前
記実行履歴記憶手段の内容を表示する手段とを含んで構
成される事を特徴とする試験プログラム評価方式。In an evaluation method for a test program that tests a test evaluation device for an information processing device, a simulation means for simulating the operation of the test target device and each function constituting the simulation means is used to determine whether the function is used or not. A test program evaluation method comprising: an execution history storage means for recording; and means for displaying the contents of the execution history storage means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63147225A JPH01314343A (en) | 1988-06-14 | 1988-06-14 | Test program evaluation system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63147225A JPH01314343A (en) | 1988-06-14 | 1988-06-14 | Test program evaluation system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01314343A true JPH01314343A (en) | 1989-12-19 |
Family
ID=15425402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63147225A Pending JPH01314343A (en) | 1988-06-14 | 1988-06-14 | Test program evaluation system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01314343A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02230434A (en) * | 1989-03-03 | 1990-09-12 | Fujitsu Ltd | Inspecting method for performance of test program |
-
1988
- 1988-06-14 JP JP63147225A patent/JPH01314343A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02230434A (en) * | 1989-03-03 | 1990-09-12 | Fujitsu Ltd | Inspecting method for performance of test program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7895575B2 (en) | Apparatus and method for generating test driver | |
JP2009002950A (en) | Testing device for testing at least one electronic control system and method for operating testing device | |
JP2006323706A (en) | Semiconductor-testing program debug device | |
US5253158A (en) | Apparatus for supporting the development of sequence software to be used in automated equipments, and method thereof | |
JPH01314343A (en) | Test program evaluation system | |
Patidar et al. | Survey on manual and automation testing strategies and tools for software application | |
CN111667385A (en) | Experiment design method for on-line open experiment teaching | |
JPH01297738A (en) | Computer testing device | |
JPH09259006A (en) | Program evaluation system | |
JPH07219980A (en) | Test execution system | |
JP2000276224A (en) | Method and device for inspecting control program and automatically generating inspection program therefor | |
Lovegrove | A microprocessor trainer simulator | |
JPH06259246A (en) | Method and device for verifying program | |
JPH03266142A (en) | Software simulator | |
JPH0567164A (en) | Logic simulation system | |
JP2563584B2 (en) | Logic circuit function verification method | |
KR100700455B1 (en) | Apparatus for developing program of microwave oven | |
CN117670608A (en) | Processing method and system for equipment maintenance training task | |
JPS63247842A (en) | Evaluation system for test program | |
Braid et al. | An integrated test approach for avionics system development | |
JPH0830482A (en) | Logic simulation analyzing device | |
JPH05100906A (en) | On-line program test support device | |
JPS63259739A (en) | Automatic program inspection system | |
JPS63157244A (en) | Debugging system for test program of peripheral device | |
JPH01255940A (en) | On-line system software testing system |