JPH01310391A - Circuit for crt display - Google Patents

Circuit for crt display

Info

Publication number
JPH01310391A
JPH01310391A JP14216888A JP14216888A JPH01310391A JP H01310391 A JPH01310391 A JP H01310391A JP 14216888 A JP14216888 A JP 14216888A JP 14216888 A JP14216888 A JP 14216888A JP H01310391 A JPH01310391 A JP H01310391A
Authority
JP
Japan
Prior art keywords
display
display data
data memory
memory
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14216888A
Other languages
Japanese (ja)
Inventor
Tetsuya Kimura
哲也 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14216888A priority Critical patent/JPH01310391A/en
Publication of JPH01310391A publication Critical patent/JPH01310391A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To minimize an increase in the capacity by storing only encoded data on a RAM in word units and storing the kinds and order of characters in the character string of a word on a ROM. CONSTITUTION:A 1st display data memory 13 is a RAM which stores the kinds of frequently used words in the form of binary codes. The codes are used to address a 2nd display data memory 14. The memory 14 is a ROM and outputs the kinds and order of characters in the character string of the word in the form of the binary codes. Those are used to address a 3rd display data memory 15. The memory 15 is also a ROM and stores the shapes of the characters. Its output is inputted to a shift register 16 for conversion to time-series CRT display data and further binary data is displayed on a screen through a CRT display output circuit 17 which converts the binary data into a display signal. The increase in the capacity of the RAM at the time of displaying many characters is minimized.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、CRT画面上に数字2文字等のキャラクタを
表示させるためのCRT表示用回路に関するものである
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a CRT display circuit for displaying characters such as two numbers on a CRT screen.

従来の技術 従来、CRT画面上にキャラクタを表示させるCRT表
示用回路は、第3図のブロック図に示すように、表示す
る位置に対応するキャラクタの種類と画面制御データを
記憶する第1の表示用データ・メモリ1と、同第1の表
示用データ・メモリ1の出力によってアドレスされるキ
ャラクタの形状(フォント)を記憶する第2の表示用デ
ータ・メモリ2と、同第2のデータ・メモリ2の出力デ
二夕をCRT表示用データに変換するためのシフト・レ
ジスタ3と、シフト・レジスタからのデータをCRTに
表示するためのCRT表示用出力回路および水平同期信
号6.垂直同期信号7およびドツト・クロック信号8に
より、第1の表示用データ・メモリ1.第2の表示用デ
ータ・メモリ2、シフト・レジスタ3およびCRT表示
用出力回路4に与えるタイミング信号を発生させる制御
回路9によって構成されている。
2. Description of the Related Art Conventionally, a CRT display circuit for displaying characters on a CRT screen has a first display circuit that stores the type of character and screen control data corresponding to the display position, as shown in the block diagram of FIG. a second display data memory 2 that stores the shape (font) of a character addressed by the output of the first display data memory 1; a shift register 3 for converting the output data of 2 into CRT display data; a CRT display output circuit and horizontal synchronizing signal 6 for displaying the data from the shift register on the CRT; The vertical synchronization signal 7 and the dot clock signal 8 cause the first display data memory 1. It is comprised of a second display data memory 2, a shift register 3, and a control circuit 9 that generates a timing signal to be applied to a CRT display output circuit 4.

発明が解決しようとする課題 しかし、この構成によると第4図に示すように、文字の
種類を記憶する第1の表示用データ・メモリ1を表示画
面10の上のキャラクタ11の表示位置と一対一対応さ
せているため表示用データ・メモリ・アドレス12は1
フイ一ルド画面上に表示可能なキャラクタ11の数と同
数必要で1フイ一ルド画面上に表示可能なキャラクタ数
が多い場合、第1の表示用データ・メモリ1としてきわ
めて大容量のメモリが必要であった。特に第1の表示用
データ・メモリ1としては表示内容を書き替える必要か
らランダム・アクセス・メモリ(以下RAMと称す)が
多用されるが、RAMはその構成上読みだし専用メモリ
(以下ROMと称す)と比較して1ビツトあたりの面積
が数倍ときわめて大きいために、表示画面10の上に表
示可能なキャラクタ数の増大に伴い、CRT表示用回路
を集積化した場合、チップ・サイズが増加するという問
題があった。
Problems to be Solved by the Invention However, according to this configuration, as shown in FIG. Since the display data memory address 12 is 1,
If the number of characters required is the same as the number of characters 11 that can be displayed on a field screen, and the number of characters that can be displayed on one field screen is large, an extremely large capacity memory is required as the first display data memory 1. Met. In particular, as the first display data memory 1, random access memory (hereinafter referred to as RAM) is often used due to the need to rewrite display contents, but due to its structure, RAM is read-only memory (hereinafter referred to as ROM). ), the area per bit is several times larger than that of CRT display circuits, so as the number of characters that can be displayed on the display screen 10 increases, the chip size increases when integrating CRT display circuits. There was a problem.

また、CRT表示用回路を制御するマイクロ・コンピュ
ータのソフトウェア開発にあたっては、容易ではな(表
示する単語の綴り誤りなどが発生しやすかった。
In addition, developing software for the microcomputer that controls the CRT display circuit was not easy (it was easy to misspell the words to be displayed).

課題を解決するための手段 本発明のCRT表示用回路は、表示する位置に対応する
単語と画面制御データを記憶する第1の表示用データ・
メモリと、同第1のメモリ・データによってアクセスさ
れる単語を構成する文字列情報を記憶する第2の表示用
データ・メモリと、この文字列に含まれるキャラクタの
フォントを記憶する第3の表示用データ・メモリと、同
第3のデータ・メモリの出力データをCR1表示用デー
タに変換するためのシフト・レジスタと、同シフト・レ
ジスタからのデータをCRTに表示するCRT表示用出
力回路および水平同期信号、垂直同期信号およびドツト
・クロック信号により、前記第1.第2.第3の表示用
データ・メモリ、前記シフト・レジスタおよび前記CR
T表示用出力回路に与えるタイミング信号を発生させる
制御回路とを備えたものである。
Means for Solving the Problems The CRT display circuit of the present invention includes first display data and screen control data for storing words and screen control data corresponding to display positions.
a second display data memory that stores character string information constituting the word accessed by the first memory data; and a third display that stores fonts of characters included in the character string. a shift register for converting the output data of the third data memory into CR1 display data, a CRT display output circuit for displaying the data from the shift register on the CRT, and a horizontal The synchronization signal, the vertical synchronization signal and the dot clock signal cause the first. Second. a third display data memory, the shift register and the CR;
The control circuit includes a control circuit that generates a timing signal to be applied to the T display output circuit.

作用 本発明によれば、1画面分の表示用データを記憶するデ
ータ・メモリにキャラクタ単位ではなく単語の単位で表
示データを記憶させ、個々のキャラクタの情報をRAM
にくらべて集積度の高いROMに記憶させることができ
る。
According to the present invention, display data is stored in a word unit rather than a character unit in a data memory that stores display data for one screen, and information on each character is stored in a RAM.
It can be stored in a ROM which has a higher degree of integration than the ROM.

加えて本発明のCRT表示用回路をコントロールするマ
イクロ・コンピュータのソフト・ウェアの開発にあたっ
ても、表示する文字列をキャラクタ単位ではなく単語単
位で指定可能なため、より人間の理解しやすい書式にす
ることができる。
In addition, when developing the microcomputer software that controls the CRT display circuit of the present invention, the character string to be displayed can be specified in words rather than characters, making the format easier for humans to understand. be able to.

実施例 本発明のCRT表示用回路の実施例を第1図に示した機
能ブロック図を参照して説明する。
Embodiment An embodiment of the CRT display circuit of the present invention will be described with reference to the functional block diagram shown in FIG.

この回路は、第1の表示用データ・メモリ13と、第2
の表示用データ・メモリ14と、第3の表示用データ・
メモリ15と、シフト・レジスタ16と、CRT表示用
出力回路17および制御回路18より構成される。
This circuit includes a first display data memory 13 and a second display data memory 13.
display data memory 14, and a third display data memory 14.
It is composed of a memory 15, a shift register 16, a CRT display output circuit 17, and a control circuit 18.

第1の表示用データ・メモリ13は、たとえば−TIM
E″やPLEASE−などの頻繁に使用される単語の種
類を二進数コードで記憶するもので、これはRAMで構
成されている。このコードが第2の表示用データ・メモ
リ14をアドレスする。
The first display data memory 13 is, for example, -TIM
It stores frequently used word types, such as E'' and PLEASE-, in binary code, which is comprised of RAM. This code addresses the second display data memory 14.

第2の表示用データ・メモリ14はROMで構成され、
単語のコードに対応する文字列中に含まれるキャラクタ
の種類記憶するもので、文字列の順序に従って二進数コ
ードで出力する。さらにこのキャラクタの種類を示すデ
ータはキャラクタの形状を記憶する第3の表示用データ
・メモリ15をアドレスする。なおこの第3の表示用デ
ータ・メモリ15はROMで構成される。第3の表示用
データ・メモリ15の出力データを時系列のCR1表示
用データに変換するためシフト・レジスタ16に入力し
、さらにシフト・レジスタ16からの二進数データを表
示用信号に変換するCRT表不用出力回路17を経て画
面上に表示される。
The second display data memory 14 is composed of a ROM,
It stores the types of characters included in the string that corresponds to the word code, and outputs them as binary codes according to the order of the string. Furthermore, this data indicating the type of character addresses a third display data memory 15 that stores the shape of the character. Note that this third display data memory 15 is composed of a ROM. A CRT that inputs the output data of the third display data memory 15 to a shift register 16 to convert it into time-series CR1 display data, and further converts the binary data from the shift register 16 into a display signal. The data is displayed on the screen via the non-table output circuit 17.

なお、第1.第2.第3の表示用データ・メモリ13.
14.15、シフト・レジスタ16、CRT表示用出力
回路17は水平同期信号6.垂直同期信号7.ドツト・
クロック信号8によりタイミング信号を発生させる制御
回路18によって制御される。
In addition, 1. Second. Third display data memory 13.
14.15, shift register 16 and CRT display output circuit 17 receive horizontal synchronizing signal 6. Vertical synchronization signal7. Dot
It is controlled by a control circuit 18 which generates a timing signal using a clock signal 8.

さらに第2図を参照してCRT画面上の表示原理を具体
的に説明する。
Furthermore, with reference to FIG. 2, the principle of display on a CRT screen will be specifically explained.

なお、第2図は、第4図に示したCRT画面上の表示例
の場合を示す。
Note that FIG. 2 shows an example of the display on the CRT screen shown in FIG. 4.

第1の表示用データ・メモリ13のアドレスの0番地に
は単語”PLEASE”を示すコード”0”が、アドレ
スの1番地には単語”CHECK”を示すコード”1″
が記憶されている。
At address 0 of the first display data memory 13, there is a code "0" indicating the word "PLEASE", and at address 1 there is a code "1" indicating the word "CHECK".
is memorized.

このコードが第2の表示用データ・メモリ14をアクセ
スする。第2のデータ・メモリ14のアドレスのO番地
にはキャラクタ−P″、L”。
This code accesses the second display data memory 14. At address O of the second data memory 14 are characters -P'', L''.

”E”、−A″、“S−、−E”のそれぞれのキャラク
タを指定するためのコード″O”、“1″。
Codes "O" and "1" for specifying the characters "E", -A", "S-, -E", respectively.

”2“、3″、”4゛、“2°がこの順序で記憶されて
おり、このコードを第1図で示される制御回路18が出
力するタイミング信号に従って文字列の順序で時系列的
に出力する。
"2", 3", "4", and "2° are stored in this order, and this code is chronologically stored in the order of character strings according to the timing signal output by the control circuit 18 shown in FIG. Output.

出力されたコード゛0”は第2図に示すように第3の表
示用データ・メモリ15をアクセスする。第3の表示用
データ・メモリ15のアドレスのO番地にはキャラクタ
−P”の形状が図のようにドツト・マトリクスで記憶さ
れており、CTR19の水平走査線20に沿って制御回
路18の出力の水平タイミング信号によりドツト・マト
リクスの横方向−行分くこの例では5ドツト)を二進数
データ(11110)としてシフト・レジスタ16に入
力する。シフト・レジスタ16はこの並列データをドツ
ト・クロック信号に従って時系列的に出力する。このデ
ータがCRT表示用出力回路17を経てCTRL9の上
で水平走査120に沿って左側から“11110°と出
力されることにより画面上でキャラクタ−P”の最上段
が表示される。以上に述べたデータ転送の繰り返しによ
ってCRT画面上に°PLEASE”という文字列が表
示される。
The output code "0" accesses the third display data memory 15 as shown in FIG. is stored in the form of a dot matrix as shown in the figure, and the horizontal timing signal of the output of the control circuit 18 is used to horizontally divide the dot matrix (5 dots in this example) along the horizontal scanning line 20 of the CTR 19. It is input to the shift register 16 as binary data (11110). The shift register 16 outputs this parallel data in time series according to the dot clock signal. This data passes through the CRT display output circuit 17 and is output as "11110°" from the left side along the horizontal scanning 120 on the CTRL 9, thereby displaying the top row of the character -P on the screen. By repeating the data transfer described above, the character string "°PLEASE" is displayed on the CRT screen.

“CHECK−の表示についてちまった(同様である。“I have a problem with the CHECK- display (same thing).

発明の効果 以上のように本発明によれば、単語単位でのコード化デ
ータのみRAMに記憶させ、単語の文字列に含まれるキ
ャラクタの種類および順序をROMに記憶させることに
より、画面上に多数のキャラクタ表示を行う場合に問題
となるRAMの容量増加を必要最小限に抑制することが
できる。この結果、集積化した場合チップ面積を縮小化
することができる。しかも制御用マイクロ・コンピュー
タのソフトウェア開発において、単語単位というより人
間の理解しやすい形での記述が可能となるために開発効
率を向上させる効果がある。
Effects of the Invention As described above, according to the present invention, only encoded data in word units is stored in the RAM, and the types and order of characters included in the character string of the word are stored in the ROM. The increase in RAM capacity, which is a problem when displaying characters, can be suppressed to the necessary minimum. As a result, when integrated, the chip area can be reduced. Moreover, in the development of software for control microcomputers, it is possible to write in a form that is easier for humans to understand, rather than word by word, which has the effect of improving development efficiency.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のCRT表示用回路の構成を示すブロッ
ク図、第2図は本発明による画面上の表示例とその表示
原理を示す図、第3図は従来のCRT表示用回路を示す
ブロック図、第4図は従来例による画面上の表示と1画
面分の表示データを記憶するデータ・メモリ・アドレス
の対応を示す図である。 6・・・・・・水平同期信号、7・・・・・・垂直同期
信号、8・・・・・・ドツト・クロック信号、13・・
・・・・第1の表示用データ・メモリ、14・・・・・
・第2の表示用データ・メモリ、15・・・・・・第3
の表示用データ・メモリ、16・・・・・・シフト・レ
ジスタ、17・旧・・CR1表示用出力回路、18・・
・・・・制御回路、19・旧・・CTR120・・・・
・・水平走査線。 代理人の氏名 弁理士 中尾敏男 ほか1名g−−7に
子WI窮48号 第1図 1s3図
FIG. 1 is a block diagram showing the configuration of a CRT display circuit according to the present invention, FIG. 2 is a diagram showing an example of a display on a screen according to the present invention and its display principle, and FIG. 3 is a diagram showing a conventional CRT display circuit. The block diagram in FIG. 4 is a diagram showing the correspondence between the display on the screen and the data memory address for storing display data for one screen according to the conventional example. 6...Horizontal synchronization signal, 7...Vertical synchronization signal, 8...Dot clock signal, 13...
...First display data memory, 14...
・Second display data memory, 15...Third
Display data memory, 16...shift register, 17.old...CR1 display output circuit, 18...
...Control circuit, 19.Old...CTR120...
...Horizontal scanning line. Name of agent: Patent attorney Toshio Nakao and 1 other person

Claims (1)

【特許請求の範囲】[Claims] 1画面分の表示データと画面制御データを記憶する第1
の表示用データ・メモリと、同第1の表示用データ・メ
モリの表示データでアドレスされる文字列情報を記憶す
る第2の表示用データ・メモリと、同第2の表示用デー
タ・メモリのデータでアドレスされるキャラクタの形状
(フォント)を記憶する第3の表示用データ・メモリと
、同第3の表示用データ・メモリの出力データを時系列
にCRT表示用データに変換するシフト・レジスタと、
同シフト・レジスタからのデータをCRTに表示するた
めのCRT表示用出力回路および、前記第1の表示用デ
ータ・メモリ、前記第2の表示用データ・メモリ、前記
第3の表示用データ・メモリ、前記シフト・レジスタお
よび前記CRT表示用出力回路を制御する制御回路とを
備えたことを特徴とするCRT表示用回路。
The first one stores display data and screen control data for one screen.
a second display data memory that stores character string information addressed by the display data of the first display data memory; A third display data memory that stores the shape (font) of the character addressed by the data, and a shift register that converts the output data of the third display data memory into CRT display data in time series. and,
a CRT display output circuit for displaying data from the shift register on a CRT, the first display data memory, the second display data memory, and the third display data memory; , a control circuit for controlling the shift register and the CRT display output circuit.
JP14216888A 1988-06-09 1988-06-09 Circuit for crt display Pending JPH01310391A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14216888A JPH01310391A (en) 1988-06-09 1988-06-09 Circuit for crt display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14216888A JPH01310391A (en) 1988-06-09 1988-06-09 Circuit for crt display

Publications (1)

Publication Number Publication Date
JPH01310391A true JPH01310391A (en) 1989-12-14

Family

ID=15308939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14216888A Pending JPH01310391A (en) 1988-06-09 1988-06-09 Circuit for crt display

Country Status (1)

Country Link
JP (1) JPH01310391A (en)

Similar Documents

Publication Publication Date Title
JPH0535435B2 (en)
JPH01310391A (en) Circuit for crt display
JP2744371B2 (en) Input character display method using enlarged characters
JPS649635B2 (en)
KR930003119Y1 (en) Monitor for korean character
JPH0610393Y2 (en) Cursor width control circuit in charactor display device
JPS581782B2 (en) Moji pattern hatsuseiki
JPS62136693A (en) Graphic character output system
JPS6230436B2 (en)
JPS59184941A (en) Kanji code converting method
JPS58112163A (en) Character processor
JPS59164594A (en) Character display circuit
JPS6060060B2 (en) display device
JPH043874B2 (en)
JPH0213993A (en) Storing method for type face data of dot font
JPH0245198B2 (en) KANJIHYOJISEIGYOHOSHIKI
JPS6048093A (en) Character display system
JPS6139091A (en) Display unit
JPS5975285A (en) Display screen split control system
JPS6275592A (en) Double angle character display unit
JPH0594538A (en) Method for forming graph
JPS5844573A (en) Electronic dictionary
JPS62113195A (en) Italic character display unit
JPH03192294A (en) Display controller
JPH03113493A (en) Access method for external character memory