JPH01303053A - Low voltage detection circuit - Google Patents

Low voltage detection circuit

Info

Publication number
JPH01303053A
JPH01303053A JP2102788A JP2102788A JPH01303053A JP H01303053 A JPH01303053 A JP H01303053A JP 2102788 A JP2102788 A JP 2102788A JP 2102788 A JP2102788 A JP 2102788A JP H01303053 A JPH01303053 A JP H01303053A
Authority
JP
Japan
Prior art keywords
voltage
output
transistor
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2102788A
Other languages
Japanese (ja)
Other versions
JPH0746901B2 (en
Inventor
Naoki Arai
直樹 荒井
Kenichi Ozawa
小沢 賢一
Yoshitada Hata
畑 良忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2102788A priority Critical patent/JPH0746901B2/en
Publication of JPH01303053A publication Critical patent/JPH01303053A/en
Publication of JPH0746901B2 publication Critical patent/JPH0746901B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To cause no output interruption, by supplying the voltage applied to transistors through a switching circuit and a delay circuit ON-OFF controlled from a constant voltage power source depending on the control signal. CONSTITUTION:A low voltage detection circuit 10 is equipped with a transistor(Tr) 13 whose emitter is connected to earth through a Zener diode 12, an electrolytic capacitor 15, the 2nd Tr 17 and the 3rd Tr 20 and is composed of an SCR 24 and an output terminal 25. A switching circuit A is composed of an FET 29 into whose drain constant voltage Vc is inputted, etc., through a resistor 26 and a protection diode 27 and of a Tr 32. When the power supply is put to work, no low voltage detection circuit 10 will be operated before the output voltage of the output to detect the voltage drop comes to lead, and that in detecting this voltage drop the output can immediately be interrupted, while no circuit 10 will work when the signal to detect the voltage drop is in an OFF state and no output from its output terminal will be interrupted.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、スイッチングレギュレータ等からの出力電圧
が、低下又はゼロになったとき、これを検出して、該ス
イッチングレギュレータ等の出力を遮断するようにした
、低電圧検出回路に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention detects when the output voltage from a switching regulator, etc. drops or becomes zero, and cuts off the output of the switching regulator, etc. The present invention relates to a low voltage detection circuit.

[従来の技術及び問題点] 従来、例えばスイッチングレギュレータ等においては、
入力される直流電圧をパルス制御することにより所望の
出力電圧を得るようにしているが、この出力電圧が例え
ば短絡、破損等の理由により低下したりゼロになった場
合、これを低電圧検出回路により検出して、上記パルス
制御を行なう制御回路への出力を遮断して、該制御回路
の発振を停止させることによってスイッチングレギュレ
ータ等の出力を遮断するようにして、該スイッチングレ
ギュレータ等を保護している。
[Conventional technology and problems] Conventionally, for example, in switching regulators, etc.
The desired output voltage is obtained by pulse-controlling the input DC voltage, but if this output voltage drops or becomes zero due to a short circuit, damage, etc., this is detected by the low voltage detection circuit. The switching regulator, etc. is protected by detecting the above, cutting off the output to the control circuit that performs the pulse control, and stopping the oscillation of the control circuit, thereby cutting off the output of the switching regulator, etc. There is.

このような低電圧検出回路としては、例えば第3図に示
す構成のものが知られている。即ち、第3図において、
低電圧検出回路1は、図示しないスイッチングレギュレ
ータ等からの出力電圧が入力端子2を介してそのヘース
に入力されるI・ランジスタ3と、+4則が8亥トラン
ジスタ3のエミンタに、−側が該トランジスタ3のコレ
クタに接続され且つ定電圧Vcが抵抗4を介して→−側
に印加される電解コンデンサ5と、この電解コンデンサ
5の」−側が所定のツェナー電圧のツェナーダイオード
6及び抵抗を介してゲートに接続されていて且つ上記定
電圧■、が抵抗を介してアノードに入力される5CR7
と、この5CRTのアノード側に接続された出力端子8
とから構成されている。
As such a low voltage detection circuit, for example, one having the configuration shown in FIG. 3 is known. That is, in FIG.
The low voltage detection circuit 1 includes an I transistor 3 to which an output voltage from a switching regulator (not shown) or the like is inputted to its base via an input terminal 2, an emitter of the transistor 3 whose +4 rule is 8, and a negative side of which is input to the emitter of the transistor 3. An electrolytic capacitor 5 is connected to the collector of 3 and a constant voltage Vc is applied to the →− side through a resistor 4, and the − side of this electrolytic capacitor 5 is connected to a Zener diode 6 with a predetermined Zener voltage and a gate through the resistor. 5CR7, which is connected to
and the output terminal 8 connected to the anode side of this 5CRT.
It is composed of.

このように構成された低電圧検出回路1によれば、入力
端子2に入力されるスイッチングレギュレータ等の出力
電圧が基準電圧以上である場合には、1〜ランジスタ3
のヘースにはHレヘルの信号が入力されることになり、
従ってこのトランジスタ3のエミンタ、コレクタ間はオ
ンになっているので、電解コンデンサ5の+側に入力さ
れる定電圧■。は該トランジスタ3を介してアースに流
れることから、5CR7のゲートには信号が入力されず
、従ってこの5CR7は非導通状態であるので、該5C
R7のアノード側に入力される定電圧Vc は出力端子
8から図示しないスイッチングレギュレータ等のパルス
制御を行なう制御回路に人力され、この入力によって該
制御回路が作動を続りることになり、スイッチングレギ
ュレータ等が連続的に出力する。
According to the low voltage detection circuit 1 configured in this way, when the output voltage of the switching regulator or the like input to the input terminal 2 is equal to or higher than the reference voltage,
The signal of H level will be input to the head of
Therefore, since the emitter and collector of this transistor 3 are on, a constant voltage ■ is input to the + side of the electrolytic capacitor 5. flows to the ground via the transistor 3, so no signal is input to the gate of 5CR7, and therefore this 5CR7 is in a non-conducting state, so the 5C
The constant voltage Vc input to the anode side of R7 is input from the output terminal 8 to a control circuit that performs pulse control such as a switching regulator (not shown), and this input causes the control circuit to continue operating, and the switching regulator etc. are output continuously.

ここで、上記スイッチングレギュレータ等の出力電圧が
負荷の短絡、破損等によって低下したり又はゼロになっ
たときには、入力端子2に印加される」二記出力電圧が
低下するので、該出力電圧が所定電圧以下になると、ト
ランジスタ3のヘースにはI7レヘルの信号が人力され
ることとなり、従って1〜ランジスク3のエミンタ、コ
レクタ間がオフとなり、これによって電解コンデンサ5
は定電圧■。からの電流により充電されるごととなり、
この電解コンデンサ5の充電電圧がツェナーダイオード
6の所定のツェナー電圧以上になったときに、電解コン
デンサ5から該ツェナーダイオード6及び抵抗を介して
5CR7のゲートに電流が流れ、これにより該5CR7
のアノード、カッ−1′間が導通状態となるので、この
5CR7のアノード側に入力される定電圧■。は該5C
R7を介してアースに接続されることになり、かくして
図示しない前記制御回路へは信号が出力されなくなるの
で、この制?ffU回路の作動が停止され、スイッチン
グレギュレータ等の出力が遮断されることになる。
Here, when the output voltage of the switching regulator, etc. decreases due to a short circuit or damage to the load, or becomes zero, the output voltage applied to the input terminal 2 decreases, so that the output voltage remains at the predetermined level. When the voltage drops below the voltage, a signal of I7 level is applied to the heath of transistor 3, and therefore, the emitter and collector of transistor 1 to transistor 3 are turned off, and the electrolytic capacitor 5
is constant voltage ■. Each time it is charged by the current from
When the charging voltage of the electrolytic capacitor 5 exceeds the predetermined Zener voltage of the Zener diode 6, a current flows from the electrolytic capacitor 5 to the gate of 5CR7 via the Zener diode 6 and the resistor.
Since the anode of 5CR7 becomes conductive between the anode and 1', a constant voltage (2) is input to the anode side of this 5CR7. is the 5C
It will be connected to ground via R7, and thus no signal will be output to the control circuit (not shown), so this control? The operation of the ffU circuit is stopped, and the output of the switching regulator and the like is cut off.

しかしながら、このように構成された低電圧検出回路]
においては、電源投入時に、スイッチングレギュレータ
等の出力電圧が立ち上がる前に低電圧検出回路1が作動
することによってこのスイッチングレギュレータ等の出
力を遮断しないように、抵抗4及び電解コンデンサ5に
よる時定数で決まる遅延時間を持たせている。
However, the low voltage detection circuit configured in this way]
, the time constant is determined by the resistor 4 and the electrolytic capacitor 5 so that the low voltage detection circuit 1 does not operate and cut off the output of the switching regulator, etc., when the power is turned on, before the output voltage of the switching regulator, etc. rises. It has a delay time.

このため、上記出力電圧が異常時に低下したりゼロにな
った場合にも、上述の遅延時間の経過後にS(、R7が
導通ずることにより制御回路への信号入力を中止し、こ
の制御回路を停止させてスイッチングレギュレータ等の
出力を遮断することがら、例えば負荷の短絡のような急
激な事故が発生した場合にも所定の遅延時間の経過後に
しかスイッチングレギュレータ等の出力が遮断されない
ことになる。
Therefore, even if the output voltage drops or becomes zero due to an abnormality, S(, R7 becomes conductive and the signal input to the control circuit is stopped after the delay time described above has elapsed. Since the output of the switching regulator, etc. is cut off by stopping the switch, even if a sudden accident such as a load short circuit occurs, the output of the switching regulator, etc. will be cut off only after a predetermined delay time has elapsed.

さらに、一般に短絡事故の場合には、−時に短絡状態に
なるのではなく、短絡と開放を何回が繰り返した後に短
絡状態に落ち着くのが通例であるため、このような急激
な出力電圧の変動に対して、上述のように構成された低
電圧検出回路1では遅延時間の存在によってスイッチン
グレギュレータ等の装置が破壊してしまうこともあり得
る。
Furthermore, in the case of a short-circuit accident, it is common for the short-circuit state to occur after a number of short-circuit and open circuits, rather than the short-circuit state at -. On the other hand, in the low voltage detection circuit 1 configured as described above, devices such as a switching regulator may be destroyed due to the presence of the delay time.

また、検出すべき信号がオンオフ制御信号によりオンオ
フ制御されている場合には、該オンオフ制御によって検
出すべき信号がオフにされたときにも、木偶電圧検出回
路がこれを検出することによって、その出力を遮断して
しまうごとになり、その後オン制御によっても該信号が
オンに立ち上がらなくなってしまうという問題もあった
In addition, when the signal to be detected is on/off controlled by an on/off control signal, even when the signal to be detected is turned off by the on/off control, the voltage detection circuit detects this and the signal is turned off. There is also a problem in that each time the output is cut off, the signal is no longer turned on even after the on control is performed.

〔発明の目的〕[Purpose of the invention]

本発明は、以上の点に鑑み、電源投入時には電圧低下を
検出すべき信号の出力電圧が立ち上がる前に動作するこ
とな(、しかも該出力電圧の低下を検出した場合には直
ちに上記出力を遮断し得ると共に、上記検出すべき信号
がオンオフ制御される場合には、そのオフ状態で上記出
力を遮断しないようにした、低電圧検出回路を提供する
ことを目的としている。
In view of the above points, the present invention is designed to operate before the output voltage of the signal that should detect a voltage drop rises when the power is turned on (in addition, when a drop in the output voltage is detected, the output is immediately shut off). It is an object of the present invention to provide a low voltage detection circuit which is capable of detecting a signal to be detected and which does not cut off the output in the off state when the signal to be detected is on/off controlled.

〔問題点を解決するだめの手段及び作用〕上記目的は、
本発明によれば、ヘースに電圧降下を検出すべき信号が
入力されると共にエミッタ。
[Means and actions to solve the problem] The above purpose is to
According to the present invention, a signal for detecting a voltage drop is input to the emitter.

コレクタ間に所定電圧が印加されるトランジスタと、定
電圧が供給される出力端子とアースの間に接続され且つ
上記トランジスタのコレクタがツェナーダイオードを介
してゲートに接続されると共に定電圧が入力される出力
端子とアースとの間に接続されているスイッチング素子
とを含んでおり、上記トランジスタに印加される所定電
圧が、定電圧電源から」二記検出すべき信号をオンオフ
制御する制御信号に基づいてオンオフ制御されるスイッ
チング回路及び遅延回路を介して供給されており、この
検出すべき信号が基準電圧以下になったとき該スイッチ
ング素子が導通状態となって、定電圧をアースに落とす
ことにより、出力端子からの出力を遮断するが、前記検
出すべき信号がオフのときにはトランジスタに所定電圧
が供給されないことにより、出力端子からの出力を遮断
しないようにした低電圧検出回路によって達成される。
A transistor to which a predetermined voltage is applied between the collectors, an output terminal to which a constant voltage is supplied, and ground, and the collector of the transistor is connected to the gate via a Zener diode, and a constant voltage is input. and a switching element connected between the output terminal and ground, and the predetermined voltage applied to the transistor is controlled based on a control signal for controlling on/off the signal to be detected from the constant voltage power supply. The signal is supplied through a switching circuit and a delay circuit that are controlled on and off, and when the signal to be detected falls below the reference voltage, the switching element becomes conductive and drops the constant voltage to ground, thereby reducing the output. This is achieved by a low voltage detection circuit that cuts off the output from the terminal, but does not cut off the output from the output terminal by not supplying a predetermined voltage to the transistor when the signal to be detected is off.

この発明によれば、先ず電源投入時には定電圧電源から
遅延回路を介して所定の遅延時間の経過後にトランジス
タのエミッタ、コレクタ間に所定電圧が印加されるので
、検出すべき信号が所定の電圧に立ち上がる前には本低
電圧検出回路はトランジスタのエミンタ、コレクタ間に
所定電圧が印ノ用されていないため、このトランジスタ
がオフになってもスイッチング素子のゲートには信号が
入力されず、従って該スイッチング素子は非導通状態で
あり、出力端子からの定電圧の出力は遮断されないが、
その後トランジスタに所定電圧が印加されるようになる
と、検出すべき信号が基準電圧以上である場合には、ト
ランジスタはオンであるから、前記所定電圧はトランジ
スタを通ってアースに落ちるため、スイッチング素子の
ゲートには信号が入力されず、従ってスイッチング素子
は非導通状態であり、出力端子からは定電圧が出力され
たままである。また、この状態がら検出すべき信号が負
荷の短絡、破壊等により電圧降下して基準電圧以下にな
ると、トランジスタのヘースがLレヘルとなり、これに
よりトランジスタがオフになるので、前記所定電圧はス
イッチング素子のゲートに入力されることとなり、従っ
てこのスイッチング素子は導通状態になり、出力端子に
印加されている定電圧はスイッチング素子を通ってアー
スに落ちるため、この出力端子からの出力が遅延時間な
しに直ちに遮断されると共に、前記検出すべき信号がオ
ンオフ制御信号によってオフ状態にあるときには、スイ
ッチング回路が該オンオフ制御信号によってオフにされ
ることから、トランジスタには所定電圧が印加されない
ので、上述のような出力端子からの出力の遮断を行なわ
ないことになる。
According to this invention, first, when the power is turned on, a predetermined voltage is applied between the emitter and collector of the transistor after a predetermined delay time has elapsed from the constant voltage power supply via the delay circuit, so that the signal to be detected reaches the predetermined voltage. Before the low voltage detection circuit starts up, the specified voltage is not applied between the emitter and collector of the transistor, so even if this transistor turns off, no signal is input to the gate of the switching element, so The switching element is in a non-conducting state, and the constant voltage output from the output terminal is not cut off, but
After that, when a predetermined voltage is applied to the transistor, if the signal to be detected is equal to or higher than the reference voltage, the transistor is on, so the predetermined voltage passes through the transistor and falls to the ground, so the switching element No signal is input to the gate, so the switching element is in a non-conducting state, and a constant voltage continues to be output from the output terminal. Furthermore, if the voltage of the signal to be detected in this state drops due to a short circuit or breakdown of the load and becomes below the reference voltage, the voltage of the transistor becomes L level, which turns off the transistor. Therefore, this switching element becomes conductive, and the constant voltage applied to the output terminal passes through the switching element and falls to the ground, so the output from this output terminal is output without any delay time. When the signal to be detected is in the off state due to the on/off control signal, the switching circuit is turned off by the on/off control signal, and the predetermined voltage is not applied to the transistor. Therefore, the output from the output terminal will not be cut off.

かくして、本発明による低電圧検出回路は、電源投入時
には電圧低下を検出すべき出力の出力電圧が立ち上がる
前に動作することなく、しかもこの出力電圧の低下を検
出した場合には直ちに上記出力を遮断し得ると共に、検
出すべき信号がオフ状態にあるときには、本低電圧検出
回路は作動せず、その出力端子からの出力が遮断される
ことはない。
Thus, when the power is turned on, the low voltage detection circuit according to the present invention does not operate before the output voltage of the output whose voltage drop is to be detected rises, and when it detects this output voltage drop, it immediately shuts off the output. Furthermore, when the signal to be detected is in the OFF state, the low voltage detection circuit does not operate and the output from its output terminal is not cut off.

〔実施例〕〔Example〕

以下、図面に示した実施例に基づいて本発明を説明する
The present invention will be described below based on embodiments shown in the drawings.

第1回は本発明による低電圧検出回路の一実施例を示し
ており、この低電圧検出回路10は、図示しないスイッ
チングレギュレータ等からの出力電圧が入力端子11か
ら抵抗を介してそのヘースに入力され且つそのエミッタ
がツェナーダイオード12を介してアースに接続されて
いるトランジスタ13と、定電圧■。が後述するスイッ
ヂング回路A及び抵抗14を介して+側に印加される電
解コンデンサ15と、この電解コンデンサ15の+側が
所定のツェナー電圧のツェナーダイオード16を介して
ベースに接続され且つエミッタがアースに接続されてい
る第二のトランジスタ17と、ベースに上記定電圧VC
が抵抗】8を介して入力され且つ上記第二のトランジス
タ17のコレクタが抵抗工9を介して接続されると共に
エミッタに上記定電圧■、が入力される第三のl・ラン
ジスク20とを含んでおり、この第三のトランジスタ2
゜のコレクタがコンデンサ21を介してアースに接続さ
れていると共に抵抗22を介して前記第一のトランジス
タ13のコレクタに接続されていて、さらに該第−の1
〜ランジスタ13のコレクタがツェナーダイオード23
及び抵抗を介してアノードに入力される5CR24と、
この5CR2,’Iのアノード側に接続され且つ前記第
三のトランジスタ20のコレクタが抵抗を介して接続さ
れている出力端子25とから構成されている。
The first part shows an embodiment of the low voltage detection circuit according to the present invention, and this low voltage detection circuit 10 has an output voltage from a switching regulator (not shown), etc. input from an input terminal 11 to its base via a resistor. and a transistor 13 whose emitter is connected to ground via a Zener diode 12, and a constant voltage (2). An electrolytic capacitor 15 is applied to the + side via a switching circuit A and a resistor 14, which will be described later, and the + side of this electrolytic capacitor 15 is connected to the base via a Zener diode 16 with a predetermined Zener voltage, and the emitter is connected to the ground. The connected second transistor 17 and the above constant voltage VC are connected to the base.
is inputted through the resistor 8, the collector of the second transistor 17 is connected through the resistor 9, and the constant voltage 2 is inputted to the emitter of the third transistor 20. This third transistor 2
The collector of the first transistor 13 is connected to the ground via a capacitor 21, and is also connected to the collector of the first transistor 13 via a resistor 22.
~The collector of the transistor 13 is a Zener diode 23
and 5CR24 input to the anode via a resistor,
The output terminal 25 is connected to the anode side of this 5CR2,'I and the collector of the third transistor 20 is connected via a resistor.

また、前記スインヂング回路Aは、抵抗26゜保護ダイ
オード27を介してドレインに定電圧■。
Further, the swinging circuit A has a constant voltage (2) applied to the drain via a 26° resistor and a protection diode 27.

が入力され且つソースがアースに接続されると共にゲー
I・に前記検出すべき信号をオンオフ制御するだめのオ
ンオフ制御信号が入力端子28から入力されるFET2
9と、抵抗30を介してこのFET29のドレインに、
抵抗31を介して定電圧■oにベースがそれぞれ接続さ
れていて且つエミッタが定電圧■。に、コレクタが前記
抵抗]4にそれぞれ接続されているトランジスタ32と
から構成されている。
FET 2 to which is input and whose source is connected to ground, and to which an on/off control signal for controlling the on/off of the signal to be detected is input from the input terminal 28.
9 and the drain of this FET 29 via the resistor 30,
The bases are each connected to a constant voltage (2) via a resistor 31, and the emitter is connected to a constant voltage (2). and a transistor 32 whose collector is connected to the resistor 4, respectively.

本発明による低電圧検出回路IOは以上のように構成さ
れており、電源が投入された場合及び入力端子28に入
力されるオンオフ制御信号がオンになった場合(第2図
(A)参照)、FET29はオンとなり、定電圧■。は
瞬時に立ち上がることから、トランジスタ32のベース
に入力される信号がLレヘルとなるので、該トランジス
タ32がオンとなり、従って定電圧■。からの電流によ
り電解コンデンサ15が充電され、該電解コンデンサ1
5の充電電圧がツェナーダイオード1Gのツェナー電圧
以上になると、電解コンデンサ15から該ツェナーダイ
オード16を介してトランジスタ17のベースに電流が
流れ、これによって該トランジスタ17のベースがHレ
ヘルになってこのトランジスタ17がオンとなり、これ
ど共にトランジスタ20もオンとなり、またツェナーダ
イオード12があるためトランジスタ13がオンになっ
ていても該トランジスタ13を通ってアースに電流が流
れないため、コンデンサ21が瞬時に充電されることに
なる。
The low voltage detection circuit IO according to the present invention is configured as described above, and when the power is turned on and when the on/off control signal input to the input terminal 28 is turned on (see FIG. 2 (A)). , FET29 is turned on and constant voltage ■. rises instantaneously, so the signal input to the base of the transistor 32 becomes L level, so the transistor 32 is turned on, and therefore the voltage becomes constant. The electrolytic capacitor 15 is charged by the current from the electrolytic capacitor 1.
When the charging voltage of the transistor 5 becomes higher than the Zener voltage of the Zener diode 1G, a current flows from the electrolytic capacitor 15 to the base of the transistor 17 via the Zener diode 16, and as a result, the base of the transistor 17 becomes H level and the transistor 17 is turned on, the transistor 20 is also turned on, and since there is a Zener diode 12, even if the transistor 13 is turned on, no current flows to the ground through the transistor 13, so the capacitor 21 is instantly charged. will be done.

このようにして、所定の遅延時間L r の後に、抵抗
22を介してトランジスタ13のコレクタには所定電圧
が印加され、かくして本低電圧検出回路10が動作状態
となる。
In this way, after a predetermined delay time L r , a predetermined voltage is applied to the collector of the transistor 13 via the resistor 22, and thus the low voltage detection circuit 10 becomes operational.

尚、上記所定の遅延時間も、は、例えば電圧降下を検出
すべき信号を発生させるスイノチンダレギュレータ等の
信号の出力電圧の立上り時間(第2図(B)参照)を考
慮して、該出力電圧が立ち」二がった後に、トランジス
タ13のコレクタに所定電圧が印加されるようになって
いる。従って、検出すべき信号が所定の電圧に立ち上が
る前には本低電圧検出回路10は、トランジスタ13の
エミッタ、コレクタ間に所定電圧が印加されていないた
め非動作状態にあり(第2図(C)参照)、該トランジ
スタ13のベースが1−レヘルになることにより8亥1
〜ランジスタ13がオフになっても5CR24のゲート
には信号が入力されないので、このS CR244;l
非導通状態であり、出力端子25からの所定電圧の出力
は遮断されない(第2図(D)参照)。
Note that the above-mentioned predetermined delay time is determined by taking into account the rise time of the output voltage of the signal of the Suinochinda regulator, etc. that generates the signal to detect the voltage drop (see Fig. 2 (B)). After the output voltage rises and falls, a predetermined voltage is applied to the collector of the transistor 13. Therefore, before the signal to be detected rises to a predetermined voltage, the low voltage detection circuit 10 is in a non-operating state because the predetermined voltage is not applied between the emitter and collector of the transistor 13 (see Fig. 2 (C). ), the base of the transistor 13 becomes 1-Leher, so that 8.1
~Even if transistor 13 is turned off, no signal is input to the gate of 5CR24, so this SCR244;l
It is in a non-conductive state, and the output of the predetermined voltage from the output terminal 25 is not cut off (see FIG. 2(D)).

トランジスタ13のコレクタに所定電圧が印加されてい
る状態においては、検出すべき信号が基準電圧以」二で
ある場合には、入力端子11から抵抗を介して)・ラン
ジスタ13のベースに入力される信号はHレヘルである
から、1−ランジスク13はオンであり、前記所定電圧
はトランジスタ13を通ってアースに落ちるため、この
トランジスタ13のコレクタにおける電圧が低いので、
ツエナ−ダイオード23の作用により5CR24のゲー
トには信号が入力されず、従って5CR24は非導通状
態であり、出力端子25からは所定電圧が出力されたま
まである(第2図(D)参照)。
When a predetermined voltage is applied to the collector of the transistor 13, if the signal to be detected is higher than the reference voltage, the signal is input from the input terminal 11 via the resistor to the base of the transistor 13. Since the signal is H level, the 1-range disk 13 is on and the predetermined voltage passes through the transistor 13 and falls to ground, so the voltage at the collector of this transistor 13 is low;
Due to the action of the Zener diode 23, no signal is input to the gate of the 5CR 24, so the 5CR 24 is in a non-conducting state, and the predetermined voltage continues to be output from the output terminal 25 (see FIG. 2(D)).

入力端子28に入力されるオンオフ制御信号がオフにな
ると、FET29がオフになり、従ってトランジスタ3
2もオフになるので、トランジスタ13のコレクタには
所定電圧が印加されなくなり、これにより本低電圧検出
回路10は非動作状態となる(第2図(C)参照)。こ
の場合、5CR24のゲートには信号が入力されないの
で、該5CR24は非導通状態であるが、出力端子25
には所定電圧が印加されていないので、該出力端子25
からの出力はなくなる。再び入力端子28に入力される
オンオフ制御信号がオンになると、以上の動作が繰り返
され、本低電圧検出回路10は再び動作状態になる(第
2図(C)参照)。
When the on/off control signal input to the input terminal 28 turns off, the FET 29 turns off, and therefore the transistor 3
2 is also turned off, so the predetermined voltage is no longer applied to the collector of the transistor 13, and the low voltage detection circuit 10 becomes inoperative (see FIG. 2C). In this case, since no signal is input to the gate of 5CR24, 5CR24 is in a non-conductive state, but the output terminal 25
Since the predetermined voltage is not applied to the output terminal 25,
There will be no output from. When the on/off control signal input to the input terminal 28 is turned on again, the above operation is repeated, and the present low voltage detection circuit 10 becomes operational again (see FIG. 2(C)).

ここで、検出すべき信号が負荷の短絡、破壊等により電
圧降下を生じて基準電圧以下になると、入力端子11か
ら抵抗を介してトランジスタ13のベースに入力される
信号がLレベルとなり、これによりトランジスタ13が
オフになるので、前記所定電圧はツェナーダイオード2
3を介して5CR24のゲートに入力されることとなり
、従って該5CR24は導通状態になり、出力端子25
に印加されている定電圧は5CR24を通ってアースに
落ちるため、該出力端子25からの出力が遅延時間なし
に直ちに遮断されることになる(第2図(D)参照)。
If the signal to be detected falls below the reference voltage due to a voltage drop due to a short circuit or breakdown of the load, the signal input from the input terminal 11 to the base of the transistor 13 via the resistor becomes L level, and this causes Since the transistor 13 is turned off, the predetermined voltage is applied to the Zener diode 2.
3 to the gate of 5CR24, therefore, 5CR24 becomes conductive, and the output terminal 25
Since the constant voltage applied to the output terminal 25 falls to the ground through the 5CR 24, the output from the output terminal 25 is immediately cut off without any delay time (see FIG. 2(D)).

従って、本低電圧検出回路10の出力端子25が、例え
ばスイッチングレギュレータの入力電圧のパルス制御を
行なうための制御回路を動作させるための信号としてこ
の制御回路に入力させるようにした場合には、該スイッ
チングレギュレータの出力電圧が負荷の短絡、破壊等の
何等かの理由によって電圧降下を生したとき、本低電圧
検出回路10がこれを検出して直ちにその出力端子25
からの出力を遮断するので、これによって上記制御回路
の発振が停止せしめられ(第2図(D)参照)、そのパ
ルス制御が中断されるので、該スイッチングレギュレー
タは出力電圧の降下が生ずると直ちにその出力が遮断さ
れることとなり、該スイッチングレギュレータや負荷回
路の破壊等が防止され得ることとなる。
Therefore, when the output terminal 25 of the present low voltage detection circuit 10 is input to the control circuit as a signal for operating the control circuit for performing pulse control of the input voltage of a switching regulator, for example, When the output voltage of the switching regulator drops due to some reason such as a short circuit or breakdown of the load, the low voltage detection circuit 10 detects this and immediately detects the voltage drop at its output terminal 25.
This stops the oscillation of the control circuit (see Fig. 2 (D)) and interrupts its pulse control, so that the switching regulator immediately stops when the output voltage drops. The output is cut off, and damage to the switching regulator and the load circuit can be prevented.

〔発明の効果〕〔Effect of the invention〕

以上述べたように、本発明によれば、ベースに電圧降下
を検出すべき信号が入力されると共にエミック、コレク
タ間に所定電圧が印加されるトランジスタと、定電圧が
供給される出力端子とアースの間に接続され且つ該トラ
ンジスタのコレクタがツェナーダイオードを介してゲー
トに接続されると共に定電圧が入力される出力端子とア
ースとの間に接続されているスイッチング素子とを含ん
でおり、上記トランジスタに印加される所定電圧が、定
電圧電源から上記検出すべき信号をオンオフ制御する制
御信号に基づいてオンオフ制御されるスイッチング回路
及び遅延回路を介して供給されており、この検出すべき
信号が基準電圧以下になったとき該スイッチング素子が
導通状態となって、定電圧をアースに落とすことにより
、出力端子からの出力を遮断するが、前記検出すべき信
号がオフのときにはトランジスタに所定電圧が供給され
ないことにより、出力端子からの出力を遮断しないよう
に、低電圧検出回路を構成したから、先ず、電源投入時
には定電圧電源から遅延回路を介して所定の遅延時間の
経過後にトランジスタのエミッタ、コレクタ間に所定電
圧が印加されるので、検出すべき信号が所定の電圧に立
ち上がる前には本低電圧検出回路はトランジスタのエミ
ッタ。
As described above, according to the present invention, a transistor to which a signal to detect a voltage drop is inputted to the base and a predetermined voltage applied between the emitter and the collector, an output terminal to which a constant voltage is supplied, and a ground the collector of the transistor is connected to the gate via a Zener diode, and the switching element is connected between the ground and an output terminal to which a constant voltage is input; A predetermined voltage applied to the circuit is supplied from a constant voltage power supply via a switching circuit and a delay circuit that are controlled on and off based on a control signal that controls on and off the signal to be detected, and this signal to be detected is a reference signal. When the voltage falls below the voltage, the switching element becomes conductive and drops the constant voltage to ground, thereby cutting off the output from the output terminal, but when the signal to be detected is off, a predetermined voltage is supplied to the transistor. Since the low voltage detection circuit is configured so that the output from the output terminal is not cut off by not switching on the power, first, when the power is turned on, the constant voltage power supply is connected to the emitter and collector of the transistor after a predetermined delay time has passed through the delay circuit. Since a predetermined voltage is applied between the low voltage detection circuit and the emitter of the transistor before the signal to be detected rises to the predetermined voltage.

コレクタ間に所定電圧が印加されていないため、このト
ランジスタがオフになってもスイッチング素子のゲート
には信号が入力されず、従って該スイッチング素子は非
導通状態であり、出力端子からの定電圧の出力は遮断さ
れない。
Since a predetermined voltage is not applied between the collectors, no signal is input to the gate of the switching element even if this transistor is turned off. Therefore, the switching element is in a non-conducting state, and the constant voltage from the output terminal is not applied. Output is not cut off.

しかし、その後トランジスタに所定電圧が印加されるよ
うになると、検出すべき信号が基準電圧以上である場合
には、トランジスタはオンであるから、前記所定電圧は
トランジスタを通ってアースに落ちるため、スイッチン
グ素子のゲートには信号が入力されず、従ってスイッチ
ング素子は非導通状態であり、出力端子からは定電圧が
出力されたままである。また、この状態から検出すべき
信号が負荷の短絡、破壊等により電圧降下して基準電圧
以下になると、1〜ランジスタのベースがI7レヘルと
なり、これによりトランジスタがオフになるので、前記
所定電圧はスイッチング素子のゲートに入力されること
となり、従って」二記スイッチング素子は導通状態にな
り、出力端子に印加されている定電圧はスイッチング素
子を通ってアースに落ちるため、この出力端子からの出
力が遅延時間なしに直ちに遮断されると共に、前記検出
すべき信号がオンオフ制御信号によってオフ状態にある
ときには、スイッチング素子が該オンオフ制御信号によ
ってオフにされることから、トランジスタには所定電圧
が印加されないので、上述のような出力端子からの出力
の遮断を行なわないことになる。
However, when a predetermined voltage is subsequently applied to the transistor, if the signal to be detected is equal to or higher than the reference voltage, the transistor is on, and the predetermined voltage passes through the transistor and falls to ground, causing switching. No signal is input to the gate of the element, so the switching element is in a non-conducting state, and a constant voltage continues to be output from the output terminal. Furthermore, if the voltage of the signal to be detected in this state drops due to short-circuiting or destruction of the load and becomes below the reference voltage, the bases of the transistors 1 to 17 become I7 level, which turns off the transistors, so the predetermined voltage becomes Therefore, the switching element becomes conductive, and the constant voltage applied to the output terminal passes through the switching element and falls to the ground, so the output from this output terminal becomes When the signal to be detected is in the off state by the on-off control signal, the switching element is turned off by the on-off control signal, and the predetermined voltage is not applied to the transistor. , the output from the output terminal will not be cut off as described above.

かくして、本発明によれば、電源投入時には電圧低下を
検出すべき出力の出力電圧が立ち上がる前に動作するこ
となく、しかも該出力電圧の低下を検出した場合には直
ちに上記出力を遮断し得ることにより、検出すべき信号
を出力しているスイソチンダレギュレータ等の破壊等が
防止され得ると共に、検出すべき信号がオフ状態にある
ときには、木像電圧検出回路は作動ゼす、その出力端子
からの出力が遮断されることがないので、検出すべき信
号のオンオフによって木像電圧検出回路が誤動作してそ
の出力を遮断するごとのない、極めて優れた低電圧検出
回路が提供され得ることになる。
Thus, according to the present invention, when the power is turned on, the output does not operate before the output voltage of the output whose voltage drop is to be detected rises, and when a drop in the output voltage is detected, the output can be immediately shut off. This can prevent damage to the Swissindustry regulator, etc. that outputs the signal to be detected, and when the signal to be detected is in the OFF state, the wooden voltage detection circuit is not activated, and the output terminal is Since the output of the voltage detector is not cut off, an extremely excellent low voltage detection circuit can be provided, which does not cause the wooden voltage detection circuit to malfunction and cut off its output due to the on/off state of the signal to be detected. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による低電圧検出回路の一実施例を示す
回路図、第21m (A)〜(D)は第1図の低電圧検
出回路の動作タイミングを示ずタイムチャー1・である
。 第3図は従来の低電圧検出回路の一例を示す回路間であ
る。 10・・・低電圧検出回路;11.28・・・入力端子
;12.16.23・・・ツェナーダイオード; 13
゜17.20.32・・・トランジスタ;  14.1
8゜1.9,22,26,30.3]・・・抵抗; 1
5・・・電解コンデンサ; 21・・・コンデンサ; 
24・・・SCR。 25・・・出力端子; 27・・・保護ダイオード; 
29・・・FET。 特許出願人:スタンレー電気株式会社 代 理 人:弁理士 平 山 −幸 同    : 弁理士  海  津  保  三手続補
正書(M’R) 平成 1年 7月25日 特許庁長官  吉 1)文 毅  殿 1、事件の表示 昭和63年特許願第21027号 2、発明の名称 低電圧検出回路 3、補正をする者 事件との関係  特許出願人 住 所 東京都目黒区中目黒2丁目9番13号名 称 
(230)スタンレー電気株式会社4、代理人 住 所 〒160東京都新宿区新宿1.−1.3−12
中立ビル2階 電話03 (352) 1808平成1
年6月12日(発送口:平成1年7月4日)6、補正の
対象 明細書の[図面の簡単な説明」の欄 7、補正の内容
Fig. 1 is a circuit diagram showing an embodiment of the low voltage detection circuit according to the present invention, and Fig. 21m (A) to (D) do not show the operation timing of the low voltage detection circuit of Fig. 1, but are time charts 1. . FIG. 3 is a circuit diagram showing an example of a conventional low voltage detection circuit. 10...Low voltage detection circuit; 11.28...Input terminal; 12.16.23...Zener diode; 13
゜17.20.32...Transistor; 14.1
8゜1.9, 22, 26, 30.3]...Resistance; 1
5... Electrolytic capacitor; 21... Capacitor;
24...SCR. 25... Output terminal; 27... Protection diode;
29...FET. Patent applicant: Stanley Electric Co., Ltd. Representative: Patent attorney Kodo Hirayama: Patent attorney Tamotsu Kaizu Three procedural amendments (M'R) July 25, 1999 Commissioner of the Patent Office Yoshi 1) Moon Takeshi 1. Indication of the case Patent Application No. 21027 of 1988 2. Name of the invention Low voltage detection circuit 3. Relationship with the case by the person making the amendment Patent applicant address 2-9-13 Nakameguro, Meguro-ku, Tokyo Name name
(230) Stanley Electric Co., Ltd. 4, Agent address: 1, Shinjuku, Shinjuku-ku, Tokyo 160. -1.3-12
Neutral building 2nd floor Telephone 03 (352) 1808 Heisei 1
June 12, 1999 (Delivery address: July 4, 1999) 6, [Brief explanation of drawings] column 7 of the specification subject to amendment, Contents of the amendment

Claims (1)

【特許請求の範囲】[Claims] ベースに電圧降下を検出すべき信号が入力されると共に
エミッタ、コレクタ間に所定電圧が印加されるトランジ
スタと、定電圧が供給される出力端子とアースの間に接
続され且つ該トランジスタのコレクタがツェナーダイオ
ードを介してゲートに接続されると共に定電圧が入力さ
れる出力端子とアースとの間に接続されているスイッチ
ング素子とを含んでおり、上記トランジスタに印加され
る所定電圧が、定電圧電源から上記検出すべき信号をオ
ンオフ制御する制御信号に基づいてオンオフ制御される
スイッチング回路及び遅延回路を介して供給されており
、上記検出すべき信号が基準電圧以下になったとき該ス
イッチング素子が導通状態となって、定電圧をアースに
落とすことにより、出力端子からの出力を遮断するが、
前記検出すべき信号がオフのときにはトランジスタに所
定電圧が供給されないことにより、出力端子からの出力
を遮断しないようにしたことを特徴とする、低電圧検出
回路。
A transistor is connected between the base of which a signal to detect a voltage drop is input and a predetermined voltage is applied between the emitter and collector, and the output terminal to which a constant voltage is supplied and ground, and whose collector is a Zener. The transistor includes a switching element connected to the gate via a diode and between an output terminal to which a constant voltage is input and the ground, so that the predetermined voltage applied to the transistor is supplied from the constant voltage power supply. The switching element is supplied through a switching circuit and a delay circuit that are controlled to turn on and off based on a control signal that controls on/off the signal to be detected, and when the signal to be detected falls below a reference voltage, the switching element becomes conductive. Therefore, by dropping the constant voltage to ground, the output from the output terminal is cut off, but
A low voltage detection circuit, characterized in that when the signal to be detected is off, a predetermined voltage is not supplied to the transistor, so that output from the output terminal is not cut off.
JP2102788A 1988-01-29 1988-01-29 Low voltage detection circuit Expired - Lifetime JPH0746901B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2102788A JPH0746901B2 (en) 1988-01-29 1988-01-29 Low voltage detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2102788A JPH0746901B2 (en) 1988-01-29 1988-01-29 Low voltage detection circuit

Publications (2)

Publication Number Publication Date
JPH01303053A true JPH01303053A (en) 1989-12-06
JPH0746901B2 JPH0746901B2 (en) 1995-05-17

Family

ID=12043523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2102788A Expired - Lifetime JPH0746901B2 (en) 1988-01-29 1988-01-29 Low voltage detection circuit

Country Status (1)

Country Link
JP (1) JPH0746901B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007147666A1 (en) * 2006-06-20 2007-12-27 Robert Bosch Gmbh Circuit arrangement for recognizing an undervoltage of an energy source
US7813097B2 (en) * 2005-07-29 2010-10-12 Infineon Technologies Ag Apparatus and method for detecting an error in a power signal
KR20160140435A (en) * 2015-05-29 2016-12-07 알프스 덴키 가부시키가이샤 Switch monitoring circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7813097B2 (en) * 2005-07-29 2010-10-12 Infineon Technologies Ag Apparatus and method for detecting an error in a power signal
WO2007147666A1 (en) * 2006-06-20 2007-12-27 Robert Bosch Gmbh Circuit arrangement for recognizing an undervoltage of an energy source
JP4838883B2 (en) * 2006-06-20 2011-12-14 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Circuit arrangement for detecting an undervoltage of an energy source
US8189312B2 (en) 2006-06-20 2012-05-29 Robert Bosch Gmbh Circuit arrangement for detecting undervoltage in an energy source
KR20160140435A (en) * 2015-05-29 2016-12-07 알프스 덴키 가부시키가이샤 Switch monitoring circuit

Also Published As

Publication number Publication date
JPH0746901B2 (en) 1995-05-17

Similar Documents

Publication Publication Date Title
JP4338721B2 (en) Power conversion apparatus and abnormality detection method thereof
JP3084982B2 (en) Semiconductor device
US11114838B2 (en) Ideal diode with active reverse voltage protection
JP2007236061A (en) Overcurrent protective device
JP5294950B2 (en) Power conversion apparatus and abnormality detection method thereof
JP2004222367A (en) Gate driver and power converter
JPH01303053A (en) Low voltage detection circuit
JPH05267580A (en) Semiconductor device
JPH10336876A (en) Current breaker
JPH01198214A (en) Detector for low voltage
JPS61219216A (en) Semiconductor switching circuit
JPH0191620A (en) H-bridge protective circuit
JPH09121553A (en) Inverter driving device
JP2004254388A (en) Power supply detecting circuit
JP2729057B2 (en) Power amplifier
JPS597479A (en) Power source for welding
JP3028889B2 (en) DC semiconductor circuit breaker
JPS58224577A (en) Power converter
JPH1022801A (en) Protection circuit for control element
JP4545003B2 (en) Power supply
JPS63236111A (en) Breaking circuit for power unit
JPH07303327A (en) Overcurrent protective circuit for output
JPH04210728A (en) Overcurrent protecting circuit for semiconductor switch
JPS63268432A (en) Short-circuit protective circuit
JPH0631529Y2 (en) Positive / negative output overvoltage protection circuit