JPH01298772A - Amorphous semiconductor device and manufacture thereof - Google Patents
Amorphous semiconductor device and manufacture thereofInfo
- Publication number
- JPH01298772A JPH01298772A JP63129585A JP12958588A JPH01298772A JP H01298772 A JPH01298772 A JP H01298772A JP 63129585 A JP63129585 A JP 63129585A JP 12958588 A JP12958588 A JP 12958588A JP H01298772 A JPH01298772 A JP H01298772A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous semiconductor
- electrode
- semiconductor device
- manufacturing
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 15
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052736 halogen Inorganic materials 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 238000001771 vacuum deposition Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 5
- 229910001887 tin oxide Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910001199 N alloy Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- VSQYNPJPULBZKU-UHFFFAOYSA-N mercury xenon Chemical compound [Xe].[Hg] VSQYNPJPULBZKU-UHFFFAOYSA-N 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 tin oxide Chemical class 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/208—Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置およびその製法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a semiconductor device and its manufacturing method.
さらに詳しくは、アモルファス半導体層形成時に該半導
体層内に発生したピンホール上の電極が、腐蝕性雰囲気
によって選択的に除去されることにより、リーク電流の
発生を抑制することができ、それにより半導体装置の歩
留りおよび性能の向上が達成されたアモルファス半導体
装置およびその製法に関する。More specifically, electrodes on pinholes generated in the semiconductor layer during formation of the amorphous semiconductor layer are selectively removed by a corrosive atmosphere, making it possible to suppress the generation of leakage current, thereby suppressing the formation of the semiconductor layer. The present invention relates to an amorphous semiconductor device and a method for manufacturing the same, which have improved device yield and performance.
［従来の技術および発明が解決しようとする課題］
アモルファス半導体は、薄膜化、大面積化、低コスト化
が可能であり、光起電力装置をはじめ各種のセンサーな
どにおいて多用されている。[Prior Art and Problems to be Solved by the Invention] Amorphous semiconductors can be made thinner, larger in area, and lower in cost, and are widely used in various sensors including photovoltaic devices.
しかしながら、薄膜にしたばあいには護膜にピンホール
が発生しやすく、このピンホールによって、たとえば、
透明電極と裏面電極とが接触し導通してしまい、歩留り
および性能の低下が生じるという問題がある。また、完
全なピンホールでなくとも局部的に膜圧が相当薄くなる
ばあい（本明細書においては、この薄くなった部分も「
ピンホール」と呼ぶ）も、その箇所でリーク電流が流れ
、装置を動作させるときに耐電圧の低下および歩留り・
性能の低下といった種々の問題が発生する。However, when the film is made thin, pinholes are likely to occur in the protective film, and these pinholes can cause, for example,
There is a problem in that the transparent electrode and the back electrode come into contact and become electrically conductive, resulting in a decrease in yield and performance. In addition, even if it is not a complete pinhole, if the membrane pressure is locally considerably thinned (in this specification, this thinned part is also referred to as "
Pinholes (also called "pinholes") also cause leakage current to flow at those locations, resulting in lower withstand voltage and lower yield when the device is operated.
Various problems such as performance deterioration occur.
本発明は、叙上の事情に鑑み、アモルファス半導体層内
に発生したピンホール上の電極を選択的に除去すること
で該ピンホールに起因する種々の不都合を解消すること
のできるアモルファス半導体装置およびその製法を提供
することを目的とする。In view of the above-mentioned circumstances, the present invention provides an amorphous semiconductor device and an amorphous semiconductor device that can eliminate various inconveniences caused by pinholes by selectively removing electrodes on pinholes generated in an amorphous semiconductor layer. The purpose is to provide the manufacturing method.
［課題を解決するための手段］
本発明のアモルファス半導体装置は、基板上に第１の電
極、アモルファス半導体層および第２の電極がこの順序
で形成され、第１の電極および第２の電極のうちの少な
くとも一方が透光性であるアモルファス半導体装置であ
って、前記アモルファス半導体層形成時に該半導体層内
に発生したピンホール上の第２の電極が、腐蝕性雰囲気
中において、前記ピンホール部の電流密度を他の部分よ
り上げることにより、選択的に除去されていることを特
徴としている。前記ピンホール部の電流密度は、前記第
１もしくは第２の電極のうちの透光性を有する電極を通
して光を照射するか、または、第１の電極と第２の電極
のあいだに電圧を印加することにより、−Ｆげられる。[Means for Solving the Problems] In the amorphous semiconductor device of the present invention, a first electrode, an amorphous semiconductor layer, and a second electrode are formed in this order on a substrate, and An amorphous semiconductor device, at least one of which is translucent, wherein a second electrode on a pinhole generated in the semiconductor layer during formation of the amorphous semiconductor layer is formed in the pinhole portion in a corrosive atmosphere. It is characterized in that it is selectively removed by increasing the current density of the part compared to other parts. The current density in the pinhole portion is determined by irradiating light through one of the first or second electrodes that has translucency, or by applying a voltage between the first electrode and the second electrode. By doing this, -F is obtained.
また、本発明のアモルファス半導体装置の製法は基板１
−に第１の電極、アモルファス半導体層および第２の電
極をこの順序で形成し、かつ、第１の電極および第２の
電極のうちの少なくとも一方を透光性としたアモルファ
ス半導体装置を製造するに際し、第２の電極を形成した
のちに、腐蝕性雰囲気中において、アモルファス半導体
層内に発生したピンホール部の電流密度を他の部分より
上げることにより、前記ピンホール上の第２電極を選択
的に除去することを特徴としている。前記ピンホール部
の電流密度は、前記第１もしくは第２の電極のうちの透
光性を有する電極を通し、て光を照射するか、または、
第１の電極と第２の電極のあいだに電圧を印加すること
により、上げられる。Further, the manufacturing method of the amorphous semiconductor device of the present invention is based on the substrate 1.
- manufacturing an amorphous semiconductor device in which a first electrode, an amorphous semiconductor layer, and a second electrode are formed in this order, and at least one of the first electrode and the second electrode is made transparent. After forming the second electrode, the second electrode on the pinhole is selected by increasing the current density in the pinhole generated in the amorphous semiconductor layer compared to other parts in a corrosive atmosphere. It is characterized by its removal. The current density in the pinhole portion is determined by irradiating light through a translucent electrode of the first or second electrode, or
It is increased by applying a voltage between the first electrode and the second electrode.
［実施例］
第１図は本発明の半導体装置の一実施例の概略説明図で
ある。図において（５）は本発明の一実施例にかかわる
半導体装置であって、該装置図は基板（１）、第１の電
極（′２Ｊ、アモルファス半導体層（３）および第２の
電極（４）とで構成されている。[Embodiment] FIG. 1 is a schematic explanatory diagram of an embodiment of a semiconductor device of the present invention. In the figure, (5) is a semiconductor device according to an embodiment of the present invention, and the device diagram shows a substrate (1), a first electrode ('2J), an amorphous semiconductor layer (3), and a second electrode (4). ).
基板（１）としては、ガラス、耐熱性樹脂、金属板など
を用いることができ、該基板（１）上にＣＶＤ 。As the substrate (1), glass, heat-resistant resin, metal plate, etc. can be used, and CVD is performed on the substrate (1).
真空蒸着、スパッタなどによって厚さ２０００〜１００
００人程度の酸化スズな形成金属酸化物、Ｎ１比、Ｎ（
、Ｃｒなどの金属、Ｍ−〜などの合金、モリブデンシリ
サイドなどの金属シリサイドからなる第１の電極（２）
が形成されている。第１の電極（２）−１−には、アモ
ルファスシリコン、アモルファスシリコンカーバイド、
微結晶シリコンなどのアモルファス半導体層（３）が厚
さ １００〜２０００人で単独または多層に形成されて
いる。Thickness 2000~100mm by vacuum evaporation, sputtering, etc.
00 people form metal oxides such as tin oxide, N1 ratio, N(
, a first electrode (2) made of a metal such as Cr, an alloy such as M-, or a metal silicide such as molybdenum silicide.
is formed. The first electrode (2)-1- is made of amorphous silicon, amorphous silicon carbide,
An amorphous semiconductor layer (3) such as microcrystalline silicon is formed with a thickness of 100 to 2000 layers either singly or in multiple layers.
このアモルファス半導体層（３）は、グロー放電分解法
などにより形成すればよくその形成方法は本発明におい
てとくに限定されるものではない。This amorphous semiconductor layer (3) may be formed by a glow discharge decomposition method or the like, and the method of forming it is not particularly limited in the present invention.
該半導体層（３）上には、第２の電極（４）が形成さ打
ている。第２の電極（４）は第１の電極（２）と同様の
厚さで同様の材料を用いることができるが、第１および
第２の電極のうちの少なくとも一方は、酸化スズなどの
透光性の材料が用いられている。なお、第１の電極に透
光性の材料が用いられるばあいには、基板も透光性の材
料で作製される。図示されていないが、半導体層（３）
中に発生したピンホール」−の第２の電極は、腐蝕性雰
囲気において前記ピンホール部の電流密度を他の部分よ
り上げることにより選択的に除去されている。A second electrode (4) is formed on the semiconductor layer (3). The second electrode (4) may have a similar thickness and be made of the same material as the first electrode (2), but at least one of the first and second electrodes may be made of a transparent material such as tin oxide. A photosensitive material is used. Note that when a light-transmitting material is used for the first electrode, the substrate is also made of a light-transmitting material. Although not shown, the semiconductor layer (3)
The pinholes generated in the second electrode are selectively removed by increasing the current density in the pinholes compared to other parts in a corrosive atmosphere.
このような構成を有する本発明のアモルファス半導体層
は、とくに太陽電池などの光起電力素子であるばあいに
、開放電圧およびフィルファクターが大幅に向上すると
いう利点を有する。The amorphous semiconductor layer of the present invention having such a structure has the advantage that the open-circuit voltage and fill factor are significantly improved, especially when used as a photovoltaic device such as a solar cell.
つぎに本発明の半導体装置の製法の一例について説明す
る。Next, an example of a method for manufacturing a semiconductor device of the present invention will be explained.
まず白板ガラスの基板（１）上にＣＶＤ法、を用いて酸
化スズを８０００人程度形成し、第１の電極（２）とす
る。そして、この第１の電極（２）を形成した基板（１
）をプラズマＣＶＤ装置内に配置し、シランガスなどを
グロー放電分解することにより、合計の厚さ６０００人
程度Ｏ７モルファス半導体層（３）を形成する。つぎに
、半導体層（３）上に真空蒸着法、スパッタリング法な
どにより、厚さ５００’Ｏ入程度の第２の電極（４）が
形成される。First, approximately 8,000 tin oxide layers are formed on a white glass substrate (1) using the CVD method to form a first electrode (2). Then, the substrate (1) on which this first electrode (2) was formed
) is placed in a plasma CVD apparatus and silane gas or the like is decomposed by glow discharge to form an O7 amorphous semiconductor layer (3) with a total thickness of about 6000 layers. Next, a second electrode (4) having a thickness of approximately 500'O is formed on the semiconductor layer (3) by vacuum evaporation, sputtering, or the like.
これをたとえばプラズマエツチング装置に配置し、ＣＣ
ｌ５と０２を導入し、エツチング装置の石英ガラス窓を
通して基板（１）側（半導体層（３）が形成された面と
は逆の面）にたとえばキセノンランプからの光を照射す
る。該光としては、半導体層（３）に吸収される性質を
有するものであれば、他の光源からの光を利用すること
も可能であり、たとえば、水銀−キセノンランプなどを
用いてもよい。この光の照射と同時に、プラズマを発生
させ、”アモルファス半導体層（３）に発生したピンホ
ール上の第２の電極を選択的にエツチングする。このば
あい、ピンホールのない部分の第２の電極も多少エツチ
ングされるが、両者のエツチング速度の差が大きいため
に、ビンホール上の第２の電極を選択的に完全にエツチ
ングすることができる。照射する光の強度は１μＶ／ｃ
Ｊ以上、好ましくはｌＯμｖ／ｃＩ＃以上、１００ｍＷ
／ｃｊ以下が良い。光強度が１μＶ／ｃＪよりも小さい
ばあい、ピンホール部分におけるエツチング速度が低下
し、選択性が低下する。また、１００ｍＷ／Ｃ−をこえ
ると光源の問題から基板の大きさが制限される。This is placed in, for example, a plasma etching device, and CC
15 and 02 are introduced, and light from, for example, a xenon lamp is irradiated onto the substrate (1) side (the opposite side to the side on which the semiconductor layer (3) is formed) through the quartz glass window of the etching device. As the light, it is also possible to use light from other light sources as long as it has the property of being absorbed by the semiconductor layer (3); for example, a mercury-xenon lamp or the like may be used. At the same time as this light irradiation, plasma is generated to selectively etch the second electrode on the pinhole generated in the amorphous semiconductor layer (3). The electrode is also etched to some extent, but because the difference in etching speed between the two is large, the second electrode above the via hole can be selectively and completely etched.The intensity of the irradiated light is 1 μV/c.
J or more, preferably lOμv/cI# or more, 100mW
/cj or less is better. When the light intensity is less than 1 μV/cJ, the etching rate at the pinhole portion decreases, resulting in a decrease in selectivity. Further, when the power exceeds 100 mW/C-, the size of the substrate is limited due to problems with the light source.
あるいは、光を照射する代わりに、第１の電極と第２の
電極のあいだに直流電圧を印加しながら選択的にピンホ
ール上の第２の電極をエツチングすることも可能である
。印加する電圧は、０．１ボルト以上、２０ボルト以下
が好ましい。印加電圧が０．１ボルトよりも小さくなる
と、選択性が低下する。また、２０ボルトをこえると、
半導体装置が破壊される可能性がある。Alternatively, instead of irradiating with light, it is also possible to selectively etch the second electrode above the pinhole while applying a DC voltage between the first electrode and the second electrode. The applied voltage is preferably 0.1 volt or more and 20 volts or less. When the applied voltage is less than 0.1 volts, selectivity decreases. Also, if it exceeds 20 volts,
The semiconductor device may be destroyed.
なお、前記電圧を印加する方向に制限はないが、アモル
ファス半導体装置に対して逆方向、すなわち、ｐ型半導
体に対し負の電圧をまたｎ型半導体に対し正の電圧を印
加することが、エツチングの選択性を向上させるという
点で好ましい。Although there is no limit to the direction in which the voltage is applied, etching can be achieved by applying a negative voltage to the amorphous semiconductor device in the opposite direction, that is, applying a negative voltage to the p-type semiconductor and a positive voltage to the n-type semiconductor. This is preferable in that it improves the selectivity of .
前記ピンホール上の第２電極の除去は、腐蝕性雰囲気中
において行なわれる。腐蝕性雰囲気としてはハロゲンラ
ジカルを含むものが種々の電極材料を選択性よくエツチ
ングできるという点で好ましく、また、グロー放電など
のプラズマ装置内で発生されることが効果的なエツチン
グ除去という点で好ましい。Removal of the second electrode over the pinhole is performed in a corrosive atmosphere. The corrosive atmosphere is preferably one containing halogen radicals because it can selectively etch various electrode materials, and preferably generated in a plasma device such as a glow discharge for effective etching removal. .
腐蝕性雰囲気は、第２の電極によって適宜選択するのが
好ましく、たとえば、ｋおよびＮ合金に対してはＣＣＩ
ａまたはｌ３ＣＮ３を主として用いることができる。Ｍ
ＯＳＮ１などに対しては、Ｃ２Ｃｌ２Ｆ４を用いること
ができる。金属シリサイドに対してはＣＦ４、ＣＣｌ２
Ｆ２．０２を用いることができる。第２の電極が酸化ス
ズのばあいは、プラズマエツチングを適用するのは好ま
しくなく、たとえば亜鉛粉を混入させた１ｌｃ１２％水
溶液の中に浸し、これにキセノンランプなどの先を照射
することにより、選択的に半導体層のピンホール上の酸
化スズを除去することができる。The corrosive atmosphere is preferably selected appropriately by the second electrode, for example CCI for k and N alloys.
a or l3CN3 can be primarily used. M
For OSN1 etc., C2Cl2F4 can be used. CF4, CCl2 for metal silicide
F2.02 can be used. If the second electrode is tin oxide, it is not preferable to apply plasma etching; for example, by immersing it in a 1LC 12% aqueous solution mixed with zinc powder and irradiating it with the tip of a xenon lamp, etc. Tin oxide on pinholes in the semiconductor layer can be selectively removed.
第２の電極を除去するための処理時間は第２の電極の材
料とその膜厚および処理方法とその条件によって異なる
が、概ね３０秒から１時間程度であ“る。The processing time for removing the second electrode varies depending on the material of the second electrode, its film thickness, processing method, and conditions, but is approximately 30 seconds to 1 hour.
以上のような操作によって、ピンホール箇所にのみ光起
電流または注入電流が流れ、この部分に形成された第２
の電極のエツチング速度が増大する。これによって、選
択的にピンホール上の第２の電極を除去することができ
る。By the above operation, the photovoltaic current or injection current flows only in the pinhole location, and the second
The etching rate of the electrode is increased. Thereby, the second electrode above the pinhole can be selectively removed.
つぎに実施例にもとづき本発明の半導体装置およびその
製法を説明するが、本発明はもとよりかかる実施例に限
定されるものではない。Next, the semiconductor device of the present invention and its manufacturing method will be explained based on Examples, but the present invention is not limited to these Examples.
実施例１
厚さが２ 、 Ｏｒａｔｓの白板ガラス製の基板（１）
上にＣＶＤ法により厚さが６０００人の５ｎ０２からな
る透明な第１の電極（′２Ｊを設け、そののち、グロー
放電分解法によって第１の電極（２）側から１．厚さが
１５０人のｐ型アモルファスシリコンカーバイド、６０
００人のｉ型アモルファスシリコン、３００人のｎ型微
結晶シリコンからなる半導体層（３）を基板温度２００
℃、圧力１．０Ｔｏｒｒの条件のもとで形成した。Example 1 Substrate (1) made of white glass from Orats with a thickness of 2
A transparent first electrode ('2J) made of 5N02 with a thickness of 6000 mm was provided on the top using the CVD method, and then a transparent first electrode (150 mm thick) was formed from the first electrode (2) side using the glow discharge decomposition method. p-type amorphous silicon carbide, 60
Semiconductor layer (3) consisting of 00 amorphous silicon and 300 N -type microcrystal silicon (3) of 300 people (3)
It was formed under conditions of temperature and pressure of 1.0 Torr.
つぎに、電子ビーム蒸若により、３０人の厚さのＮｏ、
さらには５０００人の厚さのＮを第２の電極（４）とし
て形成した。Next, by electron beam evaporation, a 30-person thick No.
Furthermore, N was formed to a thickness of 5000 as the second electrode (4).
このようにしてえられた太陽電池をその＋側および一側
の画電極がトレーに電気的に充分接触するようにセット
してプラズマエツチング装置内に配置した。エツチング
装置の石英ガラス窓を通して基板（１）側よりキセノン
ランプからの光を照射した。ガラス面上での照射光強度
は２０Ｉｌｌν／ ｃｊであった。これと同時にプラズ
マ装置にＣＣｌ４と０２を導入し高周波電源を用いてプ
ラズマを発生させた。２０分間この処理を続けることに
より、半導体層（３）に発生したピンホール上の裏面電
極（４）がエツチングされた。これにより、ＡＭｌ、５
．１００ｉＷ／ｃシの測定条件下で太陽電池のフィルフ
ァクターはｌＯサンプルの平均で５３％から６８％に大
きく向上した。The thus obtained solar cell was placed in a plasma etching apparatus with its positive side and one side picture electrodes set in sufficient electrical contact with the tray. Light from a xenon lamp was irradiated from the substrate (1) side through the quartz glass window of the etching device. The intensity of the irradiated light on the glass surface was 20 Illv/cj. At the same time, CCl4 and 02 were introduced into the plasma device and plasma was generated using a high frequency power source. By continuing this process for 20 minutes, the back electrode (4) on the pinhole generated in the semiconductor layer (3) was etched. This gives AMl, 5
．． Under the measurement condition of 100 iW/c, the fill factor of the solar cell was significantly improved from 53% to 68% on average for the IO sample.
実施例２
実施例１においてギセノンランプ光を照射するかわりに
、太陽電池の両電極間にＩＯＶの逆方向直流電圧を印加
し２、処理時間を５分間とした以外は、実施例１と同様
に実施した。実施例１と同様の測定条件でフィルファク
ターは１０サンプルの平均で５２？ｏから６９％に大き
く向上した。Example 2 The procedure was carried out in the same manner as in Example 1, except that instead of irradiating the gysenon lamp light in Example 1, a reverse DC voltage of IOV was applied between both electrodes of the solar cell, and the processing time was 5 minutes. did. Under the same measurement conditions as in Example 1, the average fill factor of 10 samples was 52? This was a significant improvement from o to 69%.
［発明の効果］
本発明のアモルファス半導体装置およびその製法は、ア
モルファス半導体装置の歩留りおよび性能を向上させ、
とくに、太陽電池においてフィルファクターを大幅に向
上させるという効果を奏する。[Effects of the Invention] The amorphous semiconductor device and the manufacturing method thereof of the present invention improve the yield and performance of the amorphous semiconductor device,
In particular, it has the effect of significantly improving the fill factor in solar cells.
第１図は本発明の十導体装置の一実施例の概略説明図で
ある。
（図面の主要ｎ号）
（５）二半導体装置
（１）二基板
（２）：第１の電極
（３）；アモルファス半導体層
（４）：第２の電極FIG. 1 is a schematic explanatory diagram of an embodiment of the ten-conductor device of the present invention. (Main number n in the drawing) (5) Two semiconductor devices (1) Two substrates (2): first electrode (3); amorphous semiconductor layer (4): second electrode
Claims (1)
第２の電極がこの順序で形成され、第１の電極および第
２の電極のうちの少なくとも一方が透光性であるアモル
ファス半導体装置であって、前記アモルファス半導体層
形成時に該半導体層内に発生したピンホール上の第２の
電極が、腐蝕性雰囲気中において、前記ピンホール部の
電流密度を他の部分より上げることにより、選択的に除
去されていることを特徴とするアモルファス半導体装置
。 ２ 前記ピンホール部の電流密度が、前記第１または第
２電極のうち透光性を有する電極を通して光を照射する
ことにより上げられる請求項１記載のアモルファス半導
体装置。 ３ 前記ピンホール部の電流密度が、前記第１と第２電
極とのあいだに電圧を印加することにより上げられる請
求項１記載のアモルファス半導体装置。 ４ 前記アモルファス半導体装置が光起電力素子である
請求項１、２または３記載のアモルファス半導体装置。 ５ 前記アモルファス半導体層がアモルファスシリコン
系半導体、微結晶シリコン系半導体またはその混合物で
ある請求項１、２、３または４記載のアモルファス半導
体装置。 ６ 前記第１の電極および第２の電極が金属、合金、導
電性金属酸化物、金属シリサイドのうちから選ばれたも
のからなる請求項１、２、３、４または５記載のアモル
ファス半導体装置。 ７ 基板上に第１の電極、アモルファス半導体層および
第２の電極をこの順序で形成し、かつ、第１の電極およ
び第２の電極のうちの少なくとも一方を透光性としたア
モルファス半導体装置を製造するに際し、第２の電極を
形成したのちに、腐蝕性雰囲気中において、アモルファ
ス半導体層内に発生したピンホール部の電流密度を他の
部分より上げることにより前記ピンホール上の第２の電
極を選択的に除去することを特徴とするアモルファス半
導体装置の製法。 ８ 前記ピンホール部の電流密度が、前記第１または第
２電極のうち透光性を有する電極を通して光を照射する
ことにより上げられる請求項７記載のアモルファス半導
体装置の製法。 ９ 前記ピンホール部の電流密度が、前記第１と第２電
極とのあいだに電圧を印加することにより上げられる請
求項７記載のアモルファス半導体装置の製法。 １０ 前記アモルファス半導体装置が光起電力素子であ
る請求項７、８または９記載のアモルファス半導体装置
の製法。 １１ 前記腐蝕性雰囲気がハロゲンラジカルを含んでい
る請求項７、８、９または１０記載のアモルファス半導
体装置の製法。 １２ 前記腐蝕性雰囲気を発生させる手段がプラズマ装
置である請求項７、８、９、１０または１１記載のアモ
ルファス半導体装置の製法。 １３ 照射する光の強度が１μＷ／ｃｍ＾２以上、１０
０ｍＷ／ｃｍ＾２以下である請求項８記載のアモルファ
ス半導体装置の製法。 １４ 第１の電極と第２の電極のあいだに印加する電圧
が０．１ボルト以上で２０ボルト以下である請求項９記
載のアモルファス半導体装置の製法。 １５ 前記電圧がアモルファス半導体装置に対して逆方
向に印加される請求項１４記載のアモルファス半導体装
置の製法。[Claims] 1. A first electrode, an amorphous semiconductor layer, and a second electrode are formed in this order on a substrate, and at least one of the first electrode and the second electrode is transparent. In the amorphous semiconductor device, a second electrode on a pinhole generated in the semiconductor layer during formation of the amorphous semiconductor layer increases current density in the pinhole part more than other parts in a corrosive atmosphere. An amorphous semiconductor device characterized in that the amorphous semiconductor device is selectively removed by. 2. The amorphous semiconductor device according to claim 1, wherein the current density in the pinhole portion is increased by irradiating light through one of the first or second electrodes that has translucency. 3. The amorphous semiconductor device according to claim 1, wherein the current density in the pinhole portion is increased by applying a voltage between the first and second electrodes. 4. The amorphous semiconductor device according to claim 1, 2 or 3, wherein the amorphous semiconductor device is a photovoltaic device. 5. The amorphous semiconductor device according to claim 1, wherein the amorphous semiconductor layer is an amorphous silicon-based semiconductor, a microcrystalline silicon-based semiconductor, or a mixture thereof. 6. The amorphous semiconductor device according to claim 1, wherein the first electrode and the second electrode are made of one selected from metal, alloy, conductive metal oxide, and metal silicide. 7. An amorphous semiconductor device in which a first electrode, an amorphous semiconductor layer, and a second electrode are formed in this order on a substrate, and at least one of the first electrode and the second electrode is transparent. During manufacturing, after forming the second electrode, the current density in the pinhole portion generated in the amorphous semiconductor layer is made higher than in other portions in a corrosive atmosphere, thereby forming the second electrode on the pinhole. A method for manufacturing an amorphous semiconductor device characterized by selectively removing. 8. The method for manufacturing an amorphous semiconductor device according to claim 7, wherein the current density in the pinhole portion is increased by irradiating light through one of the first or second electrodes that has translucency. 9. The method of manufacturing an amorphous semiconductor device according to claim 7, wherein the current density in the pinhole portion is increased by applying a voltage between the first and second electrodes. 10. The method for manufacturing an amorphous semiconductor device according to claim 7, 8 or 9, wherein the amorphous semiconductor device is a photovoltaic device. 11. The method for manufacturing an amorphous semiconductor device according to claim 7, 8, 9 or 10, wherein the corrosive atmosphere contains halogen radicals. 12. The method for manufacturing an amorphous semiconductor device according to claim 7, 8, 9, 10 or 11, wherein the means for generating the corrosive atmosphere is a plasma device. 13 The intensity of the irradiated light is 1 μW/cm^2 or more, 10
9. The method for manufacturing an amorphous semiconductor device according to claim 8, wherein the electric power is 0 mW/cm^2 or less. 14. The method for manufacturing an amorphous semiconductor device according to claim 9, wherein the voltage applied between the first electrode and the second electrode is 0.1 volt or more and 20 volts or less. 15. The method for manufacturing an amorphous semiconductor device according to claim 14, wherein the voltage is applied in a reverse direction to the amorphous semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129585A JPH01298772A (en) | 1988-05-26 | 1988-05-26 | Amorphous semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129585A JPH01298772A (en) | 1988-05-26 | 1988-05-26 | Amorphous semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01298772A true JPH01298772A (en) | 1989-12-01 |
Family
ID=15013089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63129585A Pending JPH01298772A (en) | 1988-05-26 | 1988-05-26 | Amorphous semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01298772A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10950391B2 (en) | 2017-09-15 | 2021-03-16 | Kabushiki Kaisha Toshiba | Photoelectric conversion device and manufacturing method and apparatus thereof |
-
1988
- 1988-05-26 JP JP63129585A patent/JPH01298772A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10950391B2 (en) | 2017-09-15 | 2021-03-16 | Kabushiki Kaisha Toshiba | Photoelectric conversion device and manufacturing method and apparatus thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4166918A (en) | Method of removing the effects of electrical shorts and shunts created during the fabrication process of a solar cell | |
| US4196438A (en) | Article and device having an amorphous silicon containing a halogen and method of fabrication | |
| KR100971658B1 (en) | Method for texturing of silicon solar cell | |
| JP3510740B2 (en) | Manufacturing method of integrated thin-film solar cell | |
| KR100343241B1 (en) | Method for producing photovoltaic element | |
| JPH07297421A (en) | Manufacture of thin film semiconductor solar battery | |
| JPS61198685A (en) | Semiconductor device and its manufacture | |
| US20010007306A1 (en) | Electrolytic etching method, method for producing photovoltaic element, and method for treating defect of photovoltaic element | |
| JPS5914682A (en) | Amorphous silicon solar battery | |
| JP2014075418A (en) | Silicon substrate for solar cell and manufacturing method therefor, and solar cell | |
| JPH01298772A (en) | Amorphous semiconductor device and manufacture thereof | |
| JP3006701B2 (en) | Thin-film semiconductor solar cells | |
| JP4197863B2 (en) | Photovoltaic device manufacturing method | |
| JPS6249753B2 (en) | ||
| JP2001345463A (en) | Photovoltaic device and its producing method | |
| JP2016106440A (en) | Photoelectric conversion device manufacturing method | |
| JP2004241618A (en) | Manufacturing method of photovoltaic element | |
| JPS6258685A (en) | Manufacture of amorphous semiconductor solar cell | |
| JP3142682B2 (en) | Solar cell manufacturing method and manufacturing apparatus | |
| JPS58111379A (en) | Thin-film solar cell | |
| JP4052782B2 (en) | Integrated photovoltaic device and method for manufacturing the same | |
| JP3337918B2 (en) | Method for manufacturing photovoltaic element | |
| JP3823166B2 (en) | Electrolytic etching method, photovoltaic device manufacturing method, and photovoltaic device defect processing method | |
| JP2001237442A (en) | Solar cell and its manufacturing method | |
| JPS6244863B2 (en) |