JPH01297754A - Interface system - Google Patents

Interface system

Info

Publication number
JPH01297754A
JPH01297754A JP12709388A JP12709388A JPH01297754A JP H01297754 A JPH01297754 A JP H01297754A JP 12709388 A JP12709388 A JP 12709388A JP 12709388 A JP12709388 A JP 12709388A JP H01297754 A JPH01297754 A JP H01297754A
Authority
JP
Japan
Prior art keywords
interface
rack
address
signal
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12709388A
Other languages
Japanese (ja)
Other versions
JPH077373B2 (en
Inventor
Tomio Ikejima
池嶋 冨美夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP12709388A priority Critical patent/JPH077373B2/en
Publication of JPH01297754A publication Critical patent/JPH01297754A/en
Publication of JPH077373B2 publication Critical patent/JPH077373B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To detect the excess connection of an interface by subtracting a null address sequentially by the subtracter of an interface device when a main body device sends the null address not being indicated by the interface device, and transmitting a detecting signal to the discriminator of a main body. CONSTITUTION:When an interface unit 3 in a basic part is indicated, the value of a rack select signal is subtracted sequentially by the subtracter 5 of each additional interface starting from the subtracter of the interface unit of the basic part. For example, when an eighth additional unit 20-8 is connected exceeding a regulated number, an input/output processor 2 outputs the rack select signal of 0 similarly, and the rack select signal 0 is detected by the detecting circuit 5B of the additional interface unit 20-8, and a 0 detecting signal is outputted to a rack over information line 13, thereby, the input/output processor 2 recognizes that the connection of the additional interface units exceeding the regulated number is performed.

Description

【発明の詳細な説明】 〔産業上の利用分野) 本発明は共通ハスに複数のインターフェース装置を接続
するインターフェースシステムに関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an interface system for connecting a plurality of interface devices to a common lot.

(従来の技術) 第3図は従来一般に広く用いらねでいる複数のインター
フェース装置(ユニッ[〜)を接続するシステムの構成
を示す。
(Prior Art) FIG. 3 shows the configuration of a system for connecting a plurality of interface devices (units), which has been widely used in the past.

第3図において、1はプロセッサユニットであり、基本
部110ユニツ1〜3およびインターフェース(T10
)ユニッl−5−1〜5〜2を択一的に選択して、選択
されたインターフェースユニットを介して外部機器との
間で情報の通信を行う。
In FIG. 3, 1 is a processor unit, which includes a basic section 110 units 1 to 3 and an interface (T10
) Units l-5-1 to l-5-2 are alternatively selected and information is communicated with external equipment via the selected interface unit.

インターフェースの選択を行うために、基本部インター
フェースユニツ1〜、第1〜第nのインターフェースユ
ニット5−1〜5−nとプロセッサユニット1との間に
ラックセレク1〜線4−1〜4−nが設りられている。
In order to select an interface, rack select lines 1 to 4-1 to 4-n are connected between the basic interface units 1 to 1, the first to n-th interface units 5-1 to 5-n, and the processor unit 1. is set up.

プロセッサユニット内に設けら4また人出カプロセッサ
2はインターフェースユニットを指定する13号をラッ
クセI/り1・線4−1〜4−nにア1〜レス発生器2
−1によりイj(給することにより、選択されたインタ
ーフェースユニッ[〜か動作可能状態と)7る。選択さ
Jまたインターフェースユニッ)−から転送される・l
i!i報は不図示のハスを介して人出力ブロセッヅ2に
対して送られる。
The output processor 2 is provided in the processor unit 4, and the output processor 2 connects No. 13, which designates the interface unit, to the rack cell I/receiver 1 and lines 4-1 to 4-n to the address generator 2.
-1 causes the selected interface unit to become operational. Selected JAlso transferred from the interface unit)
i! The i-report is sent to the human output block 2 via a lotus (not shown).

ここで第1〜第nのインターフェースユニットは増設さ
れたインターフェースユニットである。
Here, the first to nth interface units are added interface units.

例えは7個のインターフェースユニットを増設する場合
には8木のラックセレク1〜線か必要であり、増設イン
ターフェースユニッ1へか増加するにしたかってラック
セレク1〜F1.QもJ曽やさ?jりれはならないとい
う欠点かあった。この欠点を解決するために、次に提案
されたインターフェースユニットの接続方式(第2の従
来例)を第4図に示す。
For example, when adding seven interface units, eight rack select lines 1 to F1 are required, and as the number of additional interface units increases, rack select lines 1 to F1. Is Q also J Soyasa? There was a drawback that it didn't work. In order to solve this drawback, the next proposed interface unit connection method (second conventional example) is shown in FIG.

第4図において第3図に示す第1の従来例同様の箇所に
は同一の符号をイ」シている。
In FIG. 4, parts similar to those in the first conventional example shown in FIG. 3 are designated by the same reference numerals.

第2の従来例はランクセ1ノクト線4を共通ハスで接続
する例であり、インターフェースユニッ1−に予め識別
番号を割り当てておき、例えば図に示ずにうに3木のラ
ックセレクト線に3ヒツI・て識別番号を示すラックセ
レクト信号を供給することににって、識別番号か示す増
設インターフェースユニットを入出力プロセッサ2か選
択する。
The second conventional example is an example in which the rack select wires 1 and 4 are connected by a common lot, and an identification number is assigned to the interface unit 1 in advance, and for example, three rack select wires are connected to three rack select wires (not shown in the figure). By supplying a rack select signal indicating the identification number to the input/output processor 2, the expansion interface unit indicated by the identification number is selected.

一方、増設インターフェースユニッl−5側には第5図
に示ずJ:うに、」1記識別番号を設定するだめの設定
スイッチ騒と、ラックセレクト信号の識別を行うコンパ
レータ5Bか設りられている。設定スイッチいにより設
定さねる識別番号とラックセレク]・線から指示される
識別番号とをコンパレータ5Bか比較し、識別番号か一
致したとぎに、このインターフェースユニッ1−か選択
されたことをコンパレータ5Bか判断し、一致信号を動
作可能状態を指示するセレク1〜信号どしてインターフ
ェースユニットの制御回路5Cに出力している。
On the other hand, on the expansion interface unit 1-5 side, a comparator 5B is installed, which is not shown in FIG. There is. Compare the identification number set by the setting switch and the rack select line with the identification number indicated by the comparator 5B, and when the identification numbers match, the comparator 5B indicates that this interface unit 1- has been selected. A match signal is output to the control circuit 5C of the interface unit as a select 1 signal indicating an operable state.

このような第2の従来例においては増設インターフェー
スユニッ1〜を増加してもラックセレクト線4の本線は
増やさなくてもよいというメリットか生したか、それぞ
れの増設インターフェースユニッI−に設定スインチ5
八を設番づなりれ+jならず、操作者か設定スへッチ5
八を操作してインターフェースユニットの識別番号を設
定しなりれはノJらないという欠点か生してきた。
In this second conventional example, the main line of the rack select line 4 does not have to be increased even if the number of expansion interface units 1 to 1 is increased, which may be an advantage.
8 to set number +j, operator or setting step 5
The drawback is that the interface unit's identification number cannot be set by operating the 8.

この欠点を解決するために、改良されたインターフェー
スユニッ1〜の構成を第6図に示す。
In order to solve this drawback, the configuration of improved interface units 1 to 1 is shown in FIG.

第6図において、増設インターフェースユニッl〜5を
次段のi!!!設インターフェースユニッ1−(不図示
)の間に入力信号な1′”ずつ減算して出力する減算器
5AAが設りられている。また、増設インターフェース
ユニット5内にはラックセレクト線4の信号が°゛0°
°ずなわちすへてレヘルパI2°“であることを検出す
る゛′0″0′53Bか設りられている。
In FIG. 6, the expansion interface units 1 to 5 are connected to the next i! ! ! A subtracter 5AA is provided between the expansion interface unit 1 and (not shown) which subtracts the input signal by 1''' and outputs the subtractor 5AA. °゛0°
0'53B is provided to detect that it is the helper I2.

人出力プロセッサ2が選択したい識別番号をラックセレ
クト線に3ビット信号て供給すると、この信号は各ユニ
ットの減算器5AAにより順次減算されて、目的のユニ
ットにおし)て0”°となる。従って、この0°′の信
号を検出するインターフェースユニットか入出カプロセ
ッサか選択するインターフェースユニットどなる。
When the human output processor 2 supplies the identification number to be selected as a 3-bit signal to the rack select line, this signal is sequentially subtracted by the subtracter 5AA of each unit and becomes 0'' in the target unit. Therefore, which interface unit selects the interface unit that detects this 0°' signal or the input/output processor?

この接続方式によって操作者による識別番号の設定とい
う欠点を解消できるようになってきlこ。
This connection method makes it possible to eliminate the drawback of setting an identification number by the operator.

(発明か解決しようとする課題) このような第2の従来例におりるインターフェースシス
テムにおいて、増設可能なインターフェースユニットの
台数はラック信号線の本数にJ:り定まるが、大多数の
インターフェースユニットを増設可能とするために、ラ
ック信号線の数を増しておくと、規定数以上の増設ユニ
ットか接続された場合にはその確認かテ1〔シいという
解決すべき問題点があった、この点に簡単に説明してお
く。
(Problem to be solved by the invention) In the interface system according to the second conventional example, the number of interface units that can be expanded is determined by the number of rack signal lines. If the number of rack signal lines is increased in order to enable expansion, there is a problem that needs to be resolved when more than the specified number of expansion units are connected. Let me briefly explain the points.

ラック信号線を例えは10木とした場合増設可能なイン
ターフェースユニットの数は、210個というように非
富に多数となる。したがって、インターフェースユニッ
トを増設したいときは既存のインターフェースユニット
を操作者か目視て割数するという煩しい作業か第6図に
示すインターフェースユニットを用いた場合には必要と
なる。
For example, if the rack signal lines are 10-tree, the number of interface units that can be added is extremely large, such as 210. Therefore, when it is desired to add an interface unit, the operator must visually divide the existing interface unit, which is a cumbersome task, if the interface unit shown in FIG. 6 is used.

そこて、本発明の目的は、」二連の問題点を解決し、規
定数以上のインターフェース装置か接続されていること
を自動的に検出てきるインターフェースシステムを1足
イ共することにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the two problems and provide an interface system that can automatically detect that more than a specified number of interface devices are connected.

〔課題を解決するための手段〕[Means to solve the problem]

このような目的を達成するために、木発明は、複数のイ
ンターフェース装置を択一的に選択指定するためのアド
レスを本体装置のアドレス発生器から信号線を介して直
列接続の前記インターフェース装置に送出するインター
フェースシステムであって、前記インターフェース装置
の各々は、入力する前記アドレスを減算して次段のイン
ターフェース装置に出力する減算器と、該減算器で減算
前の入力アドレスが所定のアドレスであること検出する
とその検出信号を前記本体装置に送出するアドレス検出
器とを有しており、前記本体装置GJ、前記アドレス発
生器から特定のアドレスを出力したときに前記複数のイ
ンターフェース装置のいずれかから前記検出信号を受信
したときには、予め定められだ個数以上の前記インター
フェース装置が接続されていると判別する判別器を具え
たことを特徴とする。
In order to achieve such an object, the present invention transmits an address for selectively specifying a plurality of interface devices from an address generator of the main device to the serially connected interface devices via a signal line. , wherein each of the interface devices includes a subtracter that subtracts the input address and outputs the subtracted address to the next stage interface device, and the input address before subtraction by the subtracter is a predetermined address. and an address detector that sends a detection signal to the main unit when detected, and when a specific address is output from the main unit GJ or the address generator, the address detector outputs the detection signal from any of the plurality of interface devices. The present invention is characterized in that it includes a discriminator that determines that a predetermined number or more of the interface devices are connected when a detection signal is received.

(作 用) 木発明は、インターフェース装置を指定しない空アドレ
スを特定のアドレスとして設けており、本体装置から空
ア)−レスを送出したときに、この空ア1ヘレスはイン
ターフェース装置の減算器により順次減算される。イン
ターフェース装置のいずれかの検出器が検出信号を本体
装置の判別器に対して応答送信したときは、予め定めら
れた接続可数な個数を超えて、インターフェース装置か
接続されているので、判別器は上記検出信号を受信する
ことによりインターフェースの超過接続を自動的に検出
することかできる。
(Function) In the tree invention, an empty address that does not specify an interface device is provided as a specific address, and when an empty address is sent from the main device, this empty address is processed by the subtracter of the interface device. Subtracted sequentially. When any of the detectors of the interface device sends a detection signal as a response to the discriminator of the main device, the number of interface devices connected exceeds the predetermined number that can be connected. can automatically detect over-connection of an interface by receiving the detection signal.

〔実施例〕〔Example〕

以下、図面を参照して木発明の実施例を詳細に説明する
Hereinafter, embodiments of the wooden invention will be described in detail with reference to the drawings.

第1図は本発明実施例の基本構成を示す。FIG. 1 shows the basic configuration of an embodiment of the present invention.

木実施例は第6図に示す第2の従来例のシステム構成に
ラックオーバー通知の旨を知らせる信号を伝送する信号
線13を人出カプロセッサ2の判別器2−2の一端と接
続し、各増設ユニッl−20−1〜20−7から、ラッ
クセレクト信号か°°0°°であることを検出した旨の
信号を、レヘル゛H”′の信号形態てラックオーバー通
知線13に出力するようにしている。
In the tree embodiment, the signal line 13 for transmitting a signal notifying the rack over notification is connected to one end of the discriminator 2-2 of the turnout processor 2 in the system configuration of the second conventional example shown in FIG. Each expansion unit l-20-1 to 20-7 outputs a signal indicating that it has detected that the rack select signal is °°0°° to the rack over notification line 13 in the form of a level H"' signal. I try to do that.

また、各増設ユニットを選択するための識別番号として
基本部■10を0°°、第1の増設インターフェースユ
ニット20−1を°1″・・・第7の増設インターフェ
ースユニット20−7を“7″と割り当て、3ヒツトの
ラックセレクト信号によりインターフェースユニットを
選択するものとする。
Also, as an identification number for selecting each expansion unit, the basic part ■10 is set to 0°°, the first expansion interface unit 20-1 is set to ``1'', and the seventh expansion interface unit 20-7 is set to ``7''. '', and the interface unit is selected by the three-hit rack select signal.

t2お、基本部インターフェースユニットはラックオー
バ通知線には接続しない。
t2 Oh, the basic interface unit is not connected to the rack over notification line.

したかって、0°′かインターフェースの接続確認のと
きの空アドレスとなる。
Therefore, it becomes 0°' or an empty address when checking the interface connection.

また、人出カプロセッサにはラックオーバー血信線にレ
ベル゛H“の信号か発生したことを検出すると予め定め
られた個数以上の増設インターフェースユニットか接続
すると判別する判別器2−1か設けられている。なおこ
の判別器にはコンパレータなとを用いた公知の信号レベ
ル判定器を用いれはよい。
In addition, the pedestrian processor is provided with a discriminator 2-1 that determines that a predetermined number or more of expansion interface units are connected when it detects that a level "H" signal is generated on the rack over blood line. Note that this discriminator may be a known signal level discriminator using a comparator or the like.

第2図は本発明実施例の増設インターフェースユニット
の回路構成を示す。
FIG. 2 shows the circuit configuration of the additional interface unit according to the embodiment of the present invention.

第2図において、増設インターフェースユニッ]・20
内には、第6図に示す従来例と同様の′fA算器5AA
 と゛0″検出回路53Bか設けられており、” o 
”検出回路58Bにおいて、ラックセレクト信号か0′
″であることか検出されると、その旨を示ず゛0°′検
出信号か制御回路5Cに出力されると共に、チックオー
バ通知線13にも出力される。
In Figure 2, the expansion interface unit]・20
Inside is a 'fA calculator 5AA similar to the conventional example shown in FIG.
A "0" detection circuit 53B is provided, and "0" detection circuit 53B is provided.
``In the detection circuit 58B, whether the rack select signal is 0'
'', a detection signal of ``0'' is outputted to the control circuit 5C and also to the tick-over notification line 13 without indicating that fact.

第1図に戻り、次に本実施例の動作説明を行う。Returning to FIG. 1, the operation of this embodiment will now be explained.

電鯨オンのイニシャル時に人出力ブロセッザ2から、ラ
ックセレクト信号” o ”を出力すると、  5すな
わち、基本部インターフェースユニッl〜3を指定する
と、基本部インターフェースユニッi〜の減算器から始
まって各増設インターフェースユニットの減算器5AA
ににリラックセレク1−信号の値は0→7−6・・・→
1と順次減算されていく。ここて、増設インターフェー
スユニット20の接続個数が規定範囲内であれは、増設
インターフェースユニツl−20−1〜20−7はラッ
クセレクト信号“°0′°を検出しないので、ラックオ
ーバ通知線13においては“0“検出信号か発生されな
い。
When the rack select signal "o" is output from the human output processor 2 at the initial time of power-on, when the basic interface unit l~3 is specified, each extension starts from the subtracter of the basic interface unit i~. Interface unit subtractor 5AA
Relax select 1-signal value is 0 → 7-6...→
1 and are sequentially subtracted. Here, if the number of connected extension interface units 20 is within the specified range, the extension interface units l-20-1 to 20-7 do not detect the rack select signal "°0'°, so the rack over notification line 13 is a “0” detection signal or not generated.

次に、例えば、第8の増設ユニット20−8が規定数を
超えて接続された場合には、人出カプロセッサ2が同様
に′0゛′のラックセレクト信号を出力すると、ラック
セレクト信号は増設ユニット20−8に入力する時点で
0′°となるので増設インターフェースユニッl−20
−8の0検出回路58Bでラックセレク1−信号゛0′
”を検出し、ラックオーバー通知線13にo”検出信号
か出力される。人出カプロセッサ2はこの“0°′検出
信号を入力することにより増設インターフェースユニッ
トが台数オーバーであることか判断てきる。
Next, for example, if the number of eighth expansion units 20-8 exceeds the specified number, and the crowd processor 2 similarly outputs a rack select signal of '0'', the rack select signal is Since it is 0'° at the time of input to the expansion unit 20-8, the expansion interface unit l-20
-8 0 detection circuit 58B rack select 1- signal ``0'
” is detected, and an o detection signal is output to the rack over notification line 13. By inputting this "0°" detection signal, the turnout processor 2 can determine whether the number of additional interface units is exceeded.

一方、正規の数の増設インターフェースユニットの接続
状態において通常のシステム作動時に、人出カプロセッ
サ2か例えはラックセレクト信号として、例えば1゛°
を出力すると、第1の増設インターフェースユニット2
0−1の゛0°’検出(K号をラックオーバ通知線13
に出力する。したが)て、本発明においては人出カプロ
セッサ2はこの“0′”検出信号を受信することて増設
インターフェースユニットの選択が確実に行なわれるこ
とを知ることができ、換言すれは、゛0°′検出信号か
発生しないことにより増設インターフェースユニットの
故障を知ることかてぎるというメリットも得られる。
On the other hand, during normal system operation with a regular number of expansion interface units connected, the crowd processor 2 outputs a signal of, for example, 1° as a rack select signal.
When outputting , the first expansion interface unit 2
0-1 '0°' detection (rack over notification line 13 for No. K)
Output to. Therefore, in the present invention, the people flow processor 2 can know that the selection of the additional interface unit is reliably performed by receiving this "0'" detection signal. Another advantage is that it is possible to know the failure of the expansion interface unit by not generating the °' detection signal.

次に本実施例の応用形態については次のことが考えられ
る。
Next, regarding the application form of this embodiment, the following can be considered.

1) 本実施例においては基本部インターフェースユニ
ット3とラックオーバー通知線を接続しないようにして
いるか、基本部インターフェースユニットの選択確認を
行いたい場合には、ラックオーバー通知線に接続する。
1) In this embodiment, the basic part interface unit 3 and the rack over notification line are not connected, or if it is desired to confirm the selection of the basic part interface unit, the basic part interface unit 3 is connected to the rack over notification line.

ただし、インターフェースユニットに対する識別番号を
基本部インターフェースユニット3から順次゛°1°°
、゛2°。
However, the identification numbers for the interface units should be changed sequentially from basic interface unit 3 to ゛°1°°.
,゛2°.

・・・と割り当て、ラックオーバーを検出するために識
別番号゛0°′を空各アドレスとしておくとよい。
..., and leave the identification number ``0°'' as an empty address in order to detect a rack over.

〔発明の効果] 以上、説明したように本発明によれば、インターフェー
ス装置を指定しない空アドレスを特定アドレスとして設
りており、本体装置から空アI〜レスを送出したときに
、この空アドレスはインターフェース装置の減算器によ
り順次減算される。インターフェース装置のいずれかの
検出器が検出信号を本体装置の判別器に対して応答送信
したときは、予め定められた接続可数な個数を超えて、
インターフェース装置か接続されているので、判別器は
上記検出信号を受信することによりインターフェースの
超過接続を自動的に検出することかてきるという効果か
得られる。
[Effects of the Invention] As explained above, according to the present invention, an empty address that does not specify an interface device is set as a specific address, and when an empty address is sent from the main unit, this empty address are sequentially subtracted by the subtractor of the interface device. When any of the detectors in the interface device sends a detection signal as a response to the discriminator in the main device, the number of devices that can be connected exceeds the predetermined number.
Since the interface device is connected, the discriminator receives the detection signal to automatically detect excessive connection of the interface.

さらには本発明は、インターフェース装置の超過接続を
確認するという新しい機能を実現するために、従来の減
算方式のインターフェース装置システムを大幅に変更す
る必要かないという効果も冑られる。
Furthermore, the present invention has the advantage that the conventional subtractive interface device system does not need to be significantly modified in order to implement the new function of checking excess connections of the interface device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例の基本構成を示すブロック図、 第2図は本発明実施例のインターフェースユニットの構
成を示す回路図、 第3図は第1の従来例のシステム構成を示すブロック図
、 第4図は第2の従来例のシステム構成を示すブロック図
、 第5図は第4図に示す増設インターフェースユニツ1〜
の構成を示す回路図、 第6図は第4図に示す増設インターフェースユニットの
他の構成を示す回路図である。 1・・・プロセッサユニット、 2・・・人出カプロセッサ、 3・・・基本部110ユニツ1へ、 4・・・ラックセレクト線、 5.20・・・増設インターフェース(Ilo)ユニッ
ト、5八・・・設定スイッチ、 5B・・・コンパレータ、 5C・・・制御回路、 5八八 ・・・減算器、 5[]B・・・0検出回路、 13・・ラックオーバー通知線。 第2イ迫束例の4世の増設イ>’77 第6 7エースユニツトの匣俗図 図
FIG. 1 is a block diagram showing the basic configuration of an embodiment of the present invention, FIG. 2 is a circuit diagram showing the configuration of an interface unit of the embodiment of the present invention, and FIG. 3 is a block diagram showing the system configuration of the first conventional example. , Fig. 4 is a block diagram showing the system configuration of the second conventional example, and Fig. 5 shows the expansion interface units 1 to 1 shown in Fig. 4.
FIG. 6 is a circuit diagram showing another configuration of the expansion interface unit shown in FIG. 4. DESCRIPTION OF SYMBOLS 1... Processor unit, 2... Output processor, 3... Basic section 110 unit 1, 4... Rack select line, 5.20... Expansion interface (Ilo) unit, 58 ...Setting switch, 5B...Comparator, 5C...Control circuit, 588...Subtractor, 5[]B...0 detection circuit, 13...Rack over notification line. 2nd A. Expansion of the 4th generation of the most pressing example A. >'77 6th 7th Ace Unit Box Map

Claims (1)

【特許請求の範囲】 1)複数のインターフェース装置を択一的に選択指定す
るためのアドレスを本体装置のアドレス発生器から信号
線を介して直列接続の前記インターフェース装置に送出
するインターフェースシステムであって、 前記インターフェース装置の各々は、入力する前記アド
レスを減算して次段のインターフェース装置に出力する
減算器と、 該減算器で減算前の入力アドレスが所定のアドレスであ
ること検出するとその検出信号を前記本体装置に送出す
るアドレス検出器とを有しており、 前記本体装置は、前記アドレス発生器から特定のアドレ
スを出力したときに前記複数のインターフェース装置の
いずれかから前記検出信号を受信したときには、予め定
められた個数以上の前記インターフェース装置が接続さ
れていると判別する判別器を具えたことを特徴とするイ
ンターフェースシステム。
[Scope of Claims] 1) An interface system in which an address for selectively specifying a plurality of interface devices is sent from an address generator of a main unit to the serially connected interface devices via a signal line. , each of the interface devices includes a subtracter that subtracts the input address and outputs it to the next stage interface device; and when the subtracter detects that the input address before subtraction is a predetermined address, it outputs a detection signal. and an address detector that sends the output to the main body device, and the main body device receives the detection signal from any of the plurality of interface devices when the address generator outputs a specific address. An interface system comprising: a discriminator that determines that a predetermined number or more of the interface devices are connected.
JP12709388A 1988-05-26 1988-05-26 Interface system Expired - Lifetime JPH077373B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12709388A JPH077373B2 (en) 1988-05-26 1988-05-26 Interface system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12709388A JPH077373B2 (en) 1988-05-26 1988-05-26 Interface system

Publications (2)

Publication Number Publication Date
JPH01297754A true JPH01297754A (en) 1989-11-30
JPH077373B2 JPH077373B2 (en) 1995-01-30

Family

ID=14951410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12709388A Expired - Lifetime JPH077373B2 (en) 1988-05-26 1988-05-26 Interface system

Country Status (1)

Country Link
JP (1) JPH077373B2 (en)

Also Published As

Publication number Publication date
JPH077373B2 (en) 1995-01-30

Similar Documents

Publication Publication Date Title
US5033050A (en) Operation control system
JPH01297754A (en) Interface system
JPH01297755A (en) Peripheral device selecting system
JPS6278609A (en) Switching device for plant monitor screen
JPH0433599A (en) Generator output detector
JPH07105121A (en) Decentralized controller
JP3401035B2 (en) Data processing device
JP2716313B2 (en) Transmission error detection device for disaster prevention monitoring system
JP3288114B2 (en) Microcomputer
JP3627545B2 (en) CPU abnormality detection method
JPH03246735A (en) Monitoring signal detecting system
JPS5995698A (en) Abnormality alarm
KR950007938B1 (en) Reset method of plc
JPS6267601A (en) Multiplexing controller
JPS6379121A (en) Clock distribution system
JP2854873B2 (en) Backup method of online dual processing system
JPH11103307A (en) Transmission system with trigger function and method for measuring time interval of its input output signal
JPH05308349A (en) Duplexed line fault detecting circuit
JPS61154342A (en) Subscriber automatic test device
JPH06104824A (en) Abnormality monitor equipment
JPH0256117A (en) Failure detection protecting circuit for code converter
JPS6378207A (en) Detection and control system for abnormal power source
JPH04215139A (en) Abnormality detecting mechanism for main storage bus control information
JPS60189013A (en) Composite input/output device
JPH05145524A (en) Data monitor equipment

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080130

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 14