JPH01293044A - Series controller - Google Patents

Series controller

Info

Publication number
JPH01293044A
JPH01293044A JP12316888A JP12316888A JPH01293044A JP H01293044 A JPH01293044 A JP H01293044A JP 12316888 A JP12316888 A JP 12316888A JP 12316888 A JP12316888 A JP 12316888A JP H01293044 A JPH01293044 A JP H01293044A
Authority
JP
Japan
Prior art keywords
data
node
string length
counter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12316888A
Other languages
Japanese (ja)
Inventor
Masaki Nakayama
中山 誠己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Komatsu Ltd
Original Assignee
Komatsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Ltd filed Critical Komatsu Ltd
Priority to JP12316888A priority Critical patent/JPH01293044A/en
Publication of JPH01293044A publication Critical patent/JPH01293044A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control By Computers (AREA)
  • Small-Scale Networks (AREA)
  • Selective Calling Equipment (AREA)

Abstract

PURPOSE:To secure the simultaneousness at each node by introducing data train length data indicating the data train lengths of data in signals and at the same time, detecting the terminating end of each data based on the data train length data. CONSTITUTION:The terminating end of each data is detected based on the data train length of data contained in signals from the node of the preceding stage and the data train length of data added or extracted at its own node. The data train length data contained in the signal from the node of the preceding stage are changed to the data train length data corresponding to the train length of the data outputted from its own node and sent after the changed data train length data are included in the signals sent to the node of the succeeding stage. Since such constitution is realized without using any stop code, the time loss due to the signal processing related to the stop code can be eliminated and the simultaneousness can be secured at each node.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はプレス、工作機械、建設機械、船舶航空機等
の各種機械の集中管理システムおよび無人搬送装置、無
人倉庫等の集中管理システムに採用して好適な直列制御
装置に関する。
[Detailed Description of the Invention] [Industrial Field of Application] This invention is applicable to centralized management systems for various machines such as presses, machine tools, construction machinery, ships and aircraft, as well as for unmanned transport devices, unmanned warehouses, etc. The present invention relates to a series control device suitable for use.

〔従来の技術〕[Conventional technology]

プレス、工作機械、建設機械、船舶、航空機、無人搬送
装置、無人倉庫等を集中管理する場合、装置各部の状態
を検出する多数のセンサおよび装置各部の状態を制御す
る多数のアクチュエータが必要となる。このセンサおよ
びアクチュエータの数は例えばプレスを考えた場合30
00以上にも及び、他の装置においては更に多数となる
ものもある。
When centrally managing presses, machine tools, construction machinery, ships, aircraft, unmanned transportation devices, unmanned warehouses, etc., it is necessary to have many sensors that detect the status of each part of the equipment, and many actuators that control the status of each part of the equipment. . For example, the number of sensors and actuators is 30 when considering a press.
00 or more, and some devices have even more numbers.

従来、この種の装置を集中管理する集中管理システムは
上述した多数のセンサおよびアクチュエータをメインコ
ントローラに接続し、多数のセンサの出力をメインコン
トローラで収集するとともに、メインコントローラから
の信号により多数のアクチュエータを制御するように構
成される。
Conventionally, a centralized management system for centrally managing this type of equipment connects the many sensors and actuators mentioned above to a main controller, collects the outputs of the many sensors, and uses signals from the main controller to control the many actuators. configured to control.

かかる従来の集中管理システムの場合、センサの数およ
びアクチュエータの数が厖大になると、メインコントロ
ーラとセンサおよびアクチュエータを結ぶ配線の数も厖
大となり、またメインコントローラの入出力部の構成も
非常に複雑となる。
In the case of such conventional centralized control systems, as the number of sensors and actuators increases, the number of wiring connecting the main controller and the sensors and actuators also increases, and the configuration of the input/output section of the main controller also becomes extremely complex. Become.

そこで、複数のノードを直列に接続するとともに各ノー
ドに1乃至複数のセンサおよびアクチュエータを接続し
、これらノードをメインコントローラを介して環状に接
続し、このメインコントローラからの信号によって各ノ
ードを制御するようにした構成が考えられている。かか
る構成の場合、基本的にはメインコントローラは信号入
力線と出力線だけでよく、また各ノードも信号入力線と
出力線を接続するだけでよいので、配線数を大幅に減少
させることができる。
Therefore, multiple nodes are connected in series, one or more sensors and actuators are connected to each node, these nodes are connected in a ring via a main controller, and each node is controlled by signals from this main controller. A configuration like this is being considered. In such a configuration, the main controller basically only needs signal input lines and output lines, and each node only needs to connect signal input lines and output lines, so the number of wires can be significantly reduced. .

しかし、上記ノードを直列に接続する構成をとる場合、
各センサの出力の収集の同時性および各アクチュエータ
の制御の同時性をいかにして確保するかが問題となる。
However, if the above nodes are connected in series,
The problem is how to ensure the simultaneity of collecting the outputs of each sensor and the simultaneity of controlling each actuator.

例えば、各ノードにアドレスを割当て、このアドレスに
もとづき各ノードを制御する構成を考えると、このアド
レス処理のための時間遅れが問題となり、各センサの出
力の収集および各アクチュエータの制御に関して満足す
べき同時性を確保することはできない。
For example, if we consider a configuration in which an address is assigned to each node and each node is controlled based on this address, the time delay for this address processing becomes a problem, and it is necessary to satisfy the requirements for collecting the output of each sensor and controlling each actuator. Simultaneity cannot be guaranteed.

そこで、発明者等は、ノードを直列に接続する構成をと
りながらも各ノードにアドレスを割当てるという発想を
捨て、各ノードをその接続の顕番によって忠別するよう
にし、これによってアドレス処理を不要にするとともに
アドレス処理に伴う時間遅れを解消し、更にはノードの
構成を大幅に簡略化できるようにした直列制御装置を提
供している。
Therefore, the inventors abandoned the idea of allocating an address to each node even though they had a configuration in which nodes were connected in series, and instead decided to classify each node according to its connection number, thereby eliminating the need for address processing. At the same time, the present invention provides a serial control device that eliminates time delays associated with address processing and further simplifies the configuration of nodes.

この装置によれば、各ノードは前段のノードからの信号
にアクチュエータからの信号を所定のルールにもとづい
て順次付加し、また前段のノードからの信号から所定の
信号を所定のルールにもとづいて順次削除してアクチュ
エータに出力するという構成をとる。この場合、各ノー
ドにはアドレスは全く不要となり、また、アドレス処理
が不要となるため各ノードにおける時間遅れはタイミン
グ合せのみの非常に小さなものとなり、またノードの構
成も非常に簡単なものとなる。
According to this device, each node sequentially adds a signal from an actuator to a signal from a previous node based on a predetermined rule, and also sequentially adds a predetermined signal from a signal from a previous node based on a predetermined rule. The configuration is such that it is deleted and output to the actuator. In this case, each node does not need an address at all, and since no address processing is required, the time delay at each node is very small, just due to timing alignment, and the configuration of the node is also very simple. .

ところで、上記構成をとる場合、データの順番(信号中
のデータの位置)によってどのノードからのデータであ
るかどのノードに対するデータであるかを各ノードおよ
びメインコントローラでは識別することになるが、この
識別を容易にするために信号の先端にスタートコードを
配し、後端にストップコードを配する構成が提案されて
いる。
By the way, when using the above configuration, each node and the main controller will identify which node the data is from and to which node based on the order of the data (the position of the data in the signal). In order to facilitate identification, a configuration has been proposed in which a start code is placed at the leading end of the signal and a stop code is placed at the trailing end.

しかし、上述した構成をとる場合、ストップコードが検
出されるまでは後端に達したか否かの判断を行うことが
できず、結果的にストップコードのコード長だけ信号の
データ列長が長くなったと同じことになった。
However, when using the above configuration, it is not possible to judge whether the rear end has been reached until the stop code is detected, and as a result, the data string length of the signal becomes longer by the code length of the stop code. The same thing happened.

【発明が解決しようとする課題〕[Problem to be solved by the invention]

上述したように、信号の先端にスタートコードを配し、
後端にストップコードを配する構成をとると、信号処理
上において信号のデータ列長がストップコードのコード
長に相当する長さだけ長くなったと等価となり、このた
めに不要な時間ロスが生じた。
As mentioned above, place the start code at the tip of the signal,
If a configuration is adopted in which a stop code is placed at the rear end, the length of the data string of the signal is equivalent to being increased by the length corresponding to the code length of the stop code in terms of signal processing, which causes unnecessary time loss. .

そこで、この発明においては信号中のデータデータ列長
を示すデータ列長データを導入するとともに、このデー
タ列長データにもとづきデータの終端を検出するように
し、これによってストップコードを全く用いずして構成
するようにした直列制御装置を提供することを目的とす
る。
Therefore, in this invention, data string length data indicating the data string length in the signal is introduced, and the end of the data is detected based on this data string length data, thereby eliminating the need to use stop codes at all. An object of the present invention is to provide a series control device configured as follows.

〔課題を解決するための手段〕[Means to solve the problem]

この発明においては、各ノードで受信すべきデータすな
わち、前段からのデータのデータ列長を表わすデータ列
長データを各ノードに対して与える。各ノードではこの
データ列長データにもとづきデータ列長の終端を検出す
る。
In this invention, each node is provided with data string length data representing the data string length of data to be received at each node, ie, data from the previous stage. Each node detects the end of the data string length based on this data string length data.

すなわち、この発明においては複数のノードを直列に接
続するとともに、各ノードに1乃至複数の端末を接続し
、各ノードは前段のノードからの信号に含まれる各端末
からの入力データに自己のノードに接続される端末から
の信号を付加して後段のノードに送出する直列制御装置
において、前記前段のノードからの信号は、該信号に含
まれる入力データの列長を示すデータ列長データを含み
、前記各ノードは、前記データ列長データの示すデータ
列長と前記付加する自己のノードに接続された端末から
の信号のデータ列長との和にもとづき前記ノードからの
信号に含まれるデータの終端を検出する検出手段と、前
記前段からの信号に含まれるデータ列長データを、該デ
ータ列長データの示すデータ列長に自己のノードで付加
されたデータのデータ列長を加算したデータ列長に対応
するデータ列長データに変換し、この変換したデータ列
長データを後段のノードに送出するデータ列長データ変
換手段と、を具えて構成される。
That is, in this invention, a plurality of nodes are connected in series, and one or more terminals are connected to each node, and each node receives the input data from each terminal included in the signal from the previous node. In a serial control device that adds a signal from a terminal connected to a terminal and sends it to a subsequent node, the signal from the previous node includes data string length data indicating the string length of input data included in the signal. , each node calculates the data contained in the signal from the node based on the sum of the data string length indicated by the data string length data and the data string length of the signal from the terminal connected to the node to be added. a detection means for detecting the end; and a data string obtained by adding the data string length data included in the signal from the previous stage to the data string length indicated by the data string length data and the data string length of the data added at the own node. and data string length data converting means for converting data into data string length data corresponding to the length of the data string and sending the converted data string length data to a subsequent node.

また、この発明においては複数のノードを直列に接続す
るとともに、各ノードに1乃至複数の端末を接続し、各
ノードは前段のノードからの信号に含まれる各端末へ出
力データから自己のノードに接続される端末への信号を
抜き取って後段のノードに送出する直列制御装置におい
て、前記前段のノードからの信号は、該信号に含まれる
出力データの列長を示すデータ列長データを含み、前記
各ノードは、前記データ列長データの示すデータ列長と
前記抜き取る自己のノードに接続された端末への信号の
データ列長との差にもとづく前記ノードからの信号に含
まれるデータの終端を検出する検出手段と、前記前段か
らの信号に含まれるデータ列長データを、該データ列長
データの示すデータ列長から自己のノードで抜き取られ
たデータのデータ列長を減算したデータ列長に対応する
データ列長データに変換し、この変換したデータ列長デ
ータを後段のノードに送出するデータ列長データ変換手
段と、を具えて構成される。
In addition, in this invention, a plurality of nodes are connected in series, and one or more terminals are connected to each node, and each node transmits output data to each terminal included in a signal from a previous node to its own node. In a serial control device that extracts a signal to a connected terminal and sends it to a subsequent node, the signal from the preceding node includes data string length data indicating the string length of output data included in the signal; Each node detects the end of the data included in the signal from the node based on the difference between the data string length indicated by the data string length data and the data string length of the signal to the terminal connected to the node to be extracted. and a detection means for detecting data string length data included in the signal from the previous stage, which corresponds to a data string length obtained by subtracting the data string length of the data extracted by the own node from the data string length indicated by the data string length data. and a data string length data conversion means for converting the converted data string length data into data string length data and sending the converted data string length data to a subsequent node.

また、この発明によれば複数のノードを直列に接続する
とともに、各ノードに1乃至複数の端末を接続し、各ノ
ードは前段のノードからの信号に含まれる入出力データ
に自己のノードに接続される端末からの信号を付加する
とともに自己のノードに接続される端末への信号を抜き
取って後段のノードに送出する直列制御装置において、
前記前段のノードからの信号は、該信号に含まれる入出
力データの列長を示すデータ列長データを含み、前記各
ノードは、前記データ列長データの示すデータ列長に自
己のノードに付加されるデータ列長を加算するとももに
自己のノード抜き取られるデータ列長を減算したデータ
列長iもとづき前段ノードからの信号に含まれるデータ
の終端を検出する検出手段と、前記前段からの信号に含
まれるデータ列長データを、該データ列長データの示す
データ列長に自己のノードで付加されたデータのデータ
列長を加算するとともに自己のノードで抜き取られたデ
ータ列長を減算したデータ列長に対応するデータ列長デ
ータに変換し、この変換したデータ列長データを後段の
ノードに送出するデータ列長データ変換手段と、を具え
て構成される。
Further, according to the present invention, a plurality of nodes are connected in series, and one or more terminals are connected to each node, and each node connects its own node to the input/output data included in the signal from the previous node. In a serial control device that adds a signal from a terminal connected to its own node and extracts a signal sent to a terminal connected to its own node and sends it to a subsequent node,
The signal from the preceding node includes data string length data indicating the string length of input/output data included in the signal, and each node adds data to its own node to the data string length indicated by the data string length data. a detection means for detecting the end of data included in a signal from a previous node based on a data string length i obtained by adding a data string length extracted from the own node and subtracting a data string length extracted from the own node; The data string length data included in the data string length data is obtained by adding the data string length of the data added at the own node to the data string length indicated by the data string length data, and subtracting the data string length extracted at the own node. The data string length data conversion means converts data into data string length data corresponding to the string length and sends the converted data string length data to a subsequent node.

〔作用〕[Effect]

前段のノードからの信号に含まれるデータのデータ列長
はおよび自己のノードで付加されるデータのデータ列長
または自己のノードで抜き取られるデータのデータ列長
にもとづきデータの終端が検出される。前段のノードか
らの信号に含まれるデータ列長データは自己のノードか
ら出力されるデータの列長に対応するデータ列長データ
に変更され、後段のノードに送出する信号に含めて送出
される。
The end of the data is detected based on the data string length of the data included in the signal from the previous node and the data string length of the data added at the own node or the data string length of the data extracted at the own node. The data string length data included in the signal from the previous node is changed to data string length data corresponding to the string length of the data output from its own node, and is sent out as being included in the signal sent to the subsequent node.

〔実施例〕〔Example〕

以下、この発明の実施例を添付図面を参照して詳細に説
明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第1図はこの発明の直列制御装置の一実施例を示したも
のである。この実施例は例えばプレスの集中制御システ
ムに適用されたものである。この場合メインコントロー
ラ100はプレスのコントローラ部に設けられ、センサ
群1−1〜1−nはプレスの各部の状態を検出するセン
サに対応する。
FIG. 1 shows an embodiment of a series control device according to the present invention. This embodiment is applied, for example, to a centralized control system for a press. In this case, the main controller 100 is provided in the controller section of the press, and the sensor groups 1-1 to 1-n correspond to sensors that detect the state of each part of the press.

センサ群1−1はノード10−1に接続され、センサ群
1−2はノード10−2に接続され、センサ群1−3は
ノード10−3に接続され、同様にしてセンサ群1−n
はノード10−nに接続される。またノード10−1〜
10−nはメインコントローラ100を介して直列に接
続される。
Sensor group 1-1 is connected to node 10-1, sensor group 1-2 is connected to node 10-2, sensor group 1-3 is connected to node 10-3, and similarly sensor group 1-n
is connected to node 10-n. Also, node 10-1~
10-n are connected in series via the main controller 100.

メインコントローラ100は各ノード10−1〜10−
nに接続されたセンサ群1−1〜1−nから出力される
信号を収集するための信号を出力する。
The main controller 100 controls each node 10-1 to 10-
It outputs a signal for collecting signals output from the sensor groups 1-1 to 1-n connected to sensor group 1-n.

メインコントローラ100からの信号にもとづき各ノー
ド10−1〜10−nに接続されたセンサ群1−1〜1
−nの出力信号を収集する動作を第2図にもとづいて説
明する。
Sensor groups 1-1 to 1 connected to each node 10-1 to 10-n based on a signal from the main controller 100
The operation of collecting the -n output signals will be explained based on FIG.

メインコントローラ100はまず第2図(a)に示すよ
うなフレーム構成の信号SOを出力する。
The main controller 100 first outputs a signal SO having a frame structure as shown in FIG. 2(a).

すなわち、スタートコードを先頭にして、この信号SO
に含まれるデータ列長(ここではまだデータを含んでい
ないのでデータ列長は零である)を表わすデータ列長デ
ータ(0)フレーム構成の信号SOをメインコントロー
ラ100はまず送出する。このメインコントローラ10
0からの信号SOはノード10−1に加えられる。
In other words, with the start code at the beginning, this signal SO
The main controller 100 first sends out a signal SO having a data string length data (0) frame structure representing the data string length included in the data string length (here, the data string length is zero because no data is included yet). This main controller 10
Signal SO from 0 is applied to node 10-1.

ノード10−1は信号SOのデータ列長データ(0)の
直後にセンサ群1−1からパラレルに入力される信号を
所定の順序でシリアル信号に変換し、これをデータ(1
)として挿入し、データ列長データ(0)を、挿入した
データ(1)のデータ列長Llを表わすデータ列長デー
タ(1)に変換し、信号St  (第2図(b))とし
て出力する。
The node 10-1 converts the signals input in parallel from the sensor group 1-1 immediately after the data string length data (0) of the signal SO into a serial signal in a predetermined order, and converts this into a serial signal as data (1).
), the data string length data (0) is converted to data string length data (1) representing the data string length Ll of the inserted data (1), and output as a signal St (Fig. 2 (b)). do.

ノード10−2では信号S1のデータ列長データ(1)
の直後にセンサ群1−2から出力される信号(データ(
2))を挿入し、データ列長データ(1)を、データ(
2)を挿入することによって変化したデータのデータ列
長L2に対応するデ−夕列長データ(2)に変換する。
At node 10-2, data string length data (1) of signal S1
The signal (data) output from sensor group 1-2 immediately after
2)), and insert the data string length data (1) into the data (
2) is converted into data string length data (2) corresponding to the changed data string length L2.

ノード10−2から出力される信号S2はノード10−
3に入力される。
The signal S2 output from node 10-2 is output from node 10-
3 is input.

ノード10−3でもノード10−2と同様に信号S2の
データ列長データ(2)の直後にセンサ群1−3から出
力される信号(データ(3))を挿入し、データ列長デ
ータ(2)をデータ(3)を挿入することによって変化
したデータのデータ列長L3に対応するデータ列長デー
タ(3)に変換する。
Similarly to the node 10-2, the node 10-3 also inserts the signal (data (3)) output from the sensor group 1-3 immediately after the data string length data (2) of the signal S2, and inserts the signal (data (3)) output from the sensor group 1-3. 2) is converted into data string length data (3) corresponding to the data string length L3 of the data changed by inserting data (3).

同様に図示しないノード1O−n−1から出力される信
号、すなわちノードnの入力信号は第2図(e)に示す
ようにデータ(n−1)が挿入され、データ列長データ
がデータ列長データ(n −1)となる信号Sn −1
になる。
Similarly, data (n-1) is inserted into the signal output from node 1O-n-1 (not shown), that is, the input signal of node n, as shown in FIG. Signal Sn −1 as long data (n −1)
become.

またノード10−nではセンサ群1−nからのデータ(
n)が付加され、データ列長データ(n−1)がデータ
列長データ(n)に変換される。
In addition, at the node 10-n, data from the sensor group 1-n (
n) is added, and the data string length data (n-1) is converted to data string length data (n).

この信号Snはメインコントローラ100に入力される
This signal Sn is input to the main controller 100.

メインコントローラ100では信号Snのデータ列長デ
ータ(n)の後端からストップコードの前端に至るまで
のデータ領域のデータ配列順序からどのノードに接続さ
れたセンサ群からのデータであるかを識別する。これに
より、メインコントローラ100では各ノード1−1〜
1−nに接続されたセンサ群1−1〜1−nからの信号
を収集できたことになる。
The main controller 100 identifies which node the sensor group the data is connected to is based on the data arrangement order of the data area from the rear end of the data string length data (n) of the signal Sn to the front end of the stop code. . As a result, in the main controller 100, each node 1-1 to
This means that signals from the sensor groups 1-1 to 1-n connected to sensor 1-n have been collected.

なお、上述した説明において、センサ群1−1〜1−n
からのデータを収集する場合、データ列長データの直後
、すなわちデータ領域の前端に新たなデータを挿入する
ように構成したが、データ領域の後端に新たなデータを
挿入するように構成してもよい。
In addition, in the above description, sensor groups 1-1 to 1-n
When collecting data from , the configuration was configured to insert new data immediately after the data string length data, that is, at the front end of the data area, but the configuration was configured to insert new data at the rear end of the data area. Good too.

第3図は第1図に示したノード10−1〜1〇−nの詳
細構成例を示したものである。ここでノード10−1〜
10−nはそれぞれ同一構成からなり、第3図において
はノード10−1〜1〇−nを代表してノード10で示
しである。
FIG. 3 shows a detailed configuration example of the nodes 10-1 to 10-n shown in FIG. 1. Here, node 10-1~
10-n each have the same configuration, and in FIG. 3, node 10 represents nodes 10-1 to 10-n.

また、センサ群1は第1図に示したセンサ群1−1〜1
−nのいずれかに対応し、アクチュエータ群2は第1図
に示したアクチュエータ群2−1〜2−nのいずれかに
対応する。なお、この実施例では各ノード10の間のデ
ータ伝送をCMI(Coded  M ark I n
version)符号を用いて行うように構成されてい
る。これは伝送過程におけるノイズ等による伝送誤りを
極力少なくしようとするためと、各ノードにおいてクロ
ック信号の再生(抽出)が可能なようにするためである
。この場合、各ノードにそれぞれクロック発振器を設け
る必要がなく、各ノードの構成を更に簡略化することが
できる。
Moreover, sensor group 1 is sensor group 1-1 to 1 shown in FIG.
-n, and the actuator group 2 corresponds to any of the actuator groups 2-1 to 2-n shown in FIG. In this embodiment, data transmission between each node 10 is performed using CMI (Coded Mark I n
version) code. This is to minimize transmission errors due to noise during the transmission process, and to enable regeneration (extraction) of the clock signal at each node. In this case, it is not necessary to provide each node with a clock oscillator, and the configuration of each node can be further simplified.

第3図において、受信回路11は前段のノードからの受
信信号を受信する。ここで前段のノードからの信号は上
述したようにCMI符号によって変調されているので、
受信回路11はこのCMI符号を通常の「1」、「0」
に対応するNRZ(Non  Return Zero
 )符号に復調する。また、受信回路11はこのCMI
符号に変調された入力信号から、このノード10で用い
る伝送データに同期したクロック信号を再生する。
In FIG. 3, a receiving circuit 11 receives a received signal from a previous node. Here, since the signal from the previous node is modulated by the CMI code as described above,
The receiving circuit 11 converts this CMI code into a normal “1” or “0”.
NRZ (Non Return Zero)
) code. In addition, the receiving circuit 11
A clock signal synchronized with the transmission data used in this node 10 is regenerated from the code-modulated input signal.

受信回路11で復調された入力信号は、データ列長デー
タ変換回路14、nビットシフト回路15、スイッチS
W3の接点Cに加えられるとともに、スイッチSW1、
SW2をそれぞれ介してスタートコード検出回路12お
よびデータ列長カウンタ13に加えられる。
The input signal demodulated by the receiving circuit 11 is sent to the data string length data conversion circuit 14, the n-bit shift circuit 15, and the switch S.
It is added to the contact C of W3, and the switch SW1,
It is applied to the start code detection circuit 12 and the data string length counter 13 via SW2, respectively.

ここでスタートコード検出回路12は、入力信号に含ま
れるスタートコードを検出するものである。スタートコ
ードは所定のパターンからなる例えば8ビツトのデジタ
ルコード信号が用いられる。
Here, the start code detection circuit 12 detects a start code included in the input signal. For example, an 8-bit digital code signal consisting of a predetermined pattern is used as the start code.

このスタートコード検出回路12から出力されるスター
トコード検出出力は制御回路18に加えられる。
The start code detection output from the start code detection circuit 12 is applied to the control circuit 18.

データ列長カウンタ15は入力信号に含まれるデータの
データ列長をカウントする。このデータ列長の計数は受
信回路11から出力される入力データの各ビットに同期
したクロック信号を計数することにより行われる。この
データ列長カウンタ13の詳細構成例が第4図に示され
る。
The data string length counter 15 counts the data string length of data included in the input signal. The data string length is counted by counting clock signals synchronized with each bit of input data output from the receiving circuit 11. A detailed configuration example of this data string length counter 13 is shown in FIG.

第4図において、このデータ列長カウンタ13は3つの
カウンタ、すなわち、第1のカウンタ131、第2のカ
ウンタ132、第3のカウンタ133を具えている。第
1のカウンタ131はスイッチSW2がオンになると計
数動作を開始する。
In FIG. 4, the data string length counter 13 includes three counters, namely, a first counter 131, a second counter 132, and a third counter 133. The first counter 131 starts counting when the switch SW2 is turned on.

すなわち、制御回路18からスイッチSW2をオンにす
るための信号が加えられるとこの信号にフリップフロッ
プFF1がセットされる。これによりアンド回路ANI
が動作可能となり、受信回路11から出力される入力デ
ータの各ビットに同期したクロック信号はこのアンド回
路ANIを介して第1のカウンタ131に加えられる。
That is, when a signal for turning on the switch SW2 is applied from the control circuit 18, the flip-flop FF1 is set to this signal. This allows AND circuit ANI
becomes operational, and a clock signal synchronized with each bit of input data output from the receiving circuit 11 is applied to the first counter 131 via the AND circuit ANI.

第1カウンタ131はこれにより上述したクロック信号
を計数する計数動作を開始する。この第1のカウンタ1
31はその計数値がデータ列長データのデータ列長g 
(ビット)に対応する値になるとデータ列長データ読込
完了信号を出力する。なお、フリップフロップFFIは
制御回路18から加えられるスイッチSW2をオンにす
るための信号をイバータIN2で反転した信号によりリ
セットされる。
The first counter 131 thereby starts the counting operation of counting the clock signals described above. This first counter 1
31 is the data string length g of the data string length data.
When the value corresponding to (bit) is reached, a data string length data read completion signal is output. Note that the flip-flop FFI is reset by a signal obtained by inverting a signal applied from the control circuit 18 for turning on the switch SW2 by an inverter IN2.

第1のカウンタ131からデータ列長データ読込完了信
号が出力されるとアンド回路AN2が動作可能となり、
受信回路11からのクロック信号が、このアンド回路A
N2を介して第2のカウンタ132に加えられる。これ
により第2のカウンタ132はその計数動作を開始する
When the data string length data read completion signal is output from the first counter 131, the AND circuit AN2 becomes operational.
The clock signal from the receiving circuit 11 is sent to this AND circuit A.
is added to the second counter 132 via N2. This causes the second counter 132 to start its counting operation.

また、第3のカウンタのプリセット端子にはスイッチS
W2を介して前段のノードからのデータ列長データが入
力されており、このデータ列長データは第1のカウンタ
131からデータ列長データ読込完了信号が発生される
タイミングに同期してその入力が終了する。すなわち、
第1のカウンタ131からデータ列長データ読込完了信
号が出力されるタイミングで、第3のカウンタ133へ
のデータ列長データの示すデータ列長しのプリセットが
終了する。この第3のカウンタ133はプリセット型ダ
ウンカウンタで構成されている。
Also, a switch S is connected to the preset terminal of the third counter.
Data string length data is input from the previous node via W2, and this data string length data is input in synchronization with the timing when the data string length data reading completion signal is generated from the first counter 131. finish. That is,
At the timing when the data string length data read completion signal is output from the first counter 131, presetting of the data string length indicated by the data string length data to the third counter 133 is completed. This third counter 133 is composed of a preset type down counter.

第2のカウンタ132は、その計数値がこのノード10
で付加するセンサ群1からデータ、すなわち、付加デー
タ生成回路16で生成されたデータのデータ長nになる
とデータ付加終了信号を出力する。このデータ付加終了
信号はインバータIN1を介してアンド回路AN2に加
えられる。これによりアンド回路AN2は不動作となり
第2のカウンタの計数動作は終了する。
The second counter 132 has a count value of this node 10.
When the data from the sensor group 1 to be added, that is, the data length n of the data generated by the additional data generation circuit 16, is reached, a data addition end signal is output. This data addition end signal is applied to the AND circuit AN2 via the inverter IN1. As a result, the AND circuit AN2 becomes inactive and the counting operation of the second counter ends.

また、第2カウンタ132から出力されるデータ付加終
了信号はアンド回路AN3に加えられ、アンド回路AN
3を動作可能にする。これにより、受信回路11からの
クロック信号が、このアンド回路AN3を介して、第3
のカウンタ133に加えられる。第3のアウンタ133
はこれによりダウン計数動作を開始する。第3のカウン
タ133は値りからダウンカウントし、その計数値が「
0」になるとデータ領域終了信号を発生する。
Further, the data addition end signal output from the second counter 132 is applied to the AND circuit AN3.
Enable 3. As a result, the clock signal from the receiving circuit 11 passes through the AND circuit AN3 to the third
is added to the counter 133. Third counter 133
This starts the down counting operation. The third counter 133 counts down from the price, and the counted value is "
0'', a data area end signal is generated.

データ列長カウンタ13から出力される上述したデータ
列長読込完了信号、データ付加終了信号、データ領域終
了信号は制御回路18に加えられる。
The above-mentioned data string length read completion signal, data addition end signal, and data area end signal output from the data string length counter 13 are applied to the control circuit 18.

データ列長データ変換回路14は、入力信号に含まれる
前段のノードからのデータ列長データをこのノード10
で生成したデータのデータ列長に対応するデータ列長デ
ータに変換するものである。
The data string length data conversion circuit 14 converts the data string length data from the previous node included in the input signal to this node 14.
This is to convert the data into data string length data corresponding to the data string length of the data generated in .

例えば、第5図(a)に示すように前段のノードから入
力された入力信号に含まれるデータのデータ列長がLビ
ットである、第5図(j)に示すように後段のノードに
出力する出力信号に含まれるデータのデータ列長がL’
  (=n+L)ビットであるとすると、Lビットを示
すデータ列長データをL′ ビットを示すデータ列長デ
ータに変換かする。
For example, as shown in FIG. 5(a), the data string length of the data included in the input signal input from the previous node is L bits, and the data is output to the subsequent node as shown in FIG. 5(j). The data string length of the data included in the output signal is L'
(=n+L) bits, data string length data indicating L bits is converted to data string length data indicating L' bits.

このデータ列長データ変換回路14の出力はスイッチS
W3の接点Eに加えられる。
The output of this data string length data conversion circuit 14 is the switch S
It is added to contact E of W3.

また、nビットシフト回路15は、入力信号をnビット
シフト(遅延)して出力するものである。
Further, the n-bit shift circuit 15 shifts (delays) the input signal by n bits and outputs the resultant signal.

このnビットシフト回路15は例えばnビットシリアル
入力、シルアル出力、のシフトレジスタから構成するこ
とができる。このnビットシフト回路15の出力はスイ
ッチSW3の接点りに加えられる。
This n-bit shift circuit 15 can be composed of, for example, a shift register with n-bit serial input and serial output. The output of this n-bit shift circuit 15 is applied to the contact of switch SW3.

センサ群1の各センサからの信号(パラレル信号)は付
加データ生成回路16で所定の順番にもとづきシルアル
信号に変換され、このノードで付加すべき付加データが
生成される。この付加データはスイッチSW3の接点B
に加えられる。
Signals (parallel signals) from each sensor of the sensor group 1 are converted into serial signals based on a predetermined order in the additional data generation circuit 16, and additional data to be added is generated at this node. This additional data is the contact B of switch SW3.
added to.

スイッチSW3は接点Bに加えられる付加データ生成回
路16の出力、接点Cに加えられる受信回路11の出力
、接点りに加えられるnビットシフト回路15の出力、
接点Eに加えられたデータ列長データ変換回路14の出
力のいずれかを選択するものである。このスイッチSW
3の出力、すなわち、接点Aの信号は送信回路17に加
えられる。送信回路17は加えられた信号をCMI符号
に変換する所定の変調処理を行い、この変調処理した信
号を次段のノードへ出力する。
The switch SW3 outputs the output of the additional data generation circuit 16 applied to the contact B, the output of the receiving circuit 11 applied to the contact C, the output of the n-bit shift circuit 15 applied to the contact C,
This selects one of the outputs of the data string length data conversion circuit 14 applied to the contact E. This switch SW
The output of No. 3, that is, the signal of contact A is applied to the transmitting circuit 17. The transmitting circuit 17 performs a predetermined modulation process to convert the applied signal into a CMI code, and outputs this modulated signal to the next stage node.

制御回路18は、スタートコード検出回路12からのス
タートコード検出出力およびデータ列長カウンタ13か
らのデータ列長データ読込完了信号、データ付加終了信
号、データ領域終了信号にもとづきスイッチSW1、S
W2、SW3の切換タイミングを制御する。
The control circuit 18 operates switches SW1 and S based on the start code detection output from the start code detection circuit 12, the data string length data read completion signal from the data string length counter 13, the data addition end signal, and the data area end signal.
Controls the switching timing of W2 and SW3.

次に、この実施例の動作を第5図に示したタイミングチ
ャートにもとづき説明する。まず、スイッチSWI、S
W2、SW3は第5図から明らかのように、第3図に図
示した状態にある。すなわち、スイッチSW1はオンし
ており(第5図(g))、スイッチSW2はオフしてお
り(第5図(h))、スイッチSW3は接点Aと接点C
が接続された状態(A−C)にある。この状態で第5図
(a)に示すような入力信号が入力されると、受信回路
11で受信されたスタートコードは接点Cを介して接点
Aに現われ、このスタートコードは送信回路17を介し
て次段のノードに出力される(第5図(j))。
Next, the operation of this embodiment will be explained based on the timing chart shown in FIG. First, switch SWI, S
As is clear from FIG. 5, W2 and SW3 are in the state shown in FIG. 3. That is, switch SW1 is on (Fig. 5 (g)), switch SW2 is off (Fig. 5 (h)), and switch SW3 is connected to contact A and contact C.
are in the connected state (A-C). In this state, when an input signal as shown in FIG. and is output to the next node (FIG. 5(j)).

また、受信回路11で受信された入力信号のうちのスタ
ートコードはオンしているスイッチSW1を介してスタ
ートコード検出回路12に加えられ、このスタートコー
ド検出回路12により検出される。これによりスタート
コード検出回路12からスタートコード検出出力が発生
される(第5図(b))。このスタートコード検出出力
によりスイッチSW1はオンからオフに切換えられ、ス
イッチSW2はオフからオンに切換えられる。スイッチ
SWIがオフになることによりスタートコード検出回路
12は不動作となる。これにより以後のデータ中にスタ
ートコードと同一の符号別が生じたとしてもこれがスタ
ートコード検出回路12で誤って検出されることはない
Further, the start code of the input signal received by the receiving circuit 11 is applied to the start code detection circuit 12 via the switch SW1 which is on, and is detected by the start code detection circuit 12. As a result, a start code detection output is generated from the start code detection circuit 12 (FIG. 5(b)). By this start code detection output, the switch SW1 is switched from on to off, and the switch SW2 is switched from off to on. When the switch SWI is turned off, the start code detection circuit 12 becomes inoperable. This prevents the start code detection circuit 12 from erroneously detecting even if the same code classification as the start code occurs in subsequent data.

また、スイッチSW2がオンになるとデータ列長カウン
タの第1のカウンタの計数動作が開始される(第5図(
C))。
Furthermore, when the switch SW2 is turned on, the counting operation of the first counter of the data string length counter is started (see FIG.
C)).

また、スタートコード検出回路12からのスタートコー
ド検出出力により制御回路18はスイッチSW3を状態
(A−C)から接点Aが接点Eに接続される状態(A−
E)に切換える。接点Eには前述したようにデータ列長
データ変換回路14の出力が加えられている。ここでデ
ータ列長データ変換回路14は、入力された前段のノー
ドから出力されたLビットのデータ列長を表わすデータ
列長データ(L)を、このノードで付加するデータのデ
ータ列長(n)を加算したデータ列長(L十〇)ビット
のデータ列長データ(L+n)に変換して出力する。し
たがって、スイッチSW3の接点Aにはスタートコード
に続いてデータ列長データ変換回路14で変換されたこ
のノードから出力されるデータのデータ列長を表わすデ
ータ列長データ(L+n)が現われる。このデータ列長
データ(L十n)は送信回路17からスタートコードに
続いて出力される(第5図(j))。
In addition, the control circuit 18 changes the switch SW3 from the state (A-C) to the state where the contact A is connected to the contact E (A-
Switch to E). The output of the data string length data conversion circuit 14 is applied to the contact E as described above. Here, the data string length data conversion circuit 14 converts the input data string length data (L) representing the L-bit data string length output from the previous node into the data string length (n) of the data to be added at this node. ) is converted into data string length data (L+n) of data string length (L10) bits and output. Therefore, following the start code, data string length data (L+n) representing the data string length of the data output from this node converted by the data string length data conversion circuit 14 appears at the contact A of the switch SW3. This data string length data (L1n) is output from the transmitting circuit 17 following the start code (FIG. 5(j)).

データ列長カウンタ13の第1のカウンタ131の計数
値が(N)に達すると、データ列長カウンタ13の第2
のカウンタ132の計数動作が開始される(第5図(d
))。
When the count value of the first counter 131 of the data string length counter 13 reaches (N), the second count value of the data string length counter 13
The counting operation of the counter 132 is started (FIG. 5(d)
)).

また、このときデータ列長カウンタ13の第3のカウン
タ133へのデータ列長データ(L)のプリセット動作
が完了し、データ列長カウンタ13から(第1のカウン
タ131から)データ列長データ読込完了信号が出力さ
れる。このデータ列長データ読込完了信号の出力により
制御回路18はスイッチSW2をオフにしく第5図(h
))、スイッチSW3を状態(A−E)から接点Aが接
点Bに接続される状態(A−B)に切換える(第5図(
j))。
Also, at this time, the presetting operation of the data string length data (L) to the third counter 133 of the data string length counter 13 is completed, and the data string length data is read from the data string length counter 13 (from the first counter 131). A completion signal is output. By outputting this data string length data read completion signal, the control circuit 18 turns off the switch SW2 as shown in FIG.
)), switch SW3 is switched from the state (A-E) to the state (A-B) in which contact A is connected to contact B (Fig. 5 (
j)).

スイッチSW3の接点Bには前述したように付加データ
生成回路16から出力されるセンサ群1からの付加デー
タが加えられている。したがってスイッチSW3の接点
Aにはデータ列長データ変換回路14から出力されたデ
ータ列長データ(L+n)に続いてこの付加データ生成
回路16からの付加データが現われる。この付加データ
は送信回路17からデータ列長データ(L+n)に続い
て出力される(第5図(j))。
Additional data from the sensor group 1 output from the additional data generation circuit 16 is applied to the contact B of the switch SW3 as described above. Therefore, the additional data from the additional data generation circuit 16 appears at contact A of the switch SW3 following the data string length data (L+n) outputted from the data string length data conversion circuit 14. This additional data is output from the transmitting circuit 17 following the data string length data (L+n) (FIG. 5(j)).

データ列長カウンタ13の第2のカウンタ132の計数
値が(n)に達すると、第3のカウンタ133のダウン
カウント動作が開始され(第5図(e))、またデータ
列長カウンタ13から(第2のカウンタ132から)デ
ータ付加終了信号が出力される。このデータ付加終了信
号により制御回路18はスイッチSW3を状態(A−B
)から接点Aが接点りに接続される状態(A−D)に切
換える(第5図(j))。接点りには前述したように受
信回路11の出力をnビット遅延したnビットシフト回
路15の出力(第5図(r))が加えられており、この
とき接点りには前段のノードから送られた入力データの
データ領域の信号が加えられている。
When the count value of the second counter 132 of the data string length counter 13 reaches (n), the third counter 133 starts counting down (FIG. 5(e)), and the data string length counter 13 starts counting down. A data addition end signal is output (from the second counter 132). In response to this data addition end signal, the control circuit 18 sets the switch SW3 to the state (A-B
) to the state (A-D) in which the contact A is connected to the contact (FIG. 5(j)). As mentioned above, the output of the n-bit shift circuit 15 (FIG. 5(r)), which delays the output of the receiving circuit 11 by n bits, is applied to the contact, and at this time, the output of the n-bit shift circuit 15, which is the output of the receiving circuit 11 delayed by n bits, is applied to the contact. A signal in the data area of input data is added.

したがってスイッチSW3の接点Aには付加データ生成
回路16から出力されるこのノード10で付加する付加
データに続いてnビットシフト回路14の出力、すなわ
ち、前段のノードから入力されたデータ領域のデータ(
旧データ)が現われる。
Therefore, the contact A of the switch SW3 receives the additional data outputted from the additional data generation circuit 16 and added at this node 10, followed by the output of the n-bit shift circuit 14, that is, the data in the data area input from the previous node (
old data) will appear.

これにより送信回路17からこのノードで付加された付
加データに続いて前段のノードから送られた旧データが
出力されることになる(第5図(j))。
As a result, the old data sent from the previous node is outputted from the transmitting circuit 17 following the additional data added at this node (FIG. 5(j)).

データ列長カウンタ13の第3のカウンタ133の計数
値が(0)になるとデータ列長カウンタ13から(第3
のカウンタ133から)データ列長終了信号が出力され
る。このデータ列長終了信号により制御回路18スイツ
チSW1はオンに復帰させ(第5図(g))、またスイ
ッチSW3は初期状態(A−C)に復帰される(第5図
(i))。
When the count value of the third counter 133 of the data string length counter 13 becomes (0), the count value of the third counter 133 of the data string length counter 13 becomes (3rd
A data string length end signal (from the counter 133) is output. This data string length end signal causes the control circuit 18 switch SW1 to return to ON (FIG. 5(g)), and the switch SW3 to return to its initial state (A-C) (FIG. 5(i)).

なお、上述した実施例においてはスタートコード検出回
路12でスタートコードを検出するとその後データ領域
の終了までスイッチSW1をオフにして、この間スター
トコード検出回路12を不動作にし、これによりデータ
領域中にスタートコードと同一構成の符号列が生じても
これをスタートコードとして検出誤ることがないように
構成したが、センサ群1からのデータに対して付加デー
タ生成回路16で所定の処理を施すことによりデータ領
域中にストップコードと同一の符号配列が生じないよう
に構成してもよい。例えば付加データ生成回路16でデ
ータ「1」を「10」、データ「0」を「01」に変換
する。これによればデータ領域中のデータに「1」が3
個以上続くことはない。そこで、スタートコードを「1
」が3個以上続く部分を含むパターンで設定すれば、デ
ータ領域中データをスタートコード、ストップコードと
誤って検出することはなくなり、確実にスタートコード
およびストップコードの検出が可能となる。この場合デ
ータ「0」を「0」、データ「1」を「10」またはデ
ータ「0」を「00」、データ「1」を「10」または
データ「0」を「00」、データ「1」を「01」等変
更しても同様に構成することができる。
In the embodiment described above, when the start code is detected by the start code detection circuit 12, the switch SW1 is turned off until the end of the data area, and the start code detection circuit 12 is made inactive during this period. Even if a code string with the same structure as the code occurs, it is configured so that it will not be mistakenly detected as a start code. It may be configured such that the same code arrangement as the stop code does not occur in the area. For example, the additional data generation circuit 16 converts data "1" to "10" and data "0" to "01". According to this, "1" is 3 in the data in the data area.
It never lasts more than one. Therefore, change the start code to “1”.
If the pattern is set to include a part in which three or more ``'s continue,'' data in the data area will not be mistakenly detected as a start code or stop code, and start codes and stop codes can be reliably detected. In this case, data "0" is "0", data "1" is "10" or data "0" is "00", data "1" is "10" or data "0" is "00", data "1" is ” can be changed to “01” or the like, and the same configuration can be achieved.

また、付加データ生成回路16において、変換したデー
タが所定数、例えば5個連続する毎に自動的に「0」を
挿入するように構成してもよい。
Further, the additional data generation circuit 16 may be configured to automatically insert "0" every time a predetermined number of converted data, for example, five consecutive data, are generated.

この場合データに「1」が6個以上続くことはないので
スタートコードおよびストップコード「1」が6個以上
続く部分を含むパターンに設定すればデータとスタート
コードおよびストップコードとの識別を確実に行うこと
ができる。このように構成した場合スイッチSW1を設
けなくてもよい。
In this case, the data will not have six or more consecutive 1's, so if you set a pattern that includes six or more consecutive start and stop codes, you can ensure that the data can be distinguished from the start code and stop code. It can be carried out. With this configuration, the switch SW1 may not be provided.

また、上記実施例では複数のノード10−1〜10−n
をメインコントローラ100を介して閉ループ状に接続
したが、これらを開ループ状に接続しても同様に構成す
ることができる。またセンサ群1−1〜1−nをそれぞ
れ1個のセンサから構成してもよい。
Further, in the above embodiment, a plurality of nodes 10-1 to 10-n
Although these are connected in a closed loop through the main controller 100, the same configuration can be achieved by connecting them in an open loop. Further, each of the sensor groups 1-1 to 1-n may be composed of one sensor.

第6図は各ノード10−1〜10−nにアクチュエータ
群2−1を接続して構成した他の実施例を示したもので
ある。この実施例において、メインコントローラ100
は各ノード10−1〜10−nに接続されたアクチュエ
ータ群2−1〜2−nに対して、駆動データを順次送出
する。
FIG. 6 shows another embodiment in which an actuator group 2-1 is connected to each node 10-1 to 10-n. In this embodiment, the main controller 100
sequentially sends drive data to actuator groups 2-1 to 2-n connected to each node 10-1 to 10-n.

メインコントローラ100はまず、第7図(a)に示す
ような信号SOを出力する。この信号SOはスタートコ
ードを先頭にデータ列長データ(0)、ノード10−1
に接続されたアクチュエータ群2−1に対するデータ(
1)、ノード10−2に接続されたアクチュエータ群2
−2に対するデータ(2)、・・・1O−n−1に接続
されたアクチュエータ群2−nに対するデータ(n−1
)、ノード10−nに接続されたアクチュエータ群2−
nに対するデータ(n)からなるデータ領域と続くフレ
ーム構成をとっている。この信号はノード10−1に加
えられる。
The main controller 100 first outputs a signal SO as shown in FIG. 7(a). This signal SO starts with the start code, data string length data (0), and node 10-1.
Data for actuator group 2-1 connected to (
1), actuator group 2 connected to node 10-2
-2 data (2), ...1O-n-1 connected actuator group 2-n data (n-1
), actuator group 2- connected to node 10-n
It has a frame configuration with a data area consisting of data (n) for n. This signal is applied to node 10-1.

ノード10−1では信号SOの直後すなわちデータ領域
の前端からアクチュエータ群2−1に対するデータ(1
)を抜き取り、これをパラレル信号に変換してアクチュ
エータ群2−1の各アクチュエータに出力する。また、
ノード10−1においてデータ列長データ(0)はデー
タ(1)を抜き取ることにより、このデータ(1)を抜
き取りた残りのデータの列長データg1に対応するデー
タ列長データ(1)に変換され、信号St  (第7図
(b))としてノード10−1から出力される。
At the node 10-1, data (1
), converts it into a parallel signal, and outputs it to each actuator of the actuator group 2-1. Also,
At node 10-1, data string length data (0) is converted to data string length data (1) corresponding to string length data g1 of the remaining data after extracting data (1). The signal St is output from the node 10-1 as a signal St (FIG. 7(b)).

ノード10−2では信号S1のデータ領域の前端にある
アクチュエータ群2−2に対するデータを抜き取る。ま
たデータ列長データ(1)をこの抜き取った残りのデー
タ列長g2に対応するデータ列長データ(2)に変換す
る。以下、同様にデータ領域の前端のデータが各ノード
において順次抜き取られ(第7図(c)〜第7図(5)
)、ノード10−nから出力される信号Sn  (第7
図(f))はメインコントローラ100に加えられる。
The node 10-2 extracts data for the actuator group 2-2 at the front end of the data area of the signal S1. Furthermore, the data string length data (1) is converted into data string length data (2) corresponding to the extracted remaining data string length g2. Thereafter, similarly, the data at the front end of the data area is extracted sequentially at each node (Fig. 7(c) to Fig. 7(5)).
), the signal Sn (seventh
Figure (f)) is added to the main controller 100.

第8図は第6図に示した実施例のノード10−1〜10
−nの詳細構成例を示したものである。
FIG. 8 shows nodes 10-1 to 10 of the embodiment shown in FIG.
-n shows a detailed configuration example.

なお第8図においてはノード10−1〜10−nを代表
してノード10で示しである。各ノード10−1〜10
−nは同一構成である。また、この第8図においては第
3図に示したものと同様の機能を有するものには説明の
便宜上同一の符号を用いる。
In FIG. 8, the nodes 10-1 to 10-n are represented by a node 10. Each node 10-1 to 10
-n has the same configuration. Further, in FIG. 8, the same reference numerals are used for parts having the same functions as those shown in FIG. 3 for convenience of explanation.

第8図において、前段のノードからの信号は受信回路1
1で受信される。この受信回路11は例えばCMI符号
復調回路およびビット同期クロック信号可成回路を含む
もので第3図に示した受信回路11と同様のものである
。受信回路11で受信された信号はスイッチSW4を介
してスイッチSW3の接点Bに加えられるとともにmビ
ットシフト回路20に加えられる。このmビットシフト
回路20は受信回路15からの出力をmビット遅延する
もので第3図に示したnビットシフト回路15と同様の
ものである。mビットシフト回路20の出力はスイッチ
SW3の接点Cに加えられるとともに、スイッチSWI
、SW2をそれぞれ介してスタートコード検出回路12
、データ列長カウンタ13に加えられる。スタートコー
ド検出回路12はmビットシフト回路20の出力に含ま
れるスタートコードを検出するもので、第3図に示した
スタートコード検出回路12と同一構成である。
In FIG. 8, the signal from the previous node is transmitted to the receiving circuit 1.
1 is received. This receiving circuit 11 includes, for example, a CMI code demodulation circuit and a bit synchronized clock signal generation circuit, and is similar to the receiving circuit 11 shown in FIG. The signal received by the receiving circuit 11 is applied to the contact B of the switch SW3 via the switch SW4, and is also applied to the m-bit shift circuit 20. This m-bit shift circuit 20 delays the output from the receiving circuit 15 by m bits, and is similar to the n-bit shift circuit 15 shown in FIG. The output of the m-bit shift circuit 20 is applied to the contact C of the switch SW3, and the output of the m-bit shift circuit 20 is applied to the contact C of the switch SW3.
, and the start code detection circuit 12 via SW2, respectively.
, is added to the data string length counter 13. The start code detection circuit 12 detects the start code included in the output of the m-bit shift circuit 20, and has the same configuration as the start code detection circuit 12 shown in FIG.

またデータ列長カウンタ13はmビットシフト回路20
から出力されるデータのデータ列長を計数するものであ
る。このデータ列長カウンタ13の詳細は第9図に示さ
れる。第9図において、このデータ列長カウンタ13は
第1のカウンタ131、第2のカウンタ134、第3の
カウンタ135を設えて構成される。第1のカウンタ1
31は第4図に示した第1のカウンタ131と同様のも
ので、スイッチSW2がオンにされることにより計数動
作を開始し、その計数値がデータ列長データのデータ長
gビットに対応するC1.”)になると計数動作を終了
し、データ列長データ読込完了信号を出力する。また第
2のカウンタ134は第1のカウンタ131の計数値が
CD>になると計数動作を開始し、その計数値がこのノ
ードで抜き取るデータのデータ列長(m)に対応する値
(m)になると計数動作を終了し、データ抜取終了信号
を出力する。また、この第2のカウンタ134は、後に
詳述する第3のカウンタ135からデータ領域終了信号
が出力されるとその計数値がクリアされるとともに再び
計数動作を開始し、その計数値が(m)になるとmビッ
トシフトデータデータ領域終了信号を出力する。
Furthermore, the data string length counter 13 is configured by an m-bit shift circuit 20.
This is used to count the data string length of the data output from the . Details of this data string length counter 13 are shown in FIG. In FIG. 9, the data string length counter 13 includes a first counter 131, a second counter 134, and a third counter 135. first counter 1
31 is similar to the first counter 131 shown in FIG. 4, and starts counting operation when the switch SW2 is turned on, and the counted value corresponds to the data length g bits of the data string length data. C1. ”), it ends the counting operation and outputs a data string length data read completion signal. Also, when the count value of the first counter 131 reaches CD>, the second counter 134 starts counting operation, and the count value When reaches a value (m) corresponding to the data string length (m) of the data to be extracted at this node, the counting operation is completed and a data extraction completion signal is output.Furthermore, this second counter 134 will be described in detail later. When the data area end signal is output from the third counter 135, the counted value is cleared and the counting operation starts again, and when the counted value reaches (m), the m-bit shift data data area end signal is outputted. .

また、第3のカウンタ135はスイッチSW2がオンに
なるとmビットシフト回路20から出力される前段のノ
ードからのデータ列長データを読込み第1のカウンタ1
31の計数値が(fI)になると、この読込んだデータ
列長データの示すデータ列長(L)からこのノードで抜
き取るデータのデータ列長に対応する値(m)を差引い
た値(L−m)をプリセットし、アンド回路AN4の動
作可能によりダウントカウントを開始する。そしてその
計数値が(1)になるとデータ領域終了信号を出力する
Further, when the switch SW2 is turned on, the third counter 135 reads the data string length data from the previous stage node output from the m-bit shift circuit 20 and inputs the data string length data from the previous stage node to the first counter 1
When the count value of 31 becomes (fI), the value (L) obtained by subtracting the value (m) corresponding to the data string length of the data extracted at this node from the data string length (L) indicated by the read data string length data. -m) and starts a down count when the AND circuit AN4 becomes operable. When the count value reaches (1), a data area end signal is output.

また、mビットシフト回路20の出力はデータ列長デー
タ変換回路14に加えられる。データ列長データ変換回
路14はmビットシフト回路20の出力に含まれるデー
タ列長データを、このノードから出力されるデータに対
応するデータ列長データ、すなわち、前段のノードから
入力された入力信号のデータ列長データの示すデータ列
長しからこのノードで抜き取るデータのデータ列長mを
減算したデータ列長(L−m)に対応するデータ列長デ
ータに変換して出力する。このデータ列長データ変換回
路14の出力はスイッチSW3の接点りに加えられる。
Further, the output of the m-bit shift circuit 20 is applied to the data string length data conversion circuit 14. The data string length data conversion circuit 14 converts the data string length data included in the output of the m-bit shift circuit 20 into the data string length data corresponding to the data output from this node, that is, the input signal input from the previous node. The data string length data is converted into data string length data corresponding to the data string length (Lm) obtained by subtracting the data string length m of the data extracted at this node from the data string length indicated by the data string length data. The output of the data string length data conversion circuit 14 is applied to the contact of the switch SW3.

スイッチSW3はスイッチSW4を介して加えられる受
信回路11の出力、mビットシフト回路20の出力デー
タ列長データ変換回路14の出力を切換え選択するよう
に構成されており、その出力(接点Aに現われる信号)
は送信回路17に送出される。送信回路17は第3図に
示した送信回路17と同様のもので、スイッチSW3か
らの信号に対して所定の変調を施してこの変調した信号
を出力信号として後段のノードに送出する。
The switch SW3 is configured to switch and select the output of the receiving circuit 11, the output of the m-bit shift circuit 20, and the output of the data string length data conversion circuit 14, which are applied via the switch SW4. signal)
is sent to the transmitting circuit 17. The transmitting circuit 17 is similar to the transmitting circuit 17 shown in FIG. 3, and performs predetermined modulation on the signal from the switch SW3 and sends the modulated signal as an output signal to a subsequent node.

制御回路18にはスタートコード検出回路12から出力
されるスタートコード検出出力およびデータ列長カウン
タ13から出力されるデータ列長データ読込完了信号、
データ抜取終了信号(mビットシフトデータデータ領域
終了信号)、データ領域終了信号を入力してスイッチS
WI、SW2、SW3、SW4を切換え制御する。
The control circuit 18 includes a start code detection output outputted from the start code detection circuit 12 and a data string length data read completion signal outputted from the data string length counter 13.
Input the data extraction end signal (m-bit shift data data area end signal) and the data area end signal and switch S.
Controls switching of WI, SW2, SW3, and SW4.

次に、この実施例のノード10の動作を第10図に示し
たタイミングチャートを参照して説明する。まず、入力
信号(第10図(a))が受信される前において、第8
図に示す各スイッチSW1、SW2、SW3、SW4、
SW5は図示のように切換っている。すなわちスイッチ
SW1はオン(第10図(g))、スイッチSW2はオ
フ(第10図(h))、スイッチSW3は接点Aが接点
Cが接続された状態(A−C)、スイッチSW4はオン
(第10図(j))、スイッチSW5はオフ(第10図
(k))に切換っている。
Next, the operation of the node 10 of this embodiment will be explained with reference to the timing chart shown in FIG. First, before the input signal (FIG. 10(a)) is received, the 8th
Each switch SW1, SW2, SW3, SW4 shown in the figure,
SW5 is switched as shown. That is, switch SW1 is on (Figure 10 (g)), switch SW2 is off (Figure 10 (h)), switch SW3 is in a state where contact A and contact C are connected (A-C), and switch SW4 is on. (FIG. 10(j)), and the switch SW5 is turned off (FIG. 10(k)).

受信回路11で入力信号(第10図(a))が受信され
るとこの信号はmビットシフト回路20でmビット遅延
され(第10図(b))、スイッチSW3の接点Cに加
えられる。したがってスイッチSW3の接点Aにはまず
スタートコードが現われ、このスタートコードが送信回
路17から出力される。
When the receiving circuit 11 receives an input signal (FIG. 10(a)), this signal is delayed by m bits in the m-bit shift circuit 20 (FIG. 10(b)), and is applied to the contact C of the switch SW3. Therefore, the start code first appears at the contact A of the switch SW3, and this start code is output from the transmitting circuit 17.

またmビットシフト回路20からスタートコードが出力
されるとこれはスタートコード検出回路12で検出され
、スタートコード検出回路12からスタートコード検出
出力(第10図(C))が生じる。このスタートコード
検出出力により制御回路18はスイッチSWIをオンか
らオフに切換え(第10図(g))、またスイッチSW
2をオフからオンに切換える。スイッチSW2がオンに
なるとデータ列長カウンタ13の第1のカウンタ131
が計数動作を開始する(第10図(d))。
Further, when a start code is output from the m-bit shift circuit 20, it is detected by the start code detection circuit 12, and a start code detection output (FIG. 10(C)) is generated from the start code detection circuit 12. Based on this start code detection output, the control circuit 18 switches the switch SWI from on to off (FIG. 10(g)), and switches the switch SW
2 from off to on. When the switch SW2 is turned on, the first counter 131 of the data string length counter 13
starts counting operation (Fig. 10(d)).

また、スタートコード検出出力により制御回路18はス
イッチSW3を状態(A−C)から接点Aを接点りに接
続した状態(A−D)に切換える。
Further, in response to the start code detection output, the control circuit 18 switches the switch SW3 from the state (A-C) to the state where the contact A is connected to the contact point (A-D).

これによりスイッチSW3の接点Aにはデータ列長デー
タ変換回路14の出力、すなわちデータ列長データ(L
−m)が現われる。このデータ列長データ(L−m)は
スタートコードに続いて送信回路17から出力される(
第10図(II))。
As a result, the contact A of the switch SW3 is connected to the output of the data string length data conversion circuit 14, that is, the data string length data (L
-m) appears. This data string length data (L-m) is output from the transmitting circuit 17 following the start code (
Figure 10 (II)).

データ列長カウンタ13の第1のカウンタ131の計数
値が(g)になり、データ列長カウンタ13からデータ
列長データ読込完了信号が出力されると、データ列長カ
ウンタ13の第2のカウンタ134および第3のカウン
タ135の計数動作が開始される(第10図(d)およ
び第10図(e))。
When the count value of the first counter 131 of the data string length counter 13 reaches (g) and the data string length data reading completion signal is output from the data string length counter 13, the second counter of the data string length counter 13 134 and the third counter 135 start counting operations (FIGS. 10(d) and 10(e)).

また、データ列長カウンタ13から出力されるデータ列
長データ読込完了信号により、制御回路18はスイッチ
SW5をオンにする(第10図(k))。このスイッチ
SW5のオンにより、mビットシフト回路20から出力
されるデータの中からアクチュエータ群2へ出力するデ
ータが選択され、ラック回路19へ送出される。このデ
ータはラッチ回路19でラッチされることによりパラレ
ルな信号に変換され、アクチュエータ群2へ出力される
Further, in response to the data string length data read completion signal output from the data string length counter 13, the control circuit 18 turns on the switch SW5 (FIG. 10(k)). By turning on the switch SW5, data to be output to the actuator group 2 is selected from among the data output from the m-bit shift circuit 20, and is sent to the rack circuit 19. This data is latched by the latch circuit 19, converted into a parallel signal, and output to the actuator group 2.

また、データ列長データ読込完了信号により制御回路1
8はスイッチSW3を状態(A−D)から接点Aが接点
Bに接続される状態(A−B)に切換える。これにより
スイッチSW3の接点Aには受信回路11の出力、すな
わちアクチュエータ群2へ出力するデータを抜き取った
データが現われる。このデータはデータ列長データ(L
−m)に続いて送信回路17から送出される。
In addition, the control circuit 1 receives the data string length data read completion signal.
8 switches the switch SW3 from the state (A-D) to the state (A-B) in which contact A is connected to contact B. As a result, the output of the receiving circuit 11, that is, the data extracted from the data to be output to the actuator group 2 appears at the contact A of the switch SW3. This data is data string length data (L
-m) and then sent out from the transmitting circuit 17.

データ列長カウンタ13の第2のカウンタ134の計数
値が(m)に達するとデータ抜取終了信号が出力され、
この信号によりスイッチSW5はオフにされる(第10
図(k))。
When the count value of the second counter 134 of the data string length counter 13 reaches (m), a data sampling end signal is output,
This signal turns off the switch SW5 (10th
Figure (k)).

更にデータ列長カウンタ13の第3のカウンタ。Furthermore, a third counter of the data string length counter 13.

135の計数値が(1)になると、データ領域終了信号
が発生され、この信号によりスイッチSW4がオフにな
る(第8図(j))。これにより送信回路17からのデ
ータの送出は終了する。
When the count value of 135 becomes (1), a data area end signal is generated, and this signal turns off the switch SW4 (FIG. 8(j)). This completes the transmission of data from the transmitting circuit 17.

また、データ列長カウンタ13の第3のカウンタ135
の計数値が(1)になると、第2のカウンタ134の計
数値をクリアし、再び第2のカウンタ134の計数動作
を開始させる(第10図(0))。
Also, the third counter 135 of the data string length counter 13
When the count value becomes (1), the count value of the second counter 134 is cleared and the counting operation of the second counter 134 is started again ((0) in FIG. 10).

第20カウンタ134の計数値が(m)に達するとスイ
ッチSW1はオンに復帰しく第10図(g))、また、
スイッチSW5もオンに復帰する(第10図(j))。
When the count value of the 20th counter 134 reaches (m), the switch SW1 is turned back on (FIG. 10(g)), and
The switch SW5 is also turned back on (FIG. 10(j)).

また、このときスイッチSW3も初期状態(A−C)に
復帰する。
Further, at this time, the switch SW3 also returns to the initial state (A-C).

なお、上記実施例においてアクチュエータ群2−1〜2
−nへのデータをデータ領域の前端のデータから順次抜
き取るように構成したが、データ領域の後端のデータか
ら順次抜き取るように構成することもできる、また各ア
クチュエータ群2−1〜2−nは1個のアクチュエータ
から構成してもよい。
In addition, in the above embodiment, the actuator groups 2-1 to 2-2
-n is configured to sequentially extract data from the front end of the data area, but it may also be configured to sequentially extract data from the rear end of the data area. may be composed of one actuator.

第11図は各ノード10−1〜10−nに対してセンチ
群1−1〜1−nおよびアクチュエータ群2°−1〜2
−nをそれぞれ接続した他の実施例を示したものである
。すなわち、この実施例においてはノード10−1にセ
ンナ群1−1とアクチュエータ群2−1が接続され、ノ
ード10−2にセンナ群1−2とアクチュエータ群2−
2が接続され、ノード10−3にセンナ群1−3とアク
チュエータ群2−3が接続され、同様にノード1〇−n
にはセンチ群1−nとアクチュエータ群2−nが接続さ
れる。このように構成し場合の各ノード10−1〜10
−nの一構成例が第12図に示される。
FIG. 11 shows centimeter groups 1-1 to 1-n and actuator groups 2°-1 to 2 for each node 10-1 to 10-n.
This figure shows another embodiment in which -n are connected to each other. That is, in this embodiment, the senna group 1-1 and the actuator group 2-1 are connected to the node 10-1, and the senna group 1-2 and the actuator group 2-1 are connected to the node 10-2.
2 is connected to node 10-3, senna group 1-3 and actuator group 2-3 are connected to node 10-3, and similarly node 10-n
A centimeter group 1-n and an actuator group 2-n are connected to. Each node 10-1 to 10 in this configuration
An example of the configuration of -n is shown in FIG.

この第12図に示すノード10は基本的には第3図に示
すノード10の構成にスイッチSW4゜スイッチSWS
、ラッチ回路19を付加するとともに制御回路18にス
イッチSW4およびSW5の制御部を付加することによ
って構成される。
The node 10 shown in FIG. 12 basically has the configuration of the node 10 shown in FIG.
, is constructed by adding a latch circuit 19 and a control section for switches SW4 and SW5 to the control circuit 18.

また、第12図に示す構成において、データ列長カウン
タ13は第13図に示すように5個のカウンタ、すなわ
ち、第1のカウンタ、第2のカウンタ、第3のカウンタ
、第4のカウンタ、第5のカウンタを具えて構成される
。ここで、第1のカウンタは受信回路11から出力され
る入力信号に含まれるスタートコードの検出により計数
動作を解しし、その計数値がデータ列長データのデータ
列長lに対応する値(1)に達すると計数動作を終了す
るとともにデータ列長データ読込完了信号を出力し、第
2のカウンタは第1のカウンタの計数値が値CI)に達
すると計数動作を開始し、その計数値がこのノード10
で付加するデータのデータ列長に対応する値(n)に達
すると計数動作を終了するとともにデータ付加終了信号
を出力し、第3のカウンタは第1のカウンタの計数値が
CI)に達すると、入力信号に含まれるデータ列長デー
タの示すデータ列長りからこのノードで抜き取るデータ
のデータ列長mを減算した値に対応する値(L−n)を
プリセットし、その後ダウンカウントし、その計数値が
(1)になるとデータ抜取開始信号を出力し、第4のカ
ウンタは第3のカウンタの計数値が小になると計数動作
を開始し、その計数値が(m)に達するとデータ抜取終
了信号を出力し、第5のカウンタは第1のカウンタの計
数値がCI)に達すると値(L−m)がプリセットされ
、第2のカウンタの計数値が(m)に達するとダウンカ
ウントを開始し、その計数値が(0)になるとデータ領
域終了信号を出力する。
In the configuration shown in FIG. 12, the data string length counter 13 includes five counters as shown in FIG. 13, namely, a first counter, a second counter, a third counter, a fourth counter, It is configured with a fifth counter. Here, the first counter performs a counting operation by detecting a start code included in the input signal output from the receiving circuit 11, and the counted value is a value ( 1), the counting operation ends and a data string length data reading completion signal is output, and when the count value of the first counter reaches the value CI), the second counter starts counting operation, and the count value is this node 10
When the value (n) corresponding to the data string length of the data to be added is reached, the counting operation is finished and a data addition end signal is output, and when the count value of the first counter reaches CI), the third counter , preset a value (L-n) corresponding to the value obtained by subtracting the data string length m of the data extracted at this node from the data string length indicated by the data string length data included in the input signal, then count down, and then When the count value reaches (1), a data sampling start signal is output, and the fourth counter starts counting when the count value of the third counter becomes small, and when the count value reaches (m), data sampling starts. An end signal is output, and the fifth counter is preset to a value (L-m) when the count value of the first counter reaches CI), and starts counting down when the count value of the second counter reaches (m). When the counted value reaches (0), a data area end signal is output.

また、第12図に示す構成においてデータ列長データ変
換回路14は受信回路11からの入力信号に含まれるデ
ータ列長りを示すデータ列長データを、このノードで付
加するデータ列長nを加等し、このノードで抜き取るデ
ータ列長mを減等したデータ列長L+n−mを示すデー
タ列長データ(L+n−m)に変換する。
In addition, in the configuration shown in FIG. 12, the data string length data conversion circuit 14 converts data string length data indicating the data string length included in the input signal from the receiving circuit 11 by a data string length n to be added at this node. The data string length m extracted at this node is converted into data string length data (L+n-m) indicating the data string length L+n-m obtained by subtracting the data string length m.

この第12図に示すノード10は第14図(a)に示す
ようにスタートコード、データ列長データ、データを順
次配列した入力信号を入力し、この入力信号のデータの
領域の前段にこのノード10に接続されたセンチ群1か
らのデータを付加するとともにこの入力信号から二〇ノ
ード10に接続されたアクチュエータ群2への出力デー
タを抜き取り、更に入力信号のデータ列長データをこの
ノード10から出力されるデータ領域のデータ列長に対
応するデータ列長データに変換して出力する。
The node 10 shown in FIG. 12 receives an input signal in which a start code, data string length data, and data are sequentially arranged as shown in FIG. 14(a). At the same time, the data from the centimeter group 1 connected to the node 10 is added, and the output data to the actuator group 2 connected to the node 20 is extracted from this input signal, and the data string length data of the input signal is added from this node 10. It converts into data string length data corresponding to the data string length of the data area to be output and outputs it.

このノード10の動作は第14図、第15図のタイミン
グチャートに示される。ここで、第14図はこのノード
で付加するデータのデータ列長nがこのノードで抜き取
るデータのデータ列長mよりも大きい場合(n≧m)を
示し、第15図はこのノードで付加するデータのデータ
列長nがこのノードで抜き取るデータのデータ列長mよ
りも小さい場合(n<m)を示す。
The operation of this node 10 is shown in the timing charts of FIGS. 14 and 15. Here, Fig. 14 shows a case where the data string length n of the data added at this node is larger than the data string length m of the data extracted at this node (n≧m), and Fig. 15 shows the case where the data string length n of the data added at this node is larger (n≧m), and Fig. 15 shows the case where the data string length n of the data added at this node is A case is shown in which the data string length n of data is smaller than the data string length m of data extracted at this node (n<m).

受信回路11からの出力される入力信号(第14図(a
)または第15図(a))に含まれるスタートコードは
、まず、スイッチSW3、送信回路17を介して後段の
ノードに出力される。また、この入力信号に含まれるス
タートコードはオンしているスイッチSWI  (第1
4図(1)または第15図(1))を介してスタートコ
ード検出回路12に加えられ、これにより、スタートコ
ード検出回路12からスタートコード検出出力(第14
図(C)または第15図(C))が発生される。このス
タートコード検出出カニより、スイッチSW2をオフか
らオンに切換える(第14図(i)は第15図(1)と
ともにデータ列長カウンタ13の第1のカウンタの計数
動作を開始させ、(第14図(d)または第15図(d
) ) 、また、スイッチSWlをオンからオフに切替
え、(第14図(1)または第15図(1) ) 、更
にスイッチSW3を接点Aが接点Cに接続された状態(
A−C)から接点Aが接点Eに接続された状態(A−E
)に切換える。
Input signal output from the receiving circuit 11 (Fig. 14(a)
) or the start code included in FIG. 15(a)) is first outputted to the subsequent node via the switch SW3 and the transmission circuit 17. Also, the start code included in this input signal is the switch SWI (first
4(1) or FIG. 15(1)) to the start code detection circuit 12, thereby causing the start code detection output (14th
(C) or FIG. 15(C)) is generated. From this start code detection output, the switch SW2 is switched from OFF to ON (FIG. 14(i) starts the counting operation of the first counter of the data string length counter 13 along with FIG. 15(1), Figure 14(d) or Figure 15(d)
)), and switch SWl from on to off (Fig. 14 (1) or Fig. 15 (1)), and switch SW3 with contact A connected to contact C (
A-C) to contact A connected to contact E (A-E
).

スイッチSW3が状態(A−E)に切換えられることに
よりスイッチSW3の接点Aにはデータ列長データ変換
回路14の出力すなわち、このノード10で変換された
データ列長データ(L+n−m)が現われ、このデータ
列長データ(L+n−m)が上述したスタートコードに
続いて送信回路17から出力される(第14図(n)ま
たは第15図(m))。
By switching the switch SW3 to the state (A-E), the output of the data string length data conversion circuit 14, that is, the data string length data (L+nm) converted at this node 10 appears at the contact A of the switch SW3. , this data string length data (L+n-m) is output from the transmitting circuit 17 following the above-mentioned start code (FIG. 14(n) or FIG. 15(m)).

データ列長カウンタ13の第1カウンタの計数値がCI
>に達すると、データ列長カウンタ13の第2のカラン
、り(第14図(e)または第15図(e) ) 、第
3のカウンタ(第14図(f)または第15図(r) 
) 、第5のカウンタ(第14図(h) マたは第15
図(h))の計数動作が開始され、またデータ列長カウ
ンタ13の第1の計数値が(1)に達し、データ列長カ
ウンタ13からデータ列長データ読込完了信号が出力さ
れることによりスイッチSW2がオンからオフに切換わ
り(第14図(i)または第15図(1) ) ’) 
、またスイッチSW3が状態(A−E)から接点Aが接
点Bに接続される状態(A−B)に切換わる。
The count value of the first counter of the data string length counter 13 is CI
>, the second counter of the data string length counter 13 (FIG. 14(e) or FIG. 15(e)) and the third counter (FIG. 14(f) or FIG. 15(r) )
), the fifth counter (Fig. 14 (h) or the 15th counter
The counting operation shown in Figure (h)) is started, the first count value of the data string length counter 13 reaches (1), and the data string length data reading completion signal is output from the data string length counter 13. Switch SW2 switches from on to off (Fig. 14 (i) or Fig. 15 (1))')
, and the switch SW3 is switched from the state (A-E) to the state (A-B) in which the contact A is connected to the contact B.

スイッチSW3が状態(A−B)に切換わることにより
付加データ生成回路16から出力されるセンサ群1から
の付加データが接点Aに現われ、この付加データが上述
したデータ列長データ(L+ n −m )に続いて受
信回路17から出力される(第14図(n)または第1
5図(n))。
By switching the switch SW3 to the state (A-B), the additional data from the sensor group 1 output from the additional data generation circuit 16 appears at the contact A, and this additional data becomes the data string length data (L+ n − (n) of FIG. 14 or the first
Figure 5 (n)).

データ列長カウンタ13の第2のカウンタの計数値が(
n)に達し、データ列長カウンタ13からデータ付加終
了信号が出力されると、この信号によりスイッチSW3
は状態(A−B)から、接点Aが接点りに接続される状
態(A−D)に切換えられる。これにより、スイッチS
W3の接点AにはオンしているスイッチSW4 (第1
4図1)または第15図(1))、スイッチSW3の接
点りを介してnビットシフト回路15の出力(第14図
(b)または第15図(b))が現われる。
The count value of the second counter of the data string length counter 13 is (
n) and a data addition end signal is output from the data string length counter 13, this signal causes the switch SW3 to
is switched from the state (A-B) to the state (A-D) in which the contact A is connected to the contact. This allows switch S
Contact A of W3 has switch SW4 (first
1) or FIG. 15(1)), the output of the n-bit shift circuit 15 (FIG. 14(b) or FIG. 15(b)) appears through the contact of the switch SW3.

これにより送信回路17からは上述した付加データに続
いてnビットシフト回路15から出力されるデータ領域
のデータが出力される。
As a result, the transmission circuit 17 outputs the data in the data area that is output from the n-bit shift circuit 15 following the above-mentioned additional data.

また、データ列長カウンタ13の第2のカウンタの計数
値が(n)に達することにより第5のカウンタは値(L
−m)からのダウンカウントを開始する(第14図(b
)または第15図(b))。
Further, when the count value of the second counter of the data string length counter 13 reaches (n), the fifth counter changes to the value (L
-m) starts counting down from (Fig. 14(b)
) or Figure 15(b)).

データ列長カウンタ13の第3のカウンタの計数値が小
になると第4のカウンタが計数動作を開始する(第14
図(g)または第15図(g))。
When the count value of the third counter of the data string length counter 13 becomes small, the fourth counter starts counting operation (the fourteenth counter).
Figure (g) or Figure 15 (g)).

またデータ列長カウンタ13の第3のカウンタの計数値
が小になることによりデータ列長カウンタ13からデー
タ抜取開始信号が出力されると、この信号によりスイッ
チSW5がオンになり(第14図(m)または第15図
(m)) 、このとき受信回路11から入力される入力
信号に含まれるアクチュエータ群2へ出力するデータは
ラッチ回路19にラッチされる。このラッチ回路19に
ラッチされた信号はアクチュエータ群2へ出力される。
Furthermore, when the count value of the third counter of the data string length counter 13 becomes small and a data extraction start signal is output from the data string length counter 13, this signal turns on the switch SW5 (see FIG. 14). m) or FIG. 15(m)), the data to be output to the actuator group 2 included in the input signal input from the receiving circuit 11 at this time is latched by the latch circuit 19. The signal latched by this latch circuit 19 is output to the actuator group 2.

データ列長カウンタ13の第3のカウンタの計数値が(
m)になり、データ列長カウンタ13からデータ抜取終
了信号が出力されるとスイッチSW5はオフになる(第
14図(m)または第15図(m))。
The count value of the third counter of the data string length counter 13 is (
m) and a data extraction end signal is output from the data string length counter 13, the switch SW5 is turned off (FIG. 14(m) or FIG. 15(m)).

なお、nzmの場合はデータ列長カウンタ13の第5の
カウンタの計数値が(0)になり、データ列長カウンタ
13からデータ領域終了信号が出力されることによりス
イッチSW1はオンに復帰しく第14図(i)) 、ス
イッチSW3は初期状態である状態(A−C)に復帰す
る(第14図(k))。
In the case of nzm, the count value of the fifth counter of the data string length counter 13 becomes (0), and the data area end signal is output from the data string length counter 13, so that the switch SW1 is not turned on again. 14(i)), the switch SW3 returns to the initial state (A-C) (FIG. 14(k)).

またn<mの場合はデータ列長カウンタ13の第5のカ
ウンタの計数値が(0)になり、データ列長カウンタ1
3からデータ領域終了信号が出力されることによりスイ
ッチSW4がオンからオフに切換わる(第15図(1)
)。またデータ列長カウンタ13の第4のカウンタの計
数値が(m)になることにより、スイッチSW1はオン
に復帰しく第15図(g)) 、スイッチSW3は初期
状態である状態(A−C)に復帰する(第15図(k)
)。
In addition, when n<m, the count value of the fifth counter of the data string length counter 13 becomes (0), and the count value of the fifth counter of the data string length counter 13 becomes (0).
When the data area end signal is output from 3, the switch SW4 is switched from on to off (Fig. 15 (1)
). Further, when the count value of the fourth counter of the data string length counter 13 becomes (m), the switch SW1 returns to ON (FIG. 15(g)), and the switch SW3 is in the initial state (A-C ) (Fig. 15(k)
).

第16図は入力信号として第18図(a)に示すような
フレーム構成の信号を採用した場合の他の実施例を示し
たものである。この場合、入力信号は入力データスター
トコード、データ列長データ、入力データ、出力データ
スタートコード、出力データを順次配列したフレーム構
成をとる。すなわち、このじつし例では第18図(a)
に示すように入力データスタートコードと出力データス
タートコードの2つのスタートコードを用い、センサ群
1からのデータを付加するデータ領域である入力データ
とアクチュエータ群2へのデータを抜き取るデータ領域
である出力データとを別々のフレームに割当てるように
したフレーム構成の信号を用いて構成される。ここで入
力データスタートコードの後に挿入されるデータ列長デ
ータは入力データのデータ列長L(i)ビットと出力デ
ータのデータ列長L (o)ビットの和に対応したデー
タ列長を表わしている。
FIG. 16 shows another embodiment in which a signal having a frame structure as shown in FIG. 18(a) is employed as an input signal. In this case, the input signal has a frame configuration in which an input data start code, data string length data, input data, output data start code, and output data are sequentially arranged. That is, in this actual example, Fig. 18(a)
As shown in , two start codes, an input data start code and an output data start code, are used to create an input data area that is a data area to which data from sensor group 1 is added, and an output area that is a data area that extracts data to actuator group 2. It is constructed using a signal with a frame structure in which data and data are allocated to separate frames. Here, the data string length data inserted after the input data start code represents the data string length corresponding to the sum of the data string length L (i) bits of the input data and the data string length L (o) bits of the output data. There is.

第16図に示すこの実施例のノード構成は第13図に示
し、たノード10の構成において、スタートコード検出
回路12の代りにスイッチSWI 1を介して入力デー
タスタートコード検出回路12aけるとともにnビット
シフト回路15の出力側にスイッチ5W12を介して出
力データスタートコード検出回路にbを設け、また、受
信回路11の出力側にmビットシフト回路20およびn
ビットシフト回路21を設け、mビットシフト回路20
の出力をnビットシフト回路15、スイッチSW4、デ
ータ列長変換回路14をそれぞれ介してスイッチSW3
の接点り、ESF。
The node configuration of this embodiment shown in FIG. 16 is shown in FIG. 13. In the configuration of the node 10 shown in FIG. An output data start code detection circuit b is provided on the output side of the shift circuit 15 via a switch 5W12, and an m bit shift circuit 20 and n are provided on the output side of the reception circuit 11.
A bit shift circuit 21 is provided, and an m bit shift circuit 20 is provided.
The output is sent to the switch SW3 via the n-bit shift circuit 15, the switch SW4, and the data string length conversion circuit 14, respectively.
contact point, ESF.

に加え、nビットシフト回路21の出力をスイッチSW
3の接点Cに加え、更にnビット回路15の出力をスイ
ッチSW5を介してラッチ回路19に加えることによっ
て構成される。
In addition, the output of the n-bit shift circuit 21 is transferred to the switch SW
In addition to the contact C of No. 3, the output of the n-bit circuit 15 is applied to the latch circuit 19 via the switch SW5.

また、この実施例の場合、データ列長カウンタ13は第
17図に示すように、第1のカウンタと第2のカウンタ
と、第3のカウンタと第4のカウンタと第5のカウンタ
を具えており、第1のカウンタは入力データスタートコ
ード検出回路12aから入力データスタート検出出力が
発生されることにより計数動作を開始し、その計数値が
データ列長データのデータ長gに対応する(fl)に達
すると計数動作を終了し、データ列長データ読込完了信
号を出力し、第2のカウンタは第1のカウンタの計数値
が(1)に達すると計数動作を開始し、その計数値がこ
のノードで付加されるデータのデータ長nに対応する値
(n)に達すると計数動作を終了してデータ付加終了信
号を出力し、第3のカウンタは第2のカウンタの計数値
が(n)に達するとデータ列長データの示すデータ列長
しとこのノードで抜き取られるデーターデータ列長mと
の値(L−m)がプリセットされ、その後ダウンカウン
トを開始し、その計数値が(1)になるとデータ領域終
了信号を出力し、また、第4のカウンタは出力データス
タートコード検出回路12bから出力データスタートコ
ード検出出力が発生されることにより計数動作を開始し
、その計数値が値mに達するとデータ抜取出力信号を出
力する。
Further, in the case of this embodiment, the data string length counter 13 includes a first counter, a second counter, a third counter, a fourth counter, and a fifth counter, as shown in FIG. The first counter starts counting operation when an input data start detection output is generated from the input data start code detection circuit 12a, and the counted value corresponds to the data length g of the data string length data (fl). When the count value of the first counter reaches (1), the counting operation ends and a data string length data reading completion signal is output. When the node reaches a value (n) corresponding to the data length n of the data added, the counting operation ends and a data addition end signal is output, and the third counter determines that the count value of the second counter is (n). When the value (L-m) between the data string length indicated by the data string length data and the data string length m extracted at this node is preset, a down count is started, and the counted value becomes (1). When this happens, a data area end signal is output, and the fourth counter starts counting when the output data start code detection output is generated from the output data start code detection circuit 12b, and the count value reaches the value m. When it reaches that point, a data sampling output signal is output.

また、第5のカウンタはこのノードで付加するデータの
データ列長nがこのノードで抜き取るデータ列長mより
短い場合、第3のカウンタの計数値が(1)になったと
き動作を開始、その計数値がm−nに達すると計数動作
を終了し、mビットシフト信号データ領域終了信号を出
力する。
Further, if the data string length n of the data added at this node is shorter than the data string length m extracted at this node, the fifth counter starts operating when the count value of the third counter becomes (1), When the count value reaches m-n, the counting operation is terminated and an m-bit shift signal data area end signal is output.

また、データ列長データ変換回路14はmビットシフト
回路20から出力される。このノードに入力される入力
信号のデータ列長、すなわ・ち、第18図(a)または
第19図(a)に示す入力信号の入力データから出力デ
ータに至るデータ列長りを示すデータ列長データ(L)
をこのノードから出力される出力信号のデータ列長を示
すデータ列長データ、すなわちデータ列長L+n−mに
対応するデータ列長データ(L+n−m)に変換して出
力する。
Further, the data string length data conversion circuit 14 is outputted from the m-bit shift circuit 20. Data indicating the data string length of the input signal input to this node, that is, the length of the data string from the input data to the output data of the input signal shown in FIG. 18(a) or FIG. 19(a) Row length data (L)
is converted into data string length data indicating the data string length of the output signal output from this node, that is, data string length data (L+n-m) corresponding to the data string length L+n-m, and output.

この第16図に示すノード10の動作を第18図、第1
9図に示したタイミングチャートを参照して詳細に説明
する。ここで第18図はこのノードで付加されるデータ
のデータ列長nがこのノードで抜き取られるデータのデ
ータ列長mより長い場合(n≧m)を示し、第19図は
このノードで付加されるデータのデータ列長nがこのノ
ードで抜き取られるデータのデータ列長mより短い場合
(n<m)を示している。
The operation of the node 10 shown in FIG. 16 is explained in FIG.
This will be explained in detail with reference to the timing chart shown in FIG. Here, FIG. 18 shows a case where the data string length n of the data added at this node is longer than the data string length m of the data extracted at this node (n≧m), and FIG. This shows a case where the data string length n of the data extracted at this node is shorter than the data string length m of the data extracted at this node (n<m).

受信回路11で受信された入力信号(第18図(a)ま
たは第19図(a))はmビットシフト回路20でmビ
ット遅延され(第18図(b)または第19図(b))
。また、nビットシフト回路21でnビット遅延される
(第18図(C)または第19図(C))。mビットシ
フト回路20から出力される信号に含まれる入力データ
スタートコードは、オンしているスイッチSW4 (第
18図(n)または第19図(n))を介してスイッチ
SW3の接点Eに加えられる。ここでスイッチSW3は
接点Aを接点Eに接続する状態(A−E)になっている
ので(第18図(m)または第19図(m)) 、スイ
ッチSW3の接点AにはスイッチSW4を介して入力さ
れる入力データスタートコードがまず現われる。この入
力データスタートコードは送信回路17を介して後段の
ノードに出力される(第18図(p)または第19図(
p))。
The input signal received by the receiving circuit 11 (FIG. 18(a) or FIG. 19(a)) is delayed by m bits by the m-bit shift circuit 20 (FIG. 18(b) or FIG. 19(b)).
. Further, it is delayed by n bits by the n-bit shift circuit 21 (FIG. 18(C) or FIG. 19(C)). The input data start code included in the signal output from the m-bit shift circuit 20 is added to the contact E of the switch SW3 via the turned-on switch SW4 (FIG. 18(n) or FIG. 19(n)). It will be done. Here, switch SW3 is in the state (A-E) where contact A is connected to contact E (Figure 18 (m) or Figure 19 (m)), so switch SW4 is connected to contact A of switch SW3. The input data start code inputted through the input data start code appears first. This input data start code is output to the subsequent node via the transmitting circuit 17 (Fig. 18(p) or Fig. 19(p)).
p)).

mビットシフト回路20から出力される入力データスタ
ートコードはオンしているスイッチ5W11(第18図
(j)または第19図(j))を介して入力データスタ
ートコード検出回路12aに加えられ、これにより入力
データスタニトコード検出回路12aから入力データス
タートコード検出出力が発生される(第18図(e)ま
たは第19図(e))。この入力データスタートコード
検出出力によりスイッチSW2はオフからオンになり(
第18図(fI)または第19図(g))、データ列長
カウンタ13の第1のカウンタは計数動作を開始する(
第18図(f)または第19図(f))。また入力デー
タスタートコード検出回路12aから出力される入力デ
ータスタートコード検出出力によりスイッチ5WIIは
オンからオフになり、スイッチSW3は状態(A−E)
から接点Aを接点Fに接続する状態(A−F)に切換え
られる。これにより、スイッチSW3の接点Aにはデー
タ列長データ変換回路14から出力される変換されたデ
ータ列長データ(L+n−m)が現われる。したがって
送信回路17からは上述した入力データスタートコード
に続いてデータ列長データ(L+n−m)が出力される
(第18図(p)または第19図(p))。
The input data start code outputted from the m-bit shift circuit 20 is applied to the input data start code detection circuit 12a via the switch 5W11 (FIG. 18 (j) or FIG. 19 (j)) which is on, and this As a result, an input data start code detection output is generated from the input data start code detection circuit 12a (FIG. 18(e) or FIG. 19(e)). This input data start code detection output turns switch SW2 from off to on (
18(fI) or FIG. 19(g)), the first counter of the data string length counter 13 starts counting operation (
FIG. 18(f) or FIG. 19(f)). In addition, the switch 5WII is turned from on to off by the input data start code detection output from the input data start code detection circuit 12a, and the switch SW3 is in the state (A-E).
It is possible to switch from the state to the state (A-F) in which contact A is connected to contact F. As a result, the converted data string length data (L+n-m) output from the data string length data conversion circuit 14 appears at the contact A of the switch SW3. Therefore, the data string length data (L+n-m) is outputted from the transmitting circuit 17 following the input data start code described above (FIG. 18(p) or FIG. 19(p)).

データ列長カウンタ13の第1のカウンタの計数値が(
fI)に達すると、第2のカウンタの計数動作が開始さ
れる(第18図(g)または第19図(g))。またデ
ータ列長カウンタ13の第1のカウンタの計数値が<1
>に達し、データ列長カウンタ13からデータ列長デー
タ読込完了信号が出力されると、この信号により、スイ
ッチSW2がオンからオフになり(第18図(ff)ま
たは第19図(II) ) 、スイッチSW3が状態(
A−F)から接点Aが接点Bに接続される状=<A−B
)に切換わる。
The count value of the first counter of the data string length counter 13 is (
fI), the second counter starts counting (FIG. 18(g) or FIG. 19(g)). Also, the count value of the first counter of the data string length counter 13 is <1.
> and the data string length counter 13 outputs a data string length data read completion signal, this signal turns the switch SW2 from on to off (FIG. 18 (ff) or FIG. 19 (II)). , switch SW3 is in state (
Contact A is connected to contact B from A-F)=<A-B
).

スイッチSW3が状態(A−B)に切換わると、付加デ
ータ生成回路16から出力されるセンタ群1からの付加
データが接点Aに現われる。したがって、送信回路17
からは上述したデータ列長データ(L+n−m)に続い
て、付加データ生成回路16からの付加データが出力さ
れる(第18図(p)または第19図(p))。
When the switch SW3 is switched to state (A-B), additional data from the center group 1 outputted from the additional data generation circuit 16 appears at the contact A. Therefore, the transmitting circuit 17
Following the data string length data (L+n-m) described above, additional data from the additional data generation circuit 16 is output (FIG. 18(p) or FIG. 19(p)).

データ列長カウンタ13の第2のカウンタの計数値が(
n)に達すると第3のカウンタの動作が開始される(第
18図(b)または第19図(b))。またデータ列長
カウンタ13の第2のカウンタの計数値が(n)に達し
、データ列長カウンタ13からデータ付加終了信号が発
生されると、この信号によりスイッチSWI 2はオフ
からオンに切換わり(第18図(k)または第19図(
k)) 、スイッチSW3は状態A−Bから接点Aが接
点りに接続される状態(A−D)に切換わる。
The count value of the second counter of the data string length counter 13 is (
n), the operation of the third counter is started (FIG. 18(b) or FIG. 19(b)). Further, when the count value of the second counter of the data string length counter 13 reaches (n) and a data addition end signal is generated from the data string length counter 13, this signal switches the switch SWI 2 from OFF to ON. (Figure 18 (k) or Figure 19 (
k)) The switch SW3 is switched from the state A-B to the state (A-D) in which the contact A is connected to the contact terminal.

スイッチSW3が状態(A−D)に切換わると、nビッ
トシフト回路15から出力される信号(第18図(d)
または第19図(d))に含まれる入力データがスイッ
チSW3の接点Aに現われる。
When the switch SW3 switches to the state (A-D), the signal output from the n-bit shift circuit 15 (FIG. 18(d)
Alternatively, the input data included in FIG. 19(d)) appears at contact A of switch SW3.

したがって送信回路17からは上述した付加データに続
いてnビットシフト回路15から出力される入力データ
が出力される(第18図(p)または第19図(p))
Therefore, the input data output from the n-bit shift circuit 15 is output from the transmitting circuit 17 following the above-mentioned additional data (FIG. 18(p) or FIG. 19(p)).
.

nビットシフト回路15から出力される信号に含まれる
出力データスタートコードが出力データスタートコード
検出回路12bにより検出され、出力データスタートコ
ード検出回路12bから出力データスタートコード検出
出力(第18図(e)または第19図(e))が発生さ
れると、データ列長カウンタ13の第4のカウンタが計
数動作を開始しく第18図(i)または第19図(i)
)、同時にスイッチSWI 2をオフにしく第18図(
k)または第19図(k)) 、またスイッチSW3を
状態(A−D)から接点Aが接点Cに接続される状態(
A−C)に切換え(第18図(m)または第19図(m
)) 、更にスイッチSW5をオフからオンに切換える
(第18図(o)または第19図(0))。
The output data start code included in the signal output from the n-bit shift circuit 15 is detected by the output data start code detection circuit 12b, and the output data start code detection circuit 12b outputs the output data start code detection output (FIG. 18(e)). 19(e)) is generated, the fourth counter of the data string length counter 13 starts counting operation.
), turn off switch SWI 2 at the same time as shown in Figure 18 (
k) or FIG. 19(k)), and also change the switch SW3 from the state (A-D) to the state where contact A is connected to contact C (
A-C) (Fig. 18 (m) or Fig. 19 (m)
)) Furthermore, the switch SW5 is switched from off to on (FIG. 18(o) or FIG. 19(0)).

スイッチSW3が状態(A−C)に切換えられると、ス
イッチSW3の接点Aにnビットシフト回路21から出
力されるアクチエエータ群2に出力するデータを抜き取
った出力データが現われ、この出力データがnビットシ
フト回路15から出力される出力データスタートコード
に続いて送信回路17から出力される(第18図(p)
または第19図(p))。
When the switch SW3 is switched to the state (A-C), output data obtained by extracting the data to be output to the actuator group 2 output from the n-bit shift circuit 21 appears at the contact A of the switch SW3, and this output data is n-bit. Following the output data start code outputted from the shift circuit 15, the data is outputted from the transmitting circuit 17 (Fig. 18(p)).
or Figure 19(p)).

また、スイッチSW5がオンになるとnビットシフト回
路15から出力されるアクチュエータ群2への出力する
データがこのスイッチSW5を介してラッチ回路19に
ラッチされ、アクチュエータ群へ出力される。
Furthermore, when the switch SW5 is turned on, the data output from the n-bit shift circuit 15 to the actuator group 2 is latched by the latch circuit 19 via this switch SW5, and is output to the actuator group.

データ列長カウンタ13の第4のカウンタの計数値が(
m)に達し、データ列長カウンタ13からデータ抜取終
了信号が出力されるとスイッチSW5はオンからオフに
切換わる。
The count value of the fourth counter of the data string length counter 13 is (
m) and a data extraction end signal is output from the data string length counter 13, the switch SW5 is switched from on to off.

なお、n≧mの場合はデータ列長カウンタ13の第3の
カウンタの計数値が(1)になるとスイッチSWI 1
はオフからオンに復帰しく第18図(j)) 、スイッ
チSW3は初期状態である状態(A−E)に復帰する。
In addition, in the case of n≧m, when the count value of the third counter of the data string length counter 13 becomes (1), the switch SWI1
When the switch SW3 returns from off to on (FIG. 18(j)), the switch SW3 returns to its initial state (AE).

しかし、n<mの場合は、データ列長カウンタ13の第
3のカウンタの計数値が(1)になると第5のカウンタ
の計数動作を開始させ(第19図(g)) 、同時にス
イッチSW3を初期状態である状態(A−E)に復帰さ
せ、更にスイッチSW4をオンからオフに切換える(第
19図(n))。
However, in the case of n<m, when the count value of the third counter of the data string length counter 13 reaches (1), the counting operation of the fifth counter is started (FIG. 19(g)), and at the same time, the switch SW3 is returned to its initial state (A-E), and the switch SW4 is further turned from on to off (FIG. 19(n)).

そしてデータ列長カウンタ13の第5のカウンタの計数
値が(m−n)に達し、データ列長カウンタ13からm
ビットシフト信号データ領域終了が出力されるとこの信
号によりスイッチSWI 1をオンに復帰させ、スイッ
チSW4をオフからオンに切換える。
Then, the count value of the fifth counter of the data string length counter 13 reaches (m-n), and the count value of the fifth counter of the data string length counter 13 reaches m
When the bit shift signal data area end is output, this signal returns the switch SWI1 to on, and switches the switch SW4 from off to on.

第20図は第23図の(a)に示すようなフレーム構成
の入力信号を用いた場合のノード10の一構成例を示す
ものである。この場合、入力データのデータ列長に対応
する入力データデータ列長データと出力データのデータ
列長に対応する出力データデータ列長データの2つのデ
ータ列長データを導入することによって構成される。
FIG. 20 shows an example of the configuration of the node 10 when an input signal having a frame structure as shown in FIG. 23(a) is used. In this case, it is configured by introducing two data string length data: input data string length data corresponding to the data string length of input data and output data string length data corresponding to the data string length of output data.

この第20図に示した構成においては第16図に示した
データ列長カウンタ13に代わりに入力データデータ列
長カウンタ13aおよび出力データデータ列長カウンタ
13bを設け、データ列長データ変換回路14aの代わ
りに入力データデータ列長データ変換回路14aおよび
出力データデータ列長データ変換回路14bを設けるこ
とによって構成される。
In the configuration shown in FIG. 20, an input data string length counter 13a and an output data string length counter 13b are provided in place of the data string length counter 13 shown in FIG. Instead, it is constructed by providing an input data data string length data conversion circuit 14a and an output data data string length data conversion circuit 14b.

ここで、入力データデータ列長カウンタ13aは第21
図に示すように第1のカウンタ、第2のカウンタ、第3
のカウンタを具え、第1のカウンタはmビットシフト回
路20から出力される入力データスタートコードの検出
により計数動作を開始し、その計数値が入力データデー
タ列長データのデータ長giに対応する値N!i)に達
すると計数動作を終了し、入力データデータ列長データ
読込完了信号を出力する。第2のカウンタは第1のカウ
ンタの計数値が((Ni)に達すると計数動作を開始し
、その計数値がこのノードで付加する付加データのデー
タ列長nに対応する値(n)に達すると計数動作を終了
し、データ付加終了信号を出力する。第3のカウンタは
第1のカウンタの計数値が(Ri)に達すると入力デー
タデータ列長データの示すデータ列長Liに対応する値
(Li)でプリセットし、第2のカウンタの計数値が(
n)に達するとダウンカウント動作を開始し、その計数
値が(0)になると入力データデータ領域終了信号を出
力する。
Here, the input data data string length counter 13a is the 21st
As shown in the figure, the first counter, the second counter, and the third counter
The first counter starts a counting operation upon detection of the input data start code output from the m-bit shift circuit 20, and the counted value is a value corresponding to the data length gi of the input data string length data. N! When reaching i), the counting operation is completed and an input data data string length data read completion signal is output. The second counter starts counting when the count value of the first counter reaches ((Ni), and the count value becomes the value (n) corresponding to the data string length n of the additional data added at this node. When the count value of the first counter reaches (Ri), the counting operation is finished and a data addition end signal is output.When the count value of the first counter reaches (Ri), the third counter corresponds to the data string length Li indicated by the input data data string length data. It is preset with the value (Li), and the count value of the second counter is (
When the count value reaches (n), a down-count operation is started, and when the count value reaches (0), an input data data area end signal is output.

また出力データデータ列長カウンタ13bは第4のカウ
ンタ、第5のカウンタ、第6のカウンタ、第7のカウン
タを具え、第4のカウンタはnビットシフト回路15か
ら出力される出力データスタートコードの検出により計
数動作を開始し、その計数値が出力データデータ列長デ
ータのデータ列長Doに対応する値(,9o)に達する
と計数動作を終了し、出力データデータ列長データ読込
完了信号を出力する。第5のカウンタは第4のカウンタ
の計数値が(1o)に達すると計数動作を開始し、その
計数値がこのノードで抜き取るデータのデータ列長mに
対応する値(m)に達するとその計数動作を終了し、デ
ータ抜取終了信号を出力する。第6のカウンタは第4の
カウンタの計数値が(fIo)に達すると出力データデ
ータ列長データの現わすデータ列長Loからこのノード
で抜き取るデータのデータ列長mを差引いた値Lo−m
に対応する値(L o−m)をプリセットし、その後ダ
ウンタウントし、この計数値が(1)になると出力デー
タデータ領域終了信号を出力する。第7のカウンタはこ
のノード10で付加するデータのデータ列長nがこのノ
ード10で抜き取るデータのデータ列長mより短い場合
に、第6のカウンタの計数値が(1)になったとき動作
を開始し、この計数値が(m−n)になると計数動作を
終了し、mビットシフト信号データ領域終了信号を出力
する。
Further, the output data data string length counter 13b includes a fourth counter, a fifth counter, a sixth counter, and a seventh counter. The counting operation is started by the detection, and when the counted value reaches the value (,9o) corresponding to the data string length Do of the output data data string length data, the counting operation is finished and an output data data string length data reading completion signal is sent. Output. The fifth counter starts counting operation when the count value of the fourth counter reaches (1o), and when the count value reaches the value (m) corresponding to the data string length m of the data to be extracted at this node. Finishes the counting operation and outputs a data sampling end signal. When the count value of the fourth counter reaches (fIo), the sixth counter outputs a value Lo-m obtained by subtracting the data string length m of the data extracted at this node from the data string length Lo represented by the output data data string length data.
A value (L o -m) corresponding to is preset and then down-counted, and when this count value becomes (1), an output data data area end signal is output. The seventh counter operates when the count value of the sixth counter becomes (1) when the data string length n of the data added at this node 10 is shorter than the data string length m of the data extracted at this node 10. When this count value reaches (m-n), the counting operation is finished and an m-bit shift signal data area end signal is output.

また、入力データデータ列長データ変換回路14aはm
ビットシフト回路20から出力される入力信号に含まれ
る入力データのデータ列長Liを示す入力データデータ
列長データ(L i)を入力し、この入力データのデー
タ列長Liにこのノード10で付加されるデータのデー
タ列長nを加算したデータ列長Li+nに対応するデー
タ列長データ(Li+n)を出力する。
In addition, the input data data string length data conversion circuit 14a is m
Input data data string length data (L i) indicating the data string length Li of input data included in the input signal output from the bit shift circuit 20 is input, and is added to the data string length Li of this input data at this node 10. Data string length data (Li+n) corresponding to the data string length Li+n obtained by adding the data string length n of the data to be processed is output.

また出力データデータ列長データ変換回路14bはnビ
ットシフト回路15から出力される入力信号に含まれる
出力データのデータ列長LOを示す出力データデータ列
長データ(L o)を入力し、この出力データのデータ
列長Loからこのノード10で抜き取られるデータのデ
ータ列長mを減算したデータ列長Lo−mに対応するデ
ータ列長データ(Lo−m)を出力する。
Further, the output data string length data conversion circuit 14b inputs output data string length data (L o) indicating the data string length LO of the output data included in the input signal output from the n-bit shift circuit 15, and outputs this data. Data string length data (Lo-m) corresponding to the data string length Lo-m obtained by subtracting the data string length m of the data extracted by this node 10 from the data string length Lo of the data is output.

この第20図に示すノード1oの動作を第23図、第2
4図に示したタイミングチャートを参照して詳細に説明
する。ここで第23図はこのノードで付加されるデータ
のデータ列長nがこのノードで抜き取られるデータのデ
ータ列長mより長い場合(n≧m)を示し、第24図は
このノードで付加されるデータのデータ列長nがこのノ
ードで抜き取られるデータのデータ列長mより短い場合
(n<m)を示している。
The operation of the node 1o shown in FIG. 20 is illustrated in FIGS.
This will be explained in detail with reference to the timing chart shown in FIG. Here, FIG. 23 shows the case where the data string length n of the data added at this node is longer than the data string length m of the data extracted at this node (n≧m), and FIG. This shows a case where the data string length n of the data extracted at this node is shorter than the data string length m of the data extracted at this node (n<m).

受信回路11で受信された入力信号(第23図(a)ま
たは第24図(a))はmビットシフト回路20でmビ
ット遅延され(第23図(b)または第24図(b))
。また、nビットシフト回路21でnビット遅延される
(第23図(c)または第24図(C))。mビットシ
フト回路20から出力される信号に含まれる入力データ
スタートコードは、オンしているスイッチSW4 (第
23図(n)または第24図(n))を介してスイッチ
SW3の接点Eに加えられる。ここでスイッチSW3は
接点Aを接点Fに接続する状態(A−F)になっている
ので(第23図(m)または第24図(m)) 、スイ
ッチS W 3の接点AにはスイッチSW4を介して入
力される入力データスタートコードがまず現われる。こ
の入力データスタートコードは送信回路17を介して後
段のノードに出力される(第23図(p)または第24
図(p))。
The input signal received by the receiving circuit 11 (FIG. 23(a) or FIG. 24(a)) is delayed by m bits by the m-bit shift circuit 20 (FIG. 23(b) or FIG. 24(b)).
. Further, it is delayed by n bits by the n-bit shift circuit 21 (FIG. 23(c) or FIG. 24(C)). The input data start code included in the signal output from the m-bit shift circuit 20 is added to the contact E of the switch SW3 via the turned-on switch SW4 (FIG. 23(n) or FIG. 24(n)). It will be done. Here, since the switch SW3 is in the state (A-F) where the contact A is connected to the contact F (Fig. 23 (m) or Fig. 24 (m)), the contact A of the switch SW3 is connected to the switch The input data start code input via SW4 appears first. This input data start code is output to the subsequent node via the transmitting circuit 17 (Fig. 23 (p) or 24
Figure (p)).

mビットシフト回路20から出力される入力データスタ
ートコードはオンしているスイッチ5W11(第23図
(j)または第24図(j))を介して入力データスタ
ートコード検出回路12aに加えられ、これにより入力
データスタートコード検出回路12aから入力データス
タートコード検出出力が発生される(第23図(e)ま
たは第24図(e))。この入力データスタートコード
検出出力によりスイッチSW2はオフからオンになり(
第23図(k)または第24図(k))、入力データデ
ータ列長カウンタ13aの第1のカウンタは計数動作を
開始する(第23図(f)または第24図(f))。ま
た入力データスタートコード検出回路12aから出力さ
れる入力データスタートコード険出出力によりスイッチ
SWI 1はオンからオフになり、スイッチSW3は状
態(A−F)から接点Aを接点Gに接続する状態(A−
G)に切換えられる。これにより、スイッチSW3の接
点Aには入力データデータ列長データ変換回路14aか
ら出力される変換された入力データデータ列長データ(
L+n)が現われる。
The input data start code outputted from the m-bit shift circuit 20 is applied to the input data start code detection circuit 12a via the switch 5W11 (FIG. 23 (j) or FIG. 24 (j)) which is on, and this As a result, the input data start code detection circuit 12a generates an input data start code detection output (FIG. 23(e) or FIG. 24(e)). This input data start code detection output turns switch SW2 from off to on (
In FIG. 23(k) or FIG. 24(k)), the first counter of the input data data string length counter 13a starts counting operation (FIG. 23(f) or FIG. 24(f)). In addition, the switch SWI1 is turned from on to off by the output of the input data start code output from the input data start code detection circuit 12a, and the switch SW3 changes from the state (A-F) to the state (A-F) where contact A is connected to contact G ( A-
G). As a result, the converted input data data string length data (
L+n) appears.

したがって送信回路17からは上述した入力データスタ
ートコードに続いて入力データデータ列長データ(L+
n)が出力される(第23図(p)または第24図(p
))。
Therefore, the transmitting circuit 17 sends the input data string length data (L+
n) is output (Figure 23 (p) or Figure 24 (p)
)).

入力データデータ列長カウンタ13aの第1のカウンタ
の計数値が(fli)に達すると、第2のカウンタの計
数動作が開始される(第23図(g)または第24図(
g)) 、第3のカウンタに値(LL)がプリセットさ
れる(第23図(h)または第24図(h))。また入
力データデー名列長カウンタ13aの第1のカウンタの
計数値が(11)に達し、入力データデータ列長カウン
タ13からデータ列長データ読込完了信号が出力される
と、この信号により、スイッチSW21がオンからオフ
になり(第23図(k)または第24図(k)) 、ス
イッチSW3が状態(A−G)から接点Aが接点Bに接
続される状態(A−B)に切換わる。
When the count value of the first counter of the input data data string length counter 13a reaches (fli), the counting operation of the second counter starts (FIG. 23 (g) or FIG. 24 (
g)) The value (LL) is preset in the third counter (FIG. 23(h) or FIG. 24(h)). Further, when the count value of the first counter of the input data data string length counter 13a reaches (11) and a data string length data reading completion signal is output from the input data data string length counter 13, this signal causes the switch to switch. SW21 turns from on to off (Fig. 23 (k) or Fig. 24 (k)), and switch SW3 changes from the state (A-G) to the state where contact A is connected to contact B (A-B). Change.

スイッチSW3が状態(A−B)に切換わると、付加デ
ータ生成回路16から出力されるセンタ群1からの付加
データが接点Aに現われる。したがって、送信回路17
からは上述したデータ列長データ(L+n)に続いて、
付加データ生成回路16からの付加データが出力される
(第23図(p)または第24図(p))。
When the switch SW3 is switched to state (A-B), additional data from the center group 1 outputted from the additional data generation circuit 16 appears at the contact A. Therefore, the transmitting circuit 17
Following the data string length data (L+n) mentioned above,
Additional data from the additional data generation circuit 16 is output (FIG. 23(p) or FIG. 24(p)).

入力データデータ列長カウンタ13aの第2のカウンタ
の計数値が(n)に達すると第3のカウンタの動作が開
始される(第23図(b)または第24図(b))。ま
た入力データデータ列長カウンタ13aの第2のカウン
タの計数値が(n)に達し、入力データデータ列長カウ
ンタ13aからデータ付加終了信号が発生されると、こ
の信号によりスイッチSW3は状態A−Bから接点Aが
接点りに接続される状態(A−D)に切換わる。
When the count value of the second counter of the input data string length counter 13a reaches (n), the operation of the third counter is started (FIG. 23(b) or FIG. 24(b)). Further, when the count value of the second counter of the input data data string length counter 13a reaches (n) and a data addition end signal is generated from the input data data string length counter 13a, this signal causes the switch SW3 to enter the state A--. The state changes from B to the state (A-D) in which the contact A is connected to the contact.

スイッチSW3が状態(A−D)に切換わると、nビッ
トシフト回路15から出力される信号(第23図(d)
または第24図(d))に含まれる入力データがスイッ
チSW3の接点Aに現われる。
When the switch SW3 switches to the state (A-D), the signal output from the n-bit shift circuit 15 (FIG. 23(d)
Alternatively, the input data included in FIG. 24(d)) appears at contact A of switch SW3.

したがって送信回路17からは上述した付加データに続
いてnビットシフト回路15から出力される入力データ
が出力される(第23図(p)または第24図(p))
Therefore, the input data output from the n-bit shift circuit 15 is output from the transmitting circuit 17 following the above-mentioned additional data (FIG. 23(p) or FIG. 24(p)).
.

入力データデータ列長カウンタ13aの第3のカウンタ
の計数値が(0)となり、入力データデータ列長カウン
タ13aから入力データデータ領域終了信号が出力され
ると、この信号によりスイッチ5W12はオフからオン
になる(第23図(j)または第24図(j))。
When the count value of the third counter of the input data data string length counter 13a becomes (0) and the input data data area end signal is output from the input data data string length counter 13a, this signal turns the switch 5W12 from off to on. (Figure 23 (j) or Figure 24 (j)).

nビットシフト回路15から出力される信号に含まれる
出力データスタートコードが出力データスタートコード
検出回路12bにより検出され、出力データスタートコ
ード検出回路12bから出力データスタートコード検出
出力(第23図(e)または第24図(e))が発生さ
れると、出力データデータ列長カウンタ13bの第4の
カウンタが計数動作を開始しく第23図(f)または第
24図(f) )、更にスイッチ5W22をオフからオ
ンにする(第23図(g)または第24図(I))。ま
たは、同時にスイッチSWI 2をオフにしく第18図
(k)または第19図(k))、またスイッチSW3を
状態(A−D)から接点Aが接点Fに接続される状! 
(A−F)に切換える(第23図(m)または第24図
(m))。これにより、スイッチSW3の接点Aには出
力データデータ列長データ変換回路14bから出力され
る変換された出力データデータ列長データ(L〇−m)
が現われる。したがって、送信回路17からはnビット
シフト回路15から出力される出力データスタートコー
ドに続いてこの出力データデータ列長データ(L o−
m)が出力される。
The output data start code included in the signal output from the n-bit shift circuit 15 is detected by the output data start code detection circuit 12b, and the output data start code detection circuit 12b outputs the output data start code detection output (FIG. 23(e)). 24(e)), the fourth counter of the output data data string length counter 13b starts counting operation (FIG. 23(f) or FIG. 24(f)), and the switch 5W22 from off to on (Fig. 23 (g) or Fig. 24 (I)). Or, at the same time, turn off the switch SWI2 (FIG. 18(k) or FIG. 19(k)), and switch SW3 from the state (A-D) so that the contact A is connected to the contact F!
(A-F) (FIG. 23(m) or FIG. 24(m)). As a result, the converted output data data string length data (L〇-m) output from the output data data string length data conversion circuit 14b is supplied to the contact A of the switch SW3.
appears. Therefore, the transmitting circuit 17 outputs the output data string length data (Lo-
m) is output.

出力データデータ列長カウンタ13bの第4のカウンタ
の計数値が(,9o)に達すると第5のカウンタの計数
動作が開始され(第23図(g)または第24図(g)
) 、更に第6のカウンタのダウンカウント動作が開始
される(第23図(b)ま°たは第24図(b))。
When the count value of the fourth counter of the output data data string length counter 13b reaches (,9o), the counting operation of the fifth counter is started (FIG. 23(g) or FIG. 24(g)).
), further, the down-counting operation of the sixth counter is started (FIG. 23(b) or FIG. 24(b)).

また、出力データデータ列長カウンタ13bの第4のカ
ウンタの計数値が(No)に達し、出力データデータ列
長カウンタ13bから出力データデータ列長読込完了信
号が出力されると、この信号によりスイッチSW3が状
態(A−F)から接点Aを接点Cに接続する状態(A−
C)に切換え(第23図(m)または第24図(m))
 、更にスイッチSW5をオフからオンに切換える(第
23図(o)または第24図(0))。
Further, when the count value of the fourth counter of the output data data string length counter 13b reaches (No) and an output data data string length reading completion signal is output from the output data data string length counter 13b, this signal causes the switch to switch. SW3 changes from the state (A-F) to the state where contact A is connected to contact C (A-
Switch to C) (Figure 23 (m) or Figure 24 (m))
, and further switches the switch SW5 from off to on (FIG. 23(o) or FIG. 24(0)).

スイッチSW3が状態(A−C)に切換えられると、ス
イッチSW3の接点Aにnビットシフト回路21から出
力されるアクチュエータ群2に出力するデータを抜き取
った出力データが現われ、この出力データが上述した出
力データデータ列長データ(Lo−m)に続いて送信回
路17から出力される(第23図(p)または第24図
(p))。
When the switch SW3 is switched to the state (A-C), output data obtained by extracting the data output from the n-bit shift circuit 21 to the actuator group 2 appears at the contact A of the switch SW3, and this output data is as described above. The output data is output from the transmitting circuit 17 following the data string length data (Lo-m) (FIG. 23(p) or FIG. 24(p)).

また、スイッチSW5がオンになるとnビットシフト回
路15から出力されるアクチュエータ群2への出力する
データがこのスイッチSW5を介してラッチ回路19に
ラッチされ、アクチュエータ群へ出力される。
Furthermore, when the switch SW5 is turned on, the data output from the n-bit shift circuit 15 to the actuator group 2 is latched by the latch circuit 19 via this switch SW5, and is output to the actuator group.

出力データデータ列長カウンタ13bの第4のカウンタ
の計数値が(m)に達し、出力データデータ列長カウン
タ13bからデータ抜取終了信号が出力されるとスイッ
チSW5はオンからオフに切換わる。
When the count value of the fourth counter of the output data data string length counter 13b reaches (m) and a data sampling end signal is output from the output data data string length counter 13b, the switch SW5 is switched from on to off.

なお、n≧mの場合はデータ列長カウンタ13bの第6
のカウンタの計数値が(1)になるとスイッチ5W11
はオフからオンに復帰しく第23図(i)) 、スイッ
チSW3は初期状態である状!!!(A−F)に復帰す
る。
Note that when n≧m, the sixth
When the count value of the counter becomes (1), switch 5W11
When the switch SW3 returns from off to on (Fig. 23(i)), the switch SW3 is in its initial state! ! ! Return to (A-F).

しかし、n<mの場合は、出力データデータ列長カウン
タ13bの第6のカウンタの計数値が(1)になると第
5のカウンタの計数動作を開始させ(第24図(g))
 、同時にスイッチSW3を初期状態である状態(A−
F)に復帰させ、更にスイッチSW4をオンからオフに
切換える(第24図(n))。そして出力データデータ
列長カウンタ13bの第7のカウンタの計数値が(m 
−n)に達し、データ列長カウンタ13からmビットシ
フト信号データ領域終了が出力されるとこの信号により
スイッチSWI 1をオンに復帰させ、スイッチSW4
をオフからオンに切換える。
However, in the case of n<m, when the count value of the sixth counter of the output data string length counter 13b reaches (1), the counting operation of the fifth counter is started (FIG. 24(g)).
, At the same time, the switch SW3 is in the initial state (A-
F), and then switch SW4 from on to off (FIG. 24(n)). Then, the count value of the seventh counter of the output data data string length counter 13b is (m
-n) and the data string length counter 13 outputs an m-bit shift signal data area end, this signal returns the switch SWI1 to ON, and the switch SW4
Switch from off to on.

なお、上述した実施例においては複数のノード10−1
〜10−nをメインコントローラを介して閉ループ状に
接続した場合を示したが、複数のノード10−1〜10
−nをメインコントローラを含んで開ループ状に接続し
ても同様に構成することができる。
Note that in the embodiment described above, a plurality of nodes 10-1
10-n are connected in a closed loop via the main controller, but multiple nodes 10-1 to 10-n are connected in a closed loop through the main controller.
-n including the main controller can be connected in an open loop to form a similar configuration.

〔発明の効果〕〔Effect of the invention〕

以上説明したようにこの発明によればストップコードを
全く用いずに構成したのでストップコードに関する信号
処理上の時間ロスを除去することができ、各ノードにお
ける同時性を確保することができる。
As explained above, according to the present invention, since the structure is configured without using any stop codes, time loss in signal processing related to stop codes can be eliminated, and simultaneity at each node can be ensured.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係わる直列制御装置の一実施例を全
体構成を示すブロック図、第2図はその動作の一例を示
すタイミングチャート、第3図はこの直列制御装置の一
実施例に係わるノードの構成例を示すブロック図、第4
図はこの実施例のデータ列長カウンタの一構成例を示す
回路図、第5図は第3図に示したノードの動作を説明す
るタイミングチャート、第6図はこの発明の他の実施例
の全体構成を示すブロック図、第7図はこの実施例の動
作の一例を示すタイミングチャート、第8図はこの実施
例に係わるノードの構成例を示すブロック図、第9図は
この実施例のデータ列長カウンタの一構成例を示す回路
図、第10図は第8図に示したノードの動作を説明する
タイミングチャート、第11図はこの発明の他の実施例
の全体構成を示すブロック図、第12図は更に他の実施
例に係わるノードの構成例を示すブロック図、第13図
はこの実施例のデータ列長カウンタの一構成例を示すブ
ロック図、第14図、第15図は第12図に示したノー
ドの動作を説明するタイミングチャート、第16図は更
に他の実施例に係わるノードの構成例を示すブロック図
、第17図はこの実施例のデータ列長カウンタの一構成
例を示すブロック図、第18図、第19図は第16図に
示したノードの動作を説明するタイミングチャート、第
20図は更に他の実施例に係わるノードの構成例を示す
ブロック図、第21図はこの実施例の入力データデータ
列長カウンタの一構成例を示すブロック図、第22図は
この実施例の出力データデータ列長カウンタの一構成例
を示すブロック図、第23図、第24図は次第20図に
示したノードの動作を説明するタイミングチャートであ
る。 1.1−1〜1−n・・・センサ群、2.2−1〜2−
n・・・アクチュエータ群、10.10−1〜10−n
・・・ノード、100・・・メインコントローラ。
FIG. 1 is a block diagram showing the overall configuration of an embodiment of a series control device according to the present invention, FIG. 2 is a timing chart showing an example of its operation, and FIG. 3 is a block diagram showing an embodiment of this series control device. Block diagram showing an example of the configuration of a node, No. 4
FIG. 5 is a circuit diagram showing an example of the configuration of the data string length counter of this embodiment, FIG. 5 is a timing chart explaining the operation of the node shown in FIG. 3, and FIG. A block diagram showing the overall configuration, FIG. 7 is a timing chart showing an example of the operation of this embodiment, FIG. 8 is a block diagram showing an example of the configuration of nodes related to this embodiment, and FIG. 9 is data of this embodiment. FIG. 10 is a timing chart illustrating the operation of the node shown in FIG. 8; FIG. 11 is a block diagram showing the overall configuration of another embodiment of the present invention; FIG. 12 is a block diagram showing an example of the configuration of a node according to another embodiment, FIG. 13 is a block diagram showing an example of the configuration of the data string length counter of this embodiment, and FIGS. FIG. 12 is a timing chart explaining the operation of the node shown in FIG. 12, FIG. 16 is a block diagram showing a configuration example of a node according to another embodiment, and FIG. 17 is a configuration example of the data string length counter of this embodiment. 18 and 19 are timing charts explaining the operation of the node shown in FIG. 16, and FIG. 20 is a block diagram showing an example of the configuration of a node according to another embodiment. 22 is a block diagram showing an example of the structure of the input data string length counter of this embodiment, FIG. 22 is a block diagram showing an example of the structure of the output data string length counter of this embodiment, FIGS. The figure is a timing chart illustrating the operation of the node shown in Figure 20. 1.1-1 to 1-n...sensor group, 2.2-1 to 2-
n...actuator group, 10.10-1 to 10-n
...Node, 100... Main controller.

Claims (1)

【特許請求の範囲】 (1)複数のノードを直列に接続するとともに、各ノー
ドに1乃至複数の端末を接続し、各ノードは前段のノー
ドからの信号に含まれる各端末からの入力データに自己
のノードに接続される端末からの信号を付加して後段の
ノードに送出する直列制御装置において、 前記前段のノードからの信号は、該信号に含まれる入力
データの列長を示すデータ列長データを含み、 前記各ノードは、 前記データ列長データの示すデータ列長と前記付加する
自己のノードに接続された端末からの信号のデータ列長
との和にもとづき前記ノードからの信号に含まれるデー
タの終端を検出する検出手段と、 前記前段からの信号に含まれるデータ列長データを、該
データ列長データの示すデータ列長に自己のノードで付
加されたデータのデータ列長を加算したデータ列長に対
応するデータ列長データに変換し、この変換したデータ
列長データを後段のノードに送出するデータ列長データ
変換手段とを具えた直列制御装置。 (2)前段のノードからの信号は、スタートコード、デ
ータ列長データ、出力データを順次配列したシリアル信
号を含む請求項(1)記載の列長制御装置。 (3)検出手段は、 スタートコードの検出により計数動作を開始し、データ
列長データの列長の計数により計数動作を終了する第1
のカウンタと、 前記第1のカウンタの計数動作の終了により計数動作を
開始し、自己のノードで付加したデータの列長の計数に
より計数動作を終了する第2のカウンタと、 前記第1のカウンタの計数動作の終了によりデータ列長
データの示すデータ列長がプリセットされ、前記第2の
カウンタの計数動作終了によりダウン計数動作を開始し
、計数値が「0」になることによりデータ終端の検出出
力を発生する第3のカウンタと を具える請求項(2)記載の直列制御装置。 (4)前段のノードからの信号は、データ領域を含み、
各ノードは、自己のノードに接続された端末からのデー
タを前記データ領域の前端に付加する請求項(1)記載
の直列制御装置。 (5)前段のノードからの信号は、データ領域を含み、
各ノードは、自己のノードに接続された端末からのデー
タを前記データ領域の後端に付加する請求項(1)記載
の直列制御装置。 (6)前段のノードからデータ領域のデータが入力され
ている間スタートコードの検出を禁止する手段を更に具
え請求項(2)記載の直列制御装置。 (7)前段のノードから送出されるデータ領域の各デー
タは、スタートコードとの識別を容易にするためにそれ
ぞれ複数ビットに符号化される請求項(2)記載の直列
制御装置。(8)前段のノードから送出されるデータ領
域の各データは、スタートコードとの識別を容易にする
ために所定数のビット毎に「0」が挿入される請求項(
2)記載の直列制御装置。 (9)複数のノードはメインコントローラを含んで閉ル
ープ状に接続される請求項(1)記載の直列制御装置。 (10)複数のノードはメインコントローラを含んで開
ループ状に接続される請求項(1)記載の直列制御装置
。 (11)端末はセンサからなる請求項(1)記載の直列
制御装置。 (12)複数のノードを直列に接続するとともに、各ノ
ードに1乃至複数の端末を接続し、各ノードは前段のノ
ードからの信号に含まれる各端末へ出力データから自己
のノードに接続される端末への信号を抜き取って後段の
ノードに送出する直列制御装置において、 前記前段のノードからの信号は、該信号に含まれる出力
データの列長を示すデータ列長データを含み、 前記各ノードは、 前記データ列長データの示すデータ列長と前記抜き取る
自己のノードに接続された端末への信号のデータ列長と
の差にもとづく前記ノードからの信号に含まれるデータ
の終端を検出する検出手段と、前記前段からの信号に含
まれるデータ列長データを、該データ列長データの示す
データ列長から自己のノードで抜き取られたデータのデ
ータ列長を減算したデータ列長に対応するデータ列長デ
ータに変換し、この変換したデータ列長データを後段の
ノードに送出するデータ列長データ変換手段と を具えた直列制御装置。 (13)前段のノードからの信号は、スタートコード、
データ列長データ、出力データを順次配列したシリアル
信号を含む請求項(12)記載の列長制御装置。 (14)検出手段は、 スタートコードの検出により計数動作を開始し、データ
列長データの列長の計数により計数動作を終了する第1
のカウンタと、 前記第1のカウンタの計数動作の終了により計数動作を
開始し、自己のノードで抜き取るデータの列長の計数に
より計数動作を終了する第2のカウンタと、 前記第1のカウンタの計数動作の終了によりデータ列長
データの示すデータ列長から前記抜き取るデータの列長
を減算した列長がプリセットされるとともにダウン計数
動作が開始され、計数値が「11」になることによりデ
ータ終端の検出出力を発生する第3のカウンタと を具える請求項(13)記載の直列制御装置。 (15)前段のノードからの信号は、データ領域を含む
とともに該データ領域の前端に自己のノードに接続され
た端末へのデータを含み、各ノードは、自己のノードに
接続された端末へのデータを前記データ領域の前端から
抜き取る請求項(12)記載の直列制御装置。 (16)前段のノードからの信号は、データ領域を含む
とともに該データ領域の前端に自己のノードに接続され
た端末へのデータを含み、各ノードは、自己のノードに
接続された端末へのデータを前記データ領域の後端から
抜き取る請求項(12)記載の直列制御装置。 (17)前段のノードからデータ領域のデータが入力さ
れている間、スタートコードの検出を禁止する禁止手段
を更に具える請求項(13)記載の直列制御装置。 (18)前段のノードから送出されるデータ領域の各デ
ータはスタートコードとの識別を容易にするためにそれ
ぞれ複数ビットに符号化される請求項(12)記載の直
列制御装置。 (19)前段のノードから送出されるデータ領域の各デ
ータは、スタートコードとの識別を容易にするために所
定数のビット毎に「0」が挿入される請求項(12)記
載の直列制御装置。 (20)複数のノードはメインコントローラを含んで閉
ループ状に接続される請求項(12)記載の直列制御装
置。 (21)複数のノードはメインコントローラを含んで開
ループ状に接続される請求項(12)記載の直列制御装
置。 (22)端末はアクチュエータからなる請求項(12)
記載の直列制御装置。 (23)複数のノードを直列に接続するとともに、各ノ
ードに1乃至複数の端末を接続し、各ノードは前段のノ
ードからの信号に含まれる入出力データに自己のノード
に接続される端末からの信号を付加するとともに自己の
ノードに接続される端末への信号を抜き取って後段のノ
ードに送出する直列制御装置において、 前記前段のノードからの信号は、該信号に含まれる入出
力データの列長を示すデータ列長データを含み、 前記各ノードは、 前記データ列長データの示すデータ列長に自己のノード
に付加されるデータ列長を加算するとももに自己のノー
ド抜き取られるデータ列長を減算したデータ列長にもと
づき前段ノードからの信号に含まれるデータの終端を検
出する検出手段と、前記前段からの信号に含まれるデー
タ列長データを、該データ列長データの示すデータ列長
に自己のノードで付加されたデータのデータ列長を加算
するとともに自己のノードで抜き取られたデータ列長を
減算したデータ列長に対応するデータ列長データに変換
し、この変換したデータ列長データを後段のノードに送
出するデータ列長データ変換手段と、 を具えた直列制御装置。 (24)前段のノードからの信号は、スタートコード、
データ列長データ、入出力データを順次配列したシリア
ル信号を含む請求項(23)記載の列長制御装置。 (25)検出手段は、 スタートコードの検出により計数動作を開始し、データ
列長データの列長の計数により計数動作を終了する第1
のカウンタと、 前記第1のカウンタの計数動作の終了により計数動作を
開始し、自己のノードで付加したデータの列長の計数に
より計数動作を終了する第2のカウンタと、 前記第1のカウンタの計数動作の終了によりデータ列長
データの示すデータ列長から前記抜き取るデータの列長
を減算した列長がプリセットされ、前記第2のカウンタ
の計数動作終了によりダウン計数動作を開始し、計数値
が「0」になることによりデータ終端の検出出力を発生
する第3のカウンタと を具える請求項(24)記載の直列制御装置。 (26)前段のノードからの信号は、データ領域を含む
とともに該データ領域の後端に自己のノードに接続され
た端末へのデータ含み、 各ノードは、自己のノードに接続された端末からのデー
タを前記データ領域の前端に付加し、自己のノードに接
続された端末へのデータを前記データ領域の後端から削
除する請求項(23)記載の直列制御装置。 (27)前段のノードからの信号は、データ領域を含む
とともに該データ領域の前端に自己のノードに接続され
た端末へのデータを含み、 各ノードは、自己のノードに接続された端末へのデータ
を前記データ領域の前端から削除し、自己のノードに接
続された端末からのデータを前記領域の後端に付加する
請求項(23)記載の直列制御装置。 (28)前段のノードからの信号は、入力データスター
トコード、データ列長データ入力データ、出力データス
タートコード、出力データを順次配列したシリアル信号
を含み、前記データ列長データは前記入力データと前記
出力データスタートコードと前記出力データの和のデー
タ列長に対応する請求項(23)記載の直列制御装置。 (29)検出手段は、 入力データスタートコードの検出により計数動作を開始
し、データ列長データの列長の計数により計数動作を終
了する第1のカウンタと、 前記第1のカウンタの計数動作の終了により計数動作を
開始し、自己のノードで付加したデータの列長の計数に
より計数動作を終了する第2のカウンタと、 前記第1のカウンタの計数動作の終了によりデータ列長
データの示すデータ列長から前記抜き取るデータの列長
を減算した列長がプリセットされ、前記第2のカウンタ
の計数動作終了によりダウン計数動作を開始し、計数値
が「0」になることによりデータ終端の検出出力を発生
する第3のカウンタと を具える請求項(28)記載の直列制御装置。 (30)前段のノードからの信号は、入力データスター
トコード、入力データ、出力データスタートコード、デ
ータ列長データ、出力データを順次配列したシリアル信
号を含み、前記データ列長データは前記出力データのデ
ータ列長に対応する請求項(23)記載の直列制御装置
。 (31)検出手段は、 出力データスタートコードの検出により計数動作を開始
し、データ列長データの列長の計数により計数動作を終
了する第1のカウンタと、 前記第1のカウンタの計数動作の終了により計数動作を
開始し、自己のノードで付加したデータの列長の計数に
より計数動作を終了する第2のカウンタと、 前記第1のカウンタの計数動作の終了によりデータ列長
データの示すデータ列長から前記抜き取るデータの列長
を減算した列長がプリセットされ、前記第2のカウンタ
の計数動作終了によりダウン計数動作を開始し、計数値
が「0」になることによりデータ終端の検出出力を発生
する第3のカウンタと を具える請求項(30)記載の直列制御装置。 (32)前段のノードかの信号は、入力データスタート
コード、入力データデータ列長データ、入力データ、出
力データスタートコード、出力データデータ列長データ
、出力データを順次配列したシルアル信号を含み、前記
入力データデータ列長データは入力データのデータ列長
に対応し、前記出力データデータ列長データは出力デー
タのデータ列長に対応する請求項(23)記載の直列制
御装置。 (33)検出手段は、 入力データスタートコードの検出により計数動作を開始
し、入力データデータ列長データの列長の計数により計
数動作を終了する第1のカウンタと、 前記第1のカウンタの計数動作の終了により計数動作を
開始し、自己のノードで付加した入力データの列長の計
数により計数動作を終了する第2のカウンタと、 前記第1のカウンタの計数動作の終了により入力データ
データ列長データの示すデータ列長がプリセットされ、
前記第2のカウンタの計数動作終了によりダウン計数動
作を開始し、計数値が「0」になることにより入力デー
タ終端の検出出力を発生する第3のカウンタと、 出力データスタートコードの検出により計数動作を開始
し、入力データデータ列長データの列長の計数により計
数動作を終了する第4のカウンタと、前記第4のカウン
タの計数動作の終了により計数動作を開始し、自己のノ
ードで抜き取る出力データの列長の計数により計数動作
を終了する第5のカウンタと、 前記第4のカウンタの計数動作の終了によりデータ列長
データの示すデータ列長から前記抜き取る入力データの
列長を減算した列長がプリセットされるとともに、ダウ
ン計数動作を開始し、計数値が「11」になることによ
り出力データ終端の検出出力を発生する第6のカウンタ
と を具える請求項(32)記載の直列制御装置。 (34)前段のノードからデータ領域のデータが入力さ
れている間、スタートコードの検出を禁止する禁止手段
を更に具え請求項(24)記載の直列制御装置。 (35)前段のノードから送出されるデータ領域の各デ
ータは、スタートコードとの識別を容易にするためにそ
れぞれ複数ビットに符号化される請求項(23)記載の
直列制御装置。(36)前段のノードから送出されるデ
ータ領域の各データは、スタートコードとの識別を容易
にするために所定数のビット毎に「0」が挿入される請
求項(23)記載の直列制御装置。 (36)前段のノードから送出されるデータ領域の各デ
ータは、スタートコードとの識別を容易にするために所
定数のビット毎に「0」が挿入される請求項(23)記
載の直列制御装置。 (37)複数のノードはメインコントローラを含んで閉
ループ状に接続される請求項(23)記載の直列制御装
置。 (38)複数のノードはメインコントローラを含んで開
ループ状に接続される請求項(23)記載の直列制御装
置。 (39)端末はセンサおよびアクチュエータからなる請
求項(23)記載の直列制御装置
[Claims] (1) A plurality of nodes are connected in series, and one or more terminals are connected to each node, and each node receives input data from each terminal included in a signal from a previous node. In a serial control device that adds a signal from a terminal connected to its own node and sends it to a subsequent node, the signal from the previous node has a data string length indicating the string length of input data included in the signal. each node includes data in a signal from the node based on the sum of the data string length indicated by the data string length data and the data string length of the signal from the terminal connected to the own node to be added. detecting means for detecting the end of the data that is added to the data string length data included in the signal from the previous stage, and adding the data string length of the data added at the node to the data string length indicated by the data string length data; A serial control device comprising a data string length data conversion means for converting the converted data string length data into data string length data corresponding to the data string length and sending the converted data string length data to a subsequent node. (2) The string length control device according to claim (1), wherein the signal from the previous node includes a serial signal in which a start code, data string length data, and output data are sequentially arranged. (3) The detection means starts the counting operation by detecting the start code, and ends the counting operation by counting the column length of the data string length data.
a second counter that starts a counting operation when the counting operation of the first counter ends and ends the counting operation by counting the column length of data added at its own node; and the first counter. When the counting operation of the second counter ends, the data string length indicated by the data string length data is preset, and when the counting operation of the second counter ends, the down counting operation starts, and when the count value becomes "0", the end of the data is detected. 3. The series control device according to claim 2, further comprising a third counter that generates an output. (4) The signal from the previous node includes a data area,
2. The serial control device according to claim 1, wherein each node adds data from a terminal connected to its own node to the front end of the data area. (5) The signal from the previous node includes a data area,
2. The serial control device according to claim 1, wherein each node adds data from a terminal connected to its own node to the rear end of the data area. (6) The serial control device according to claim (2), further comprising means for inhibiting detection of a start code while data in the data area is being input from a preceding node. (7) The serial control device according to claim (2), wherein each data in the data area sent from the preceding node is encoded into a plurality of bits to facilitate identification from the start code. (8) Each data in the data area sent from the previous node has a "0" inserted every predetermined number of bits to facilitate identification with the start code.
2) The series control device described. (9) The series control device according to claim (1), wherein the plurality of nodes are connected in a closed loop including a main controller. (10) The series control device according to claim (1), wherein the plurality of nodes include a main controller and are connected in an open loop. (11) The serial control device according to claim (1), wherein the terminal comprises a sensor. (12) Connect multiple nodes in series, and connect one or more terminals to each node, and each node is connected to its own node from the output data to each terminal included in the signal from the previous node. In a serial control device that extracts a signal to a terminal and sends it to a subsequent node, the signal from the previous node includes data string length data indicating the string length of output data included in the signal, and each node , detection means for detecting the end of data included in the signal from the node based on the difference between the data string length indicated by the data string length data and the data string length of a signal to a terminal connected to the own node to be extracted; and a data string corresponding to the data string length obtained by subtracting the data string length of the data extracted at the own node from the data string length indicated by the data string length data, which is included in the signal from the previous stage. A serial control device comprising a data string length data conversion means for converting data into long data and sending the converted data string length data to a subsequent node. (13) The signal from the previous node is the start code,
13. The string length control device according to claim 12, comprising a serial signal in which data string length data and output data are sequentially arranged. (14) The detection means starts the counting operation by detecting the start code, and ends the counting operation by counting the column length of the data string length data.
a second counter that starts a counting operation when the counting operation of the first counter ends and ends the counting operation by counting the column length of the data extracted at its own node; Upon completion of the counting operation, the column length obtained by subtracting the column length of the data to be extracted from the data column length indicated by the data column length data is preset, and the down counting operation is started, and when the count value becomes "11", the data end is reached. 14. The series control device according to claim 13, further comprising a third counter that generates a detection output of . (15) The signal from the previous node includes a data area, and the front end of the data area includes data to the terminal connected to its own node, and each node transmits data to the terminal connected to its own node. 13. The serial control device according to claim 12, wherein data is extracted from the front end of the data area. (16) The signal from the previous node includes a data area and includes data to the terminal connected to its own node at the front end of the data area, and each node transmits data to the terminal connected to its own node. 13. The serial control device according to claim 12, wherein data is extracted from the rear end of the data area. (17) The serial control device according to claim (13), further comprising prohibition means for prohibiting detection of a start code while data in the data area is being input from the preceding node. (18) The serial control device according to claim (12), wherein each data in the data area sent from the preceding node is encoded into a plurality of bits to facilitate identification with the start code. (19) The serial control according to claim (12), wherein each data in the data area sent from the previous node is inserted with "0" every predetermined number of bits to facilitate identification with the start code. Device. (20) The series control device according to claim (12), wherein the plurality of nodes include a main controller and are connected in a closed loop. (21) The series control device according to claim (12), wherein the plurality of nodes include a main controller and are connected in an open loop. (22) Claim (12) in which the terminal comprises an actuator.
Series controller as described. (23) Connect multiple nodes in series, and connect one or more terminals to each node, and each node receives input/output data included in the signal from the previous node from the terminal connected to its own node. In a serial control device that adds a signal to a terminal connected to its own node and sends it to a subsequent node, the signal from the previous node is a string of input/output data contained in the signal. each node includes data string length data indicating the length of the data string, and each node adds the length of the data string added to its own node to the data string length indicated by the data string length data, and also determines the length of the data string extracted from its own node. detection means for detecting the end of data included in the signal from the previous stage node based on the data string length obtained by subtracting the data string length data; Add the data string length of the data added at the own node to , and subtract the data string length extracted at the own node to convert it into data string length data corresponding to the data string length, and calculate the converted data string length. A serial control device comprising: data string length data conversion means for sending data to a subsequent node; (24) The signal from the previous node is the start code,
24. The string length control device according to claim 23, further comprising a serial signal in which data string length data and input/output data are sequentially arranged. (25) The detection means starts the counting operation by detecting the start code, and ends the counting operation by counting the column length of the data string length data.
a second counter that starts a counting operation when the counting operation of the first counter ends and ends the counting operation by counting the column length of data added at its own node; and the first counter. Upon completion of the counting operation of the second counter, the column length obtained by subtracting the column length of the data to be extracted from the data column length indicated by the data column length data is preset, and upon completion of the counting operation of the second counter, a down counting operation is started, and the counted value is 25. The serial control device according to claim 24, further comprising a third counter that generates a data end detection output when the value becomes "0". (26) The signal from the previous node includes a data area, and the rear end of the data area includes data to the terminal connected to its own node, and each node receives signals from the terminal connected to its own node. 24. The serial control device according to claim 23, wherein data is added to the front end of the data area, and data for a terminal connected to its own node is deleted from the rear end of the data area. (27) The signal from the previous node includes a data area and includes data to the terminal connected to its own node at the front end of the data area, and each node transmits data to the terminal connected to its own node. 24. The serial control device according to claim 23, wherein data is deleted from the front end of the data area and data from a terminal connected to its own node is added to the rear end of the area. (28) The signal from the previous node includes a serial signal in which an input data start code, data string length data, input data, output data start code, and output data are arranged in sequence, and the data string length data includes the input data and the 24. The serial control device according to claim 23, wherein the data string length corresponds to the sum of the output data start code and the output data. (29) The detection means includes a first counter that starts a counting operation by detecting an input data start code and ends the counting operation by counting the column length of the data string length data, and a counting operation of the first counter. a second counter that starts a counting operation upon completion of the counting operation and ends the counting operation by counting the column length of the data added at its own node; The column length obtained by subtracting the column length of the data to be extracted from the column length is preset, and when the counting operation of the second counter ends, a down counting operation is started, and when the count value becomes "0", a data end detection output is output. 29. The serial control device according to claim 28, further comprising a third counter that generates . (30) The signal from the previous node includes a serial signal in which an input data start code, input data, output data start code, data string length data, and output data are arranged in sequence, and the data string length data is the output data. 24. The serial control device according to claim 23, which corresponds to a data string length. (31) The detection means includes a first counter that starts a counting operation upon detection of an output data start code and ends the counting operation upon counting the column length of the data string length data; a second counter that starts a counting operation upon completion of the counting operation and ends the counting operation by counting the column length of the data added at its own node; The column length obtained by subtracting the column length of the data to be extracted from the column length is preset, and when the counting operation of the second counter ends, a down counting operation is started, and when the count value becomes "0", a data end detection output is output. 31. The series control device according to claim 30, further comprising a third counter that generates . (32) The signal from the previous node includes a serial signal in which the input data start code, input data data string length data, input data, output data start code, output data data string length data, and output data are arranged in sequence, and 24. The serial control device according to claim 23, wherein the input data string length data corresponds to a data string length of input data, and the output data string length data corresponds to a data string length of output data. (33) The detection means includes a first counter that starts a counting operation by detecting an input data start code and ends the counting operation by counting a column length of input data data string length data, and counting by the first counter. a second counter that starts a counting operation when the operation ends and ends the counting operation by counting the string length of the input data added at its own node; The data string length indicated by the long data is preset,
A third counter that starts a down counting operation when the counting operation of the second counter ends and generates an output to detect the end of input data when the count value becomes "0"; and a third counter that starts counting by detecting an output data start code. a fourth counter that starts its operation and ends the counting operation by counting the column length of the input data data column length data; and a fourth counter that starts the counting operation when the counting operation of the fourth counter finishes, and extracts it at its own node. a fifth counter that completes the counting operation by counting the column length of the output data, and a column length of the input data to be extracted is subtracted from the data column length indicated by the data column length data by the completion of the counting operation of the fourth counter. 33. The serial device according to claim 32, further comprising a sixth counter having a preset column length, starting a down counting operation, and generating a detection output of the end of the output data when the counted value becomes "11". Control device. (34) The serial control device according to claim (24), further comprising prohibition means for prohibiting detection of a start code while data in the data area is being input from a preceding node. (35) The serial control device according to claim (23), wherein each data in the data area sent from the preceding node is encoded into a plurality of bits to facilitate identification with the start code. (36) The serial control according to claim (23), wherein each data in the data area sent from the previous node is inserted with "0" every predetermined number of bits to facilitate identification with the start code. Device. (36) The serial control according to claim (23), wherein each data in the data area sent from the previous node is inserted with "0" every predetermined number of bits to facilitate identification with the start code. Device. (37) The series control device according to claim (23), wherein the plurality of nodes include a main controller and are connected in a closed loop. (38) The series control device according to claim (23), wherein the plurality of nodes include a main controller and are connected in an open loop. (39) The series control device according to claim (23), wherein the terminal comprises a sensor and an actuator.
JP12316888A 1988-05-20 1988-05-20 Series controller Pending JPH01293044A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12316888A JPH01293044A (en) 1988-05-20 1988-05-20 Series controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12316888A JPH01293044A (en) 1988-05-20 1988-05-20 Series controller

Publications (1)

Publication Number Publication Date
JPH01293044A true JPH01293044A (en) 1989-11-27

Family

ID=14853868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12316888A Pending JPH01293044A (en) 1988-05-20 1988-05-20 Series controller

Country Status (1)

Country Link
JP (1) JPH01293044A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991010306A1 (en) * 1989-12-26 1991-07-11 Kabushiki Kaisha Komatsu Seisakusho Serial controller
JP2015088988A (en) * 2013-10-31 2015-05-07 株式会社デンソー Communication device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991010306A1 (en) * 1989-12-26 1991-07-11 Kabushiki Kaisha Komatsu Seisakusho Serial controller
JP2015088988A (en) * 2013-10-31 2015-05-07 株式会社デンソー Communication device

Similar Documents

Publication Publication Date Title
US4920535A (en) Demultiplexer system
GB2222925A (en) Node processing system
RU98100294A (en) SYNCHRONIZATION OF DATA TRANSFER IN A BILATERAL COMMUNICATION LINE
JPH01293044A (en) Series controller
JP3852067B2 (en) Communications system
US20050053022A1 (en) Encoding and merging multiple data streams of fibre channel network
JP3765273B2 (en) Shift register
JPS59139747A (en) Method and device for remotely monitoring digital transmission channel system without traffic interrupt
JPH01291548A (en) Series controller
WO1991010302A1 (en) Data input control device for serial controller
CA2036393C (en) Frame aligner and method and system for control thereof
US5271006A (en) Frame aligner and method and system for control thereof
EP0063242A2 (en) Data handling systems with serial to parallel conversion interfaces
SU1156273A1 (en) Three-channel redundant computer system
JP2562682B2 (en) Error detection method in serial data communication system
JPH0785560B2 (en) Device for detecting the number of terminals in a serial controller
JPH0258448A (en) Serial controller
US8315348B2 (en) Clock extraction circuit for use in a linearly expandable broadcast router
JPH0152937B2 (en)
JPS6028458B2 (en) Data collection method
KR960009533B1 (en) Apparatus for receiving data from multi-port control system
JPH02152343A (en) Terminal number detector for serial controller
RU1784987C (en) Two-direction information traffic device
JPH01296835A (en) Serial control device
WO1990002457A1 (en) Series control apparatus