JPH01292489A - High voltage input controller for melting fuse - Google Patents
High voltage input controller for melting fuseInfo
- Publication number
- JPH01292489A JPH01292489A JP63121840A JP12184088A JPH01292489A JP H01292489 A JPH01292489 A JP H01292489A JP 63121840 A JP63121840 A JP 63121840A JP 12184088 A JP12184088 A JP 12184088A JP H01292489 A JPH01292489 A JP H01292489A
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- fuse
- terminal
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008018 melting Effects 0.000 title 1
- 238000002844 melting Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、たとえば、クレジットカード、銀行カードに
使用される、集積回路を有するデバイス(本発明ではr
ICカード」という。〉において情報を保護するために
利用されるものである。この種のカードにはそれに格納
されている情報が無断で変更されないようにある形態の
保護手段を備えることが不可欠である。したがって、い
ったん情報またはプログラムをカードに入れると、ヒユ
ーズを切断し、これにより格納された情報またはプログ
ラムの変更あるいはそれへの追加を防止している。DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to devices having integrated circuits (in the present invention, r
It's called an IC card. 〉 is used to protect information. It is essential that cards of this type are provided with some form of protection to prevent unauthorized modification of the information stored on them. Thus, once information or programs are placed on the card, the fuse is cut, thereby preventing changes to or additions to the stored information or programs.
[従来の技術]
従来の技術では、ヒユーズはICカード内の、ヒユーズ
が未切断のときのみ格納データの記入または変更ができ
る位置に入っている。いったん所望のデータをカードに
入れると、外部電源をヒユーズに接続してこれを切断す
るようにしている。[Prior Art] In the conventional technology, a fuse is located in an IC card at a position where stored data can be written or changed only when the fuse is uncut. Once the desired data has been placed on the card, an external power source is connected to the fuse and disconnected.
[発明が解決しようとする課題]
この外部ヒユーズ切断機構に伴う課題は、ヒユーズが不
注意に、かつデータがカードに正しく格納されていない
状態で、切断され得るということである。カードの中に
は電源として小形の電池を備えているものがあり、その
電池はカードの回路とメモリとの動作に必要である。そ
の他の、電池を備えていないカードについては、それを
使用している間は外部電源に接続されている。電源が動
作しなければ情報を入れて格納することができない。し
かしながら、従来のヒユーズ切断回路では、電源は回路
の一部を成していない。したがって、オペレータは動作
不能の電源を備えたカードにデータを入れてから、電源
が動作するかどうかの確認をせずにヒユーズを切断する
ことがおり得る。A problem with this external fuse disconnection mechanism is that the fuse can be disconnected inadvertently and with data not properly stored on the card. Some cards include a small battery as a power source, which is necessary for the operation of the card's circuitry and memory. Other cards that do not have batteries are connected to an external power source while they are in use. If the power supply is not operational, information cannot be input and stored. However, in conventional fuse blowing circuits, the power supply is not part of the circuit. Therefore, an operator may enter data into a card with an inoperable power supply and then disconnect the fuse without checking to see if the power supply is operational.
−旦ヒユーズを切断すると、動作不能の電源を取替えて
もデータを入れることができない。したがって、カード
は廃物同然となる。- Once the fuse is disconnected, data cannot be loaded even if the inoperable power supply is replaced. Therefore, the card becomes nothing more than waste.
[課題を解決するための手段]
本発明はこれらの課題を、ICカードにCMOS回路を
設けることにより解決している。この回路はICカード
上のヒユーズにヒユーズ切断電圧を供給するスイッチン
グ・トランジスタと、スイッチング・トランジスタに結
合している電界効果トランジスタ(FET)と、ヒユー
ズ切断電圧源と、ICカード用電源と、ヒユーズ切断用
入力信号とを備えている。FETは、ICカード電源が
ない場合には、ヒユーズ切断電圧が供給されてもスイッ
チング・トランジスタをオフの位置に保持する。ヒユー
ズを切断するには、ICカード電源をICカードに加え
、ヒユーズ切断電圧を加え、かつヒユーズ切断用入力信
号が存在しなければならない。[Means for Solving the Problems] The present invention solves these problems by providing an IC card with a CMOS circuit. This circuit consists of a switching transistor that supplies fuse-cutting voltage to the fuse on the IC card, a field effect transistor (FET) coupled to the switching transistor, a fuse-cutting voltage source, a power supply for the IC card, and a fuse-cutting transistor. It is equipped with an input signal for The FET holds the switching transistor in the off position in the absence of IC card power even when the fuse blow voltage is applied. To blow a fuse, IC card power must be applied to the IC card, a fuse cutting voltage must be applied, and a fuse cutting input signal must be present.
上記利点は第1図に示す典型的回路で得られる。The above advantages are obtained with the typical circuit shown in FIG.
この回路は安全ヒユーズ10.NPN型電界効果スイッ
チング・トランジスタ12、ヒユーズ切断電圧端子14
、ヒユーズ切断用信号入力端子16、ICカード電源端
子18、および半導体スイッチ制御回路20を備えてい
る。回路20は22か、ら26までで示した5個のNP
N型FETと30から32までで示した3個のPNP型
FETとを備えている。もちろんスイッチング・トラン
ジスタおよび各種FETどの導電型は変更が可能である
ことが理解されよう。この変更により回路にいくらかの
小さな修正が行われるが、動作は変らない。This circuit has safety fuse 10. NPN field effect switching transistor 12, fuse cut voltage terminal 14
, a fuse cutting signal input terminal 16, an IC card power supply terminal 18, and a semiconductor switch control circuit 20. The circuit 20 consists of five NPs shown from 22 to 26.
It is equipped with an N-type FET and three PNP-type FETs shown from 30 to 32. It will, of course, be understood that the conductivity type of the switching transistors and various FETs can be varied. This change makes some minor modifications to the circuit, but does not change operation.
[作用]
動作時、端子18に加わるICカード電源電圧(V、o
)はFET32とFET26とをオンにし、これにより
スイッチング・トランジスタ12のゲートが接地電位近
くに保持され、したがって、スイッチング・トランジス
タはオフになる。端子14にかかるヒユーズ切断電圧■
PPは、高く(20V)でもOでも、影響を生じない。[Function] During operation, the IC card power supply voltage (V, o
) turns on FET 32 and FET 26, which holds the gate of switching transistor 12 near ground potential, thus turning off the switching transistor. Fuse cutting voltage applied to terminal 14■
PP, both high (20V) and O, has no effect.
VDDが存在せずかつvPPが高ければ、FET22が
オンであり、このためFET24がオンになる。FET
24は再びスイッチング・トランジスタ12のゲートを
接地電位近くに保持し、スイッチング・トランジスタ1
2がオフになる。If VDD is not present and vPP is high, FET 22 is on, which turns FET 24 on. FET
24 again holds the gate of switching transistor 12 near ground potential and switches transistor 1
2 is turned off.
vpp、VD[)、および入力パルスが存在すると、F
ET23と25とが導通し、これによりFET24と2
6とがオフになる。VPPの存在によりFET31がオ
ンになり、スイッチング・トランジスタ12のゲートに
ほぼVPPの電圧が加わる。したがって、スイッチング
・トランジスタ12がオンになり、ヒユーズ10にVP
Pが加わり、これによりヒユーズ10が切断される。F
ET22は単に回路が確実に起動するようにするのに使
用され、ある決定的でない用途の場合には除去してもよ
い。vpp, VD[), and in the presence of an input pulse, F
ET23 and 25 are electrically connected, which causes FET24 and 2
6 is turned off. The presence of VPP turns on FET 31 and applies a voltage approximately VPP to the gate of switching transistor 12. Therefore, switching transistor 12 is turned on, causing fuse 10 to have VP
P is added, thereby cutting the fuse 10. F
ET22 is used merely to ensure circuit activation and may be removed for some non-critical applications.
ヒユーズ10は不注意に切断されることはないが、ある
理由で回路が正しく始動しない場合もう一度試みる必要
がある。Fuse 10 cannot be inadvertently blown, but if for some reason the circuit does not start properly, it will need to be tried again.
[発明の効果]
このように、入力パルスが入力端子16に加えられたと
き切断電圧が端子14に加えられ、かつ供給電圧がIC
カードの端子18に加えられなければならないので、ヒ
ユーズ10を不注意に切断することは起り得ない。これ
ら電圧すべてが存在しなければ、ヒユーズ10は切断さ
れない。また、ヒユーズ10は供給電圧が存在しなけれ
ば切断することができないので、供給電圧がないためデ
ータまたはプログラムが入っていない場合、ヒユーズを
切断することによってICが廃物となることはあり得な
い。CMOS回路はICカードに入っているので、実質
上余分の空間または製造工程は不必要でおる。[Effects of the Invention] Thus, when the input pulse is applied to the input terminal 16, the cutting voltage is applied to the terminal 14, and the supply voltage is applied to the IC
Since it must be applied to the terminal 18 of the card, inadvertent cutting of the fuse 10 cannot occur. If all these voltages are not present, fuse 10 will not blow. Also, since the fuse 10 cannot be cut unless a supply voltage is present, cutting the fuse cannot cause the IC to become waste if it does not contain data or programs due to the lack of supply voltage. Since the CMOS circuit is contained in the IC card, virtually no extra space or manufacturing steps are required.
第1図はICカードのCMOSヒユーズ切断回路の概要
図である。
第2図はICカード安全ヒユーズの上から見た平面図で
ある。
10・・・安全ヒユーズ、
12・・・スイッチング・トランジスタ、14・・・ヒ
ユーズ切断電圧端子、
16・・・ヒユーズ切断用信号入力端子、18・・・I
Cカード電圧端子。
特許出願人 日本モトローラ株式会社FIG. 1 is a schematic diagram of a CMOS fuse disconnection circuit for an IC card. FIG. 2 is a top plan view of the IC card safety fuse. 10... Safety fuse, 12... Switching transistor, 14... Fuse cutting voltage terminal, 16... Signal input terminal for fuse cutting, 18... I
C card voltage terminal. Patent applicant Motorola Japan Co., Ltd.
Claims (4)
関連して使用し、安全ヒューズを切断するCMOS回路
において、 安全ヒューズと、 ヒューズと直列に結合しているスイッチング・トランジ
スタと、 スイッチング・トランジスタおよびヒユーズと直列に結
合し、供給されるヒユーズ切断電圧を受けるようになつ
ているヒユーズ切断電圧端子と、印加されるヒューズ切
断信号パルスを受けるようになっている入力端子と、 スイッチング・トランジスタ、ヒユーズ切断電圧端子、
ICカードの電源端子、および入力端子と結合して、電
圧が前記ヒユーズ切断電圧端子に供給されるが電源端子
に供給されないときスイッチング・トランジスタをオフ
にし、電圧がヒューズ切断電圧端子、電源端子、および
入力端子に供給されるときスイッチング・トランジスタ
をオンにする半導体回路と、 を具備していることを特徴とするCMOS回路。1. A CMOS circuit that is used in connection with an IC card that has a power supply terminal for connecting a power supply voltage and that cuts a safety fuse includes: a safety fuse, a switching transistor coupled in series with the fuse, and a switching transistor and a fuse. a fuse blow voltage terminal coupled in series and adapted to receive the supplied fuse blow voltage; an input terminal adapted to receive the applied fuse blow signal pulse; and a switching transistor, a fuse blow voltage terminal. ,
Coupled with the power supply terminal, and the input terminal of the IC card, the switching transistor is turned off when voltage is supplied to the fuse-cutting voltage terminal, but not to the power supply terminal, and the voltage is supplied to the fuse-cutting voltage terminal, the power supply terminal, and A CMOS circuit comprising: a semiconductor circuit that turns on a switching transistor when supplied to an input terminal;
する、特許請求の範囲第1項に記載のCMOS回路にお
いて、回路およびヒューズはICカードに含まれている
ことを特徴とするCMOS回路。2. 2. A CMOS circuit according to claim 1, which is used in conjunction with an IC card to cut a safety fuse, wherein the circuit and the fuse are included in the IC card.
する、特許請求の範囲第1項に記載のCMOS回路にお
いて、スイツチング・トランジスタはそのゲートが半導
体回路と結合しており、そのソースがヒューズ切断電圧
端子に結合しており、そのドレインが安全ヒューズの一
方の端子に結合している第1導電型の電界効果トランジ
スタ(FET)であることを特徴とするCMOS回路。3. A CMOS circuit according to claim 1 for use in conjunction with an IC card to blow a safety fuse, wherein the switching transistor has its gate coupled to the semiconductor circuit and its source at a fuse cutting voltage. A CMOS circuit comprising a field effect transistor (FET) of a first conductivity type coupled to the terminal and having its drain coupled to one terminal of a safety fuse.
する、特許請求の範囲第3項に記載のCMOS回路にお
いて、半導体回路は各々がゲート、ソース、およびドレ
インを有する第1導電型の4個のFETと第2導電型の
3個のFETとを備えており、4個のFETの内第1の
FETはそのゲートが入力端子に結合し、そのソースが
第1の接続点に結合し、そのドレインが参照電位に結合
しており、4個のFETの内第2のFETはそのゲート
が第1の接続点に結合し、そのソースが前記スイツチン
グ・トランジスタのゲートに結合し、そのドレインが参
照電位に結合しており、4個のFETの内第3のFET
はそのゲートが入力端子に結合し、そのソースが第2の
接続点に結合し、そのドレインが参照電位に結合してお
り、4個のFETの内第4のFETはそのゲートが第2
の接続点に結合し、そのソースがスイッチング・トラン
ジスタのゲートに結合し、そのドレインが参照電位に結
合しており、3個のFETの内第1のFETはそのゲー
トがスイッチング・トランジスタのゲートに結合し、そ
のソースがヒユーズ切断電圧端子に結合し、そのドレイ
ンが第1の接続点に結合しており、3個のFETの内第
2のFETはそのゲートが第1の接続点に結合し、その
ソースがヒユーズ切断電圧端子に結合し、そのドレイン
がスイツチング・トランジスタのゲートに結合しており
、3個のFETの内第3のFETはそのゲートが入力端
子に結合し、そのソースが電源端子に結合し、そのドレ
インが第2の接続点に結合していることを特徴とするC
MOS回路。4. A CMOS circuit according to claim 3 for use in conjunction with an IC card to cut a safety fuse, the semiconductor circuit comprising four semiconductor circuits of a first conductivity type, each having a gate, a source, and a drain. FET and three FETs of the second conductivity type, the first FET among the four FETs has its gate coupled to the input terminal, its source coupled to the first connection point, and its A second of the four FETs has its drain coupled to the reference potential, its gate coupled to the first node, its source coupled to the gate of the switching transistor, and its drain coupled to the reference potential. The third FET of the four FETs is coupled to the potential.
has its gate coupled to the input terminal, its source coupled to the second node, and its drain coupled to the reference potential, and the fourth of the four FETs has its gate coupled to the second node.
, its source is coupled to the gate of the switching transistor, its drain is coupled to the reference potential, and the first of the three FETs has its gate coupled to the gate of the switching transistor. A second of the three FETs has its source coupled to the fuse breaker voltage terminal, its drain coupled to the first node, and a second FET with its gate coupled to the first node. , its source is coupled to the fuse-break voltage terminal, its drain is coupled to the gate of the switching transistor, and the third of the three FETs has its gate coupled to the input terminal and its source coupled to the power supply terminal. C coupled to the terminal, the drain of which is coupled to the second connection point.
MOS circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63121840A JPH0652544B2 (en) | 1988-05-20 | 1988-05-20 | CMOS circuit for fuse cutting |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63121840A JPH0652544B2 (en) | 1988-05-20 | 1988-05-20 | CMOS circuit for fuse cutting |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01292489A true JPH01292489A (en) | 1989-11-24 |
JPH0652544B2 JPH0652544B2 (en) | 1994-07-06 |
Family
ID=14821235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63121840A Expired - Lifetime JPH0652544B2 (en) | 1988-05-20 | 1988-05-20 | CMOS circuit for fuse cutting |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0652544B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993018485A1 (en) * | 1992-03-09 | 1993-09-16 | Control Module Inc. | Identification means with integral memory device |
WO1998032097A1 (en) * | 1997-01-21 | 1998-07-23 | Rohm Co., Ltd. | Non-contact ic card |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6236800A (en) * | 1985-08-09 | 1987-02-17 | Hitachi Ltd | Ic memory device |
-
1988
- 1988-05-20 JP JP63121840A patent/JPH0652544B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6236800A (en) * | 1985-08-09 | 1987-02-17 | Hitachi Ltd | Ic memory device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993018485A1 (en) * | 1992-03-09 | 1993-09-16 | Control Module Inc. | Identification means with integral memory device |
US5374818A (en) * | 1992-03-09 | 1994-12-20 | Control Module Inc. | Identification means with integral memory device |
WO1998032097A1 (en) * | 1997-01-21 | 1998-07-23 | Rohm Co., Ltd. | Non-contact ic card |
US6679424B2 (en) | 1997-01-21 | 2004-01-20 | Rohm Co., Ltd. | Non contact type IC card |
Also Published As
Publication number | Publication date |
---|---|
JPH0652544B2 (en) | 1994-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0442688A2 (en) | Switching circuit | |
WO2003021603A1 (en) | Semiconductor integrated circuit, semiconductor non-volatile memory, memory card, and microcomputer | |
US4109161A (en) | Memory circuit with protection circuit | |
EP0602708A2 (en) | Control electrode disable circuit for power transistor | |
US4669066A (en) | Memory data holding circuit | |
JPH01292489A (en) | High voltage input controller for melting fuse | |
KR100261223B1 (en) | Semiconductor device having identification circuit and the function identification method | |
US4725912A (en) | Power MOS loss of ground protection | |
US10103732B1 (en) | Low power voltage level shifter circuit | |
US6031412A (en) | Control of the body voltage of a HV LDMOS | |
US6806758B2 (en) | IC device having a transistor switch for a power supply | |
JPH07141894A (en) | Protective circuit | |
KR940016842A (en) | Semiconductor memory | |
KR20010034296A (en) | Fuse circuit having zero power draw for partially blown condition | |
JPH0955470A (en) | Semiconductor circuit and semiconductor circuit device | |
JPH0575030A (en) | Grounding-loss protecting device | |
KR100214505B1 (en) | Semiconductor memory circuit | |
JP2726736B2 (en) | Semiconductor storage device | |
KR100259091B1 (en) | Low power low voltage protection circuit | |
US5635774A (en) | Zero power latchup suppression circuit | |
JPH055698Y2 (en) | ||
JPH0287818A (en) | Semiconductor device | |
JPH02141848A (en) | Memory erasing circuit | |
KR100263486B1 (en) | Address pin fixing circuit of memory device | |
JPS61110393A (en) | Storage holding circuit of semiconductor storage device |