JPH01291331A - マイクロコード生成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はディジタル信号処理に用いられるシグナルプロ
セッサなどにおけるマイクロコードの生成方式に関する
。

（従来の技術） 従来のコンパイラなどではコード生成における中間コー
ド最適化において中間コード内の冗長性の削除や、汎用
レジスタ上のデータのメモリへの退避の頻度を少なくす
るための演算順序の変更などの定型的な処理が行われて
いた。またコード生成においても中間コードに対して一
意的に対応するマシンコードまたは、マシンコード列を
割り当てることによりコード生成を行ってきた。

（発明が解決しようとする問題点） しかしマイクロプログラム方式を採用したシグナルプロ
セッサなどにおいては積和演算や高速フーリエ変換など
の特殊な演算を最小限にハードウェア量で高速に行える
ようにデータパスが設計さているため従来のコンパイラ
が対象としてきた汎用のマイクロプロセッサなどに比べ
てデータパス構造が複雑になっており、プロセッサリソ
ースを効率よく使うコードの生成が一般に困難になって
いる。

本発明の目的はターゲットマシンのアーキテクチャに依
存した中間言語最適化およびコード生成を行うことによ
りデータパス構造の複雑なシグナルプロセッサなどに対
しても効率のよいプログラムを生成できるマイクロコー
ド生成方式を提供することにある。

（問題点を解決する為の手段） 本発明のマイクロコード生成方式では、中間コードを入
力する中間コード入力部と、該中間コードに対してター
ゲットマシンのアーキテクチャに対応した最適化コード
変換を行うのに必要な変換ルールを知識ベースとして記
憶する中間コード最適化知識ベース記憶部と、該中間コ
ード最適化知識ベースに照して、前記入力手段により入
力された中間コード内にターゲットマシンのアーキテク
チャに対応した最適化コート変換できるコードが存在す
るかを推論しその推論結果により検出されたコードに対
して最適化コード変換を行う中間コード最適化推論部と
、ターゲットマシンのアーキテクチャにおいて任意のプ
ロセッサリソースの蓄えられたデータに対して必要な演
算を施すデータパスおよびこれを付随するマイクロコー
ドを探索するのに必要な知識知識ベースとして記憶する
任意のプロセッサリソースに蓄えられたデータに対して
与えられた演算を施すデータパスを探索する最適データ
パス推論部と、前記中間コード最適化推論部によって生
成された最適化中間コードをターゲットマシン上のプロ
セッサリソースと演算器との組合せに変換してから前記
最適データパス推論部を用いてマイクロコードを生成す
るコード生成部を備えることを特徴とする。

（作用） 本発明の原理を以下に示す。

一般にマシン独立の中間コードまたは演算ＤＡＧ（Ｄｉ
ｒｅｃｔｅｄ　Ａｃｙｃｌｉｃ　Ｇｒａｐｈ）のノード
は、（オペレータオペラントド・・オペランドＮ）とい
う形式で表わされる。一方、シグナルプロセッサなどの
マイクロプログラム方式の計算機ではオペレータに対応
する演算ハードウェアがアーキテクチャ内に複数個分散
して存在していることが多い。そこで演算ＤＡＣにおけ
るオペレータをターゲットマシン内の演算器で実現でき
る演算命令に置き換える際に、式の意味を損なわないよ
うに、例えば、より簡単な演算器で実現できる演算に置
き換えたり、あるいは演算器が複数ある場合は演算を分
散して行わせるように演算ＤＡＧを変換することにより
、より効率のよいコード生成が可能になる。このような
変換はターゲットマシンのアーキテクチャに依存し、ま
た−度変換を行った結果により新たなる変換か可能にな
るというように変換が複数段に及ぶ場合も考えられる。

そこでターゲットマシンに対してそのアーキテクチャに
依存したＤＡＣ変換規則をルール化した知識ベースおよ
び、これに対する推論機構を用意することによりターゲ
ットマシン毎にアーキテクチャに適したＤＡＣ最適化部
を実現することができる。

以上に示したＤＡＣ変換によってターゲットマシンに最
適化したオペレータ、オペランドの組合せを得ることが
できる。ここでオペレータはプロセッサ内の演算器に対
応し、オペランドは既に計算されたノードの結果が格納
されているレジスタ等に対応する。ターゲットマシンに
対するマシンコード（マイクロコード）を求める為には
オペレータ、オペランドの組合せに対応した演算器、レ
ジスタの組合ぜを実現するデータパスおよびこれに対応
するマイクロ命令、或いはマイクロ命令列をターゲット
マシンのアーキテクチャ上で探索する必要がある。演算
器、レジスタの組合せに対応するデータパスを実現する
マイクロ命令は複数個に渡り、また−通りとは限らない
場合があるため効率の良いコードを生成する為にはもっ
ともコスト（実行時間など）の小さいマスクロ命令列を
選択する必要がある。そこでターゲットマシンのアーキ
テクチャ内でマイクロ命令で実現可能なデータパスをコ
ストを対比させたルールとして知識ベース化し、これに
対する推論機構を用意することによりアーキテクチャに
依存して最適化されたマイクロコードの生成を行なうこ
とができる。

（実施例） 次に本発明の実施例を図面を参照しながら説明する。

第１図は本発明の機能ブロック図である。第１図におい
て、１は中間コード入力部、２は中間コード最適化知識
ベース記憶部、３は中間コード最適化推論部、４はデー
タパス探索知識ベース記憶部、５は最適データパス推論
部、６はコード生成部である。

中間コード入力部１はＤＡＣ形式の中間コードを入力す
る部分である。中間コード最適化知識ベース記憶部２は
ターゲットマシンノアーキテクチャに依存した１ｆ−ｔ
ｈｅｎルール形式のＤＡＧの変換ルールを格納する部分
である。中間コード最適化推論部３は中間コード入力部
１から渡されたプロセッサ独立なりＡＣを中間コード最
適化知識ベース記憶部２内の変換ルールを用いて前向き
に推論を行うプロダクションシステムである。プロダク
ションシステムについては例えばウィンストン原著（白
井良明他訳）の１９８２年培風館発行の’ＬＩＳＰ”の
１８章記載の１ｆ−ｔｈｅｎシステムを用いることがで
きる。データパス探索知識ベース記憶部４は、ターゲッ
トマシンのアーキテクチャに依存した１ｆ−ｔｈｅｎル
ール形式のデータパス探索ルールを格納する部分である
。最適データパス推論部５は後述するコード生成！ｌＳ
６から渡された演算器、レジスタの組合せからなる演算
をターゲットアーキテクチャ上で実現するデータパスを
データパス探索知識ベース記憶部４内のデータパス探索
ルールを用いて後ろ向き推論により探索を行ってマイク
ロコードヲ生成する部分である。後ろ向き推論による探
索について例えば例えばチャーニアツク、リースベック
、マックダーモット原著白井秀俊他訳の１９８６年日本
コンピュータ協会発行の″人工知能プログラミング°′
の１３章に記載されている方法が用いられる。コード生
成部６はＤＡＣ最適化推論部３から渡されたマシン最適
化ＤＡＧの各ノードを実行可能な順にオペレータ、オペ
ランドに対応した演算器、レジスタの組合せとして最適
データパス推論部５に渡す部分である。

第２図（ａ）は演算ＤＡＧの一例を示す図である。この
ＤＡＧは ｙ　＝ｘ（ｉ）＋ｘ（ｉ＋１） なる式を表している。ここでｉは整数型、ｙは実数型、
Ｘは配列名とする。またａｒｒａｙは配列アクセスを意
味する。

第２図（ｂ）〜（ｉ）は後で述べる第２図（ａ）の演算
ＤＡＧの最適化変換過程を示したものである。

第３図は本発明の実施例で用いるターゲットマシンのア
ーキテクチャを示すブロック図である。第３図において
３−１はデータメモリ、３−２は前記データメモリ３−
１に対するデータポインタでありカウンタ機能を有する
。３−３は前記データメモリ３−１の出力を入力とする
と累算器であり累算レジスタを０クリアする機能を持つ
。データポインタ３−２はＯクリア機能、インクリメン
ト機能を持ち、０クリア命令ｄｐｃｌｒ、インクリメン
ト命令ｄｐｉｎｃにより制御される。累算器３−３は累
算レジスタの０クリア機能、データメモリ３−１とのデ
ータ転送機能、データメモリの出力データの累算機能を
持ち、それぞれ０クリア命令ａｃｃｃｌｒ、データ転送
命令１ｏａｄ、　５ｔｏｒｅ、累算命令ａｃｃｍにより
制御される。以上水したターゲットマシンにおいて第２
図（ａ）の演算ＤＡＣに示した処理を実現する最適化マ
イクロコードを第１表に示す。第１表に示すマイクロコ
ードではまず第１のステップでｄｐｃｌｒ命令によりデ
ータポインタの値を０とし、第２のステップでｄｐｉｎ
ｃ命令によりデータポインタの値を１１こする。次に第
３にステップで１ｏａｄ命令によりデータメモリに格納
されている値ａ（１）を累算レジスタに転送すると同時
にｄｐｉｎｃ命令でデータポインタの値を２にする。最
後に第４のステップでａｃｃｍ命令により累算レジスタ
格納されている値ａ（ｉ）とデータ第４図は第３図のア
ーキテクチャの為の中間コード最適化知識ベースを示す
図である。ＤＲＩからＤＲ７はそれぞれＤＡＧ中に左辺
のパターンが存在した時、右辺のパターンに変換するＤ
ＡＣ変換ルールを表す。但し、ｘ、ｙ、ｚは任意のノー
ドあるいはパターンを表す。またｍｅｍはデータメモリ
アクセスを、ａ＋はアドレスデータ加算を、ａ（定数）
はアドレス定数をａ１＋はアドレスインクリメント演算
をａｃｃｍはデータメモリ出力の累算演算を表す。

第５図は本マイクロコード生成方式の処理の流れを説明
するための図である。本マイクロコード生成方式におけ
る処理を次に示す。

１、中間コードであるＤＡＧを入力する。

２、ＤＡＧ中に中間コード最適化知識ベースの左辺（ｉ
ｆｆｉｌｓ）とパターンマツチする部分を検出する。

３．２．において左辺（ｉｆ部）がパターンマツチした
ＤＡＧ中の部分をルールを適用して右辺（ｔｈｅｎ部）
に置き換える。

４、最適化されたＤＡＧの各ノードを実行可能な順に並
べる。

５、ＤＡＧの各ノードについて４．で並べた順に第６図
に示す方式に従ってコード生成をおこなう。

次に第４図に示したＤＡＣ最適化知識ベースを用いた第
２図（ａ）の演算ＤＡＧの最適化について第２図（ｂ）
〜（ｉ）を用いて説明する。

まず、第２図（ａ）に示された演算ＤＡＣに対して第４
図（ａ）に示すＤＡＧ最適化ルールＤＲ木が適用されて
第２図（ｂ）に示すＤＡＧに変換される。

次に、第２図（ｂ）に示された演算ＤＡＣに対して第４
図（ｂ）に示すＤＡＧ最適化ルールのＤＲ２が適用され
て第２図（ｅ）に示すＤＡＧに変換される。

次に、第２図（Ｃ）に示された演算ＤＡＧに対して第４
図（Ｃ）および（ｄ）および（ｄ）に示すＤＡＧ最適化
ルールＤＲ３およびＤＲ４が適用されて第２図（ｄ）に
示すＤＡＣに変換される。

次に、第２図（ｄ）に示された演算ＤＡＧに対して第４
図（ｅ）ら示すＤＡＧ最適化ルールＤＲ５が適用されて
第２図（ｅ）に示ずＤＡＧに変換される。

次に、第２図（ｅ）に示された演算ＤＡＣに対して第４
図（ｅ）および（０に示すＤＡＧ最適化ルールＤＲ５お
よびＤＲ６Ｔ適用されて第２図（０に示すＤＡＣに変換
される。

次に、第２図（ｅ）に示された演算ＤＡＣに対して第４
図（ｅ）に示すＤＡＣ最適化ルールＤＲ５が適用されて
第２図（ｇ）に示すＤＡＣに変換される。

次に、第２図（ｇ）に示された演算ＤＡＣに対して共通
式を削除することにより第２図（ｈ）に示すＤＡＧに変
換される。

次に、第２図（ｈ）に示された演算ＤＡＣに対して第４
図（ｇ）に示すＤＡＣ最適化ルールＤＲ７が適用されて
第２図（ｉ）に示すＤＡＧに変換される。

以上に示した変換により生成された第４図（ｉ）に示す
最適化ＤＡＧを実行可能な順にリスト形式に表したもの
を第２表に示す。

第２表 第３表は第３図のアーキテクチャの為の迅ｔｈｅｎルー
ル形式のデータパス探索知識ベースである。ＭＲＩから
ＭＲ８はそれぞれｉｆ部が成立した時ｔｈｅｎ部に示さ
れたデータパス上の機能が実現されるターゲットマシン
上の規則である、或いは後ろ向き推論においてはｔｈｅ
ｎ部に記述されたデータパスを上の機能を実現する為に
は１錯５を実現しなければならないという意味のルール
を表す。第３表においてｃｏｄｅ□は０内の命令コード
（マイクロオペレーション）の実行を意味する。またｔ
ｈｅｎ部において←の左辺は演算結果が格納されるレジ
スタ、←の右辺の第１項はターゲットマシン上の演算機
能、第２項以降は演算入力レジスタを表す。但しｄｐは
データポインタ、ｒａｍはデータメモリ、ａｃｃｒは累
算レジスタ、ｃｌｒは０クリア機能、ａ１＋はアドレス
インクリメント機能、ｍｅｍはメモリアクセス機能、ａ
ＣＣは累第３表 第６図は最適化されたＤＡＧの各ノードからコード生成
を行う処理の流れを説明するための図である。ＤＡＧの
ノードからのコード生成では以下の処理が行われる。

１、入力されたノードのオペレータ、オペランドの組合
せを対応するターゲットアーキテクチャ上の演算命令、
レジスタの組合せに変換し、これをゴールとする。

２．１．または３．で作成したゴールをｔｈｅｎ部とし
てもルールを探索する。

３．２．で求められたルールにより新たなゴールを生成
する。

４．２．で求められたルールによりコード生成を行つ。

５．４．で求められたコードをマイクロイントスラクシ
ョン上に割り付ける。

次に第３表に示したデータパス探索知識ベースを用いた
第２表の最適化ＤＡＧからのコード生成について説明す
る。

まず、第２表の１番目の文から生成されるｄｐに対する
０ロードに対してゴールｄｐ←０が生成される。

このゴールに対しては第３表にルールＭＲ７のｔｈｅｎ
部がマツチするため、ルールＭＲ７によりｄｐ＋−ｃｌ
ｒ　ｄｐが新しいゴールとして生成される。このゴール
に対しては第３表のルールＭＲＩのｔｈｅｎ部がマツチ
するため、ルールＭＲＩによりコードｄｐｃｌｒが生成
され、第１ステップ目のマイクロインストラクションに
害１り付けられる。

次に、第２表の２番目の文からゴール？Ｘ←ａｌ　＋　
ｄｐが生成される。ここで？Ｘはいかなるパターンにも
マツチするマツチング変数である。このゴールに対して
は第３表のルールＭＲ２のｔｈｅｎ部がマツチするため
、ルールＭＲ２によりコードｄｐｉｎｃが生成され、第
２ステツプ目のマイクロインストラクションに割り付け
られる。

次に、第２表の３番目の文からゴール’ｉ’ｘ４−ａｃ
ｃ　Ｏｒａｍが生成される。このゴールに対しては第３
表のルールＭＲ８およびＭＲ９のｔｈｅｎ部がマツチす
る。そこでまずルールＭＲ８を適用した場合はａｃｃｒ
４−ｃｌｒａｃｃｒおよびａｃｃｒ←ａｃｅ　ａｃｃｒ
　ｒａｍが新しいゴールとして生成される。ゴールａｃ
ｃｒに対しては第３表のルールＭＲ４のｔｈｅｎ部がマ
ツチするため、ルールＭＲ４によりコードａｃｃｌｒが
生成される。ゴールａｃｃｒ＋−ａｃｃ　ａｃｃｒｒａ
ｍに対しては第３表のルールＭＲ５のｔｈｅｎ部がマッ
チするため、ルールＭＲ５によりコードａｃｃｍが生成
される。一方、ルールＭＲ９を適用した場合はａｃｃｒ
＋−ｒａｍが新しいゴールとして生成される。ゴールａ
ｃｃｒ＋−ｒａｍに対しては第３表のルールＭＲ６のｔ
ｈｅｎ部がマツチするため、ルールＭＲ６によりコード
１ｏａｄが生成される。ここでルールＭＲ８を適用した
場合はａｃｃｃｌｒ、　ａｃｃｍの２ステツプのコード
が生成され、ルールＭＲ９を適用した場合は１ｏａｄの
１ステツプのコードが生成される。そこでここではコス
トの低いＭＲ９が選択されコード１ｏａｄが第３ステツ
プ目のマイクロインストラクションに割り付けられる。

次に、第２表の４番目の文からゴール？Ｘ←ａｌ＋ｄｐ
が生成される。このゴールに対しては第３表のルールＭ
Ｒ２のｔｈｅｎ部がマツチするため、ルールＭＲ２によ
りコードｄｐｉｎｃが生成され、第３ステツプ目のマイ
クロインストラクションに割り付けられる。

次に、第２表の５番目の文からゴール？Ｘ４−ａｃｃａ
ｅｃ１”が生成される。このゴールに対しては第３表に
ルールＭＲ５のｔｈｅｎ部がマツチするため、ルールＭ
Ｒ５によりコードａｃｃｍが生成され第４ステツプ目の
マイクロインストラクションに割り付けられる。

以上により第２表に示した最適化ＤＡＧからの第１表に
示す最適化マイクロコードが生成される。

（発明の効果） 以上説明したように、本発明に従えばシグナルプロセッ
サのような特殊なアーキテクチャを持つマイクロプログ
ラム計算機に対してもアーキテクチャの特徴を生かした
効率の良いコード生成が実現できる。

【図面の簡単な説明】

第１図は本発明の機能ブロック図、第２図は演算ＤＡＣ
の例とその最適化変換を示す図、第３図は本発明の１実
施例の用いるターゲットマシンの例を示す図、第４図は
本発明の１実施例で用いる中間コード最適化知識ベース
のルール例を示す図、第５図はマイクロコード生成方式
の処理の流れを示す図、第６図はコード生成処理の流れ
を示す図である。 図において １・・・中間コード入力部、 ２・・・中間コード最適化知識ベース、３・・・中間コ
ード最適化推論部、 ４・・・データパス探索知識ベース、 ５・・・最適データパス推論部、 ６・・・コード生成部 である。

Claims (1)

【特許請求の範囲】
1. 中間コードを入力すると中間コード入力部と、該中間コ
   ードに対してターゲットマシンノアーキテクチャに対応
   した最適化コード変換を行うのに必要な変換ルールを知
   識ベースとして記憶する中間コード最適化知識ベース記
   憶部と、該中間コード最適化知識ベースに照して、前記
   入力手段により入力された中間コード内にターゲットマ
   シンのアーキテクチャに対応した最適化コード変換でき
   るコードが存在するかを推論しその推論結果により検出
   されたコードに対して最適化コード変換を行う中間コー
   ド最適化推論部と、ターゲットマシンのアーキテクチャ
   において任意のプロセッサリソースに蓄えられたデータ
   に対して必要な演算を施すデータパスおよびこれに付随
   するマイクロコードを探索するのに必要な知識を知識ベ
   ースとして記憶するデータパス探索知識ベース記憶部と
   、該データパス探索知識ベースに照して与えられた任意
   のプロセッサリソースに蓄えられたデータに対して与え
   られた演算を施すデータパスを探索する最適データパス
   推論部と、前記中間コード最適化推論部によって生成さ
   れた最適化中間コードをターゲットマシン上のプロセッ
   サリソースと演算器との組合せに変換してから前記最適
   データパス推論部を用いてマイクロコードを生成するコ
   ード生成部を備えることを特徴とするマイクロコード生
   成方式。