JPH01286009A - Diagnosing system for interface control circuit - Google Patents
Diagnosing system for interface control circuitInfo
- Publication number
- JPH01286009A JPH01286009A JP63116056A JP11605688A JPH01286009A JP H01286009 A JPH01286009 A JP H01286009A JP 63116056 A JP63116056 A JP 63116056A JP 11605688 A JP11605688 A JP 11605688A JP H01286009 A JPH01286009 A JP H01286009A
- Authority
- JP
- Japan
- Prior art keywords
- common bus
- control circuit
- interface control
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002405 diagnostic procedure Methods 0.000 claims description 7
- 238000003745 diagnosis Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
本発明は、共通バスの信号をハードウェア内部で折り返
すことによってインタフェース制御回路の正当性を検証
する診断方式において、接続されている装置に診断動作
による影響を与えることを防止するために、信号を内部
で折り返すことによって、物量が増加したり、診断不可
能箇所が増えたりする問題点を解決するため、診断動作
実行中にインタフェースに定義されている初期化信号を
送出あるいは専用のテスト線に応答禁止信号を送出し、
接続されている他の装置を強制的に動作を停止あるいは
応答を禁止させることにより、内部折り返しによる物量
増加を抑え、かつ実際に動作するハードウェアを使用し
て診断を可能としたものである。[Detailed Description of the Invention] [Summary] The present invention is a diagnostic method that verifies the validity of an interface control circuit by looping back signals of a common bus inside hardware, in which the influence of diagnostic operations on connected devices is reduced. In order to solve the problem of increasing the amount of material and increasing the number of points that cannot be diagnosed by folding back the signal internally to prevent Send a signal or send a no-response signal to a dedicated test line,
By forcibly stopping the operation of other connected devices or prohibiting them from responding, this system suppresses the increase in volume due to internal loopbacks and makes it possible to diagnose using actually operating hardware.
(産業上の利用分野〕
本発明は、共通バスに接続されるインタフェース制御回
路の診断を行う診断方式に関するものである。特に、シ
ステムの構成要素(CPU、メモリ、入出力制御装置な
ど)間の結合を、共通バスを用いて行う計算機システム
において、共通バス・インタフェースの正当性の検証に
関するものである。(Industrial Application Field) The present invention relates to a diagnostic method for diagnosing an interface control circuit connected to a common bus.In particular, the present invention relates to a diagnostic method for diagnosing an interface control circuit connected to a common bus. This invention relates to verifying the validity of a common bus interface in a computer system that performs coupling using a common bus.
従来、共通バスによって結合された計算機システムのバ
ス・インタフェース制御回路の検証は、第3図に示すよ
うに、共通バスに接続された他の装置に影響を与えない
でその動作を診断するために、いわゆる折り返し方式示
用いられている。この折り返し方式は、インタフェース
IIJ御回路21の内部で共通バスに送出する制御信号
(ストローブ信号、応答信号など)、アドレス信号、お
よびデータを折り返して内部に取り込むために、MUX
(マルチプレクサ)工ないしMUX4を設けていた。以
下動作を簡単に説明する。Conventionally, verification of the bus interface control circuit of a computer system connected by a common bus has been carried out in order to diagnose its operation without affecting other devices connected to the common bus, as shown in Figure 3. , the so-called folding method is used. This loopback method uses a MUX to loop back and incorporate control signals (strobe signals, response signals, etc.), address signals, and data sent to the common bus within the interface IIJ control circuit 21.
(Multiplexer) or MUX4 was installed. The operation will be briefly explained below.
第3図において、テストモードラッチ22をセントして
、MUXIないしMUX4をA側に切り換える。そして
、例えばマスク制御回路から共通バスに送出しようとす
る制御信号(ストローブ信号など)をMUX4を介して
スレーブ制御回路に取り込むようにしている。同様に、
データ出力ラッチ、アドレス出力ラッチから共通バスに
送出しようとするデータ、アドレスをMUX2、MUX
lを介してデータ入力ラッチ、アドレス入力ラッチに取
り込むようにしている。これら取り込んだ制御信号、デ
ータ、アドレスに基づいて、当該インタフェース制御回
路21の動作診断を行うようにしている。In FIG. 3, the test mode latch 22 is set and MUXI to MUX4 are switched to the A side. For example, a control signal (such as a strobe signal) to be sent from the mask control circuit to the common bus is taken into the slave control circuit via MUX4. Similarly,
MUX2 and MUX output the data and address to be sent from the data output latch and address output latch to the common bus.
The data is taken into the data input latch and address input latch via l. Based on these captured control signals, data, and addresses, the operation of the interface control circuit 21 is diagnosed.
第3図に示す従来のインタフェース制御回路21は、診
断のために内部で制御信号などを折り返すためにMUX
lないしMUX4を設けていたため、物量が増加してし
まうという問題点があった。The conventional interface control circuit 21 shown in FIG. 3 uses a MUX to return control signals internally for diagnosis.
1 or MUX4, there was a problem in that the amount of material increased.
また、共通バスに影響を与えない状態のもとで、内部で
折り返して制御信号などを取り込んでいたため、共通バ
スに制御信号などを送出するドライバDVIないしDV
4、および共通バスから制御信号などを受信するレシー
バRVIないしRV4の動作診断を行えないという問題
点があった。In addition, since control signals and the like were looped back internally under conditions that did not affect the common bus, the driver DVI or DV that sends control signals to the common bus
4 and the receivers RVI to RV4, which receive control signals and the like from the common bus, cannot be diagnosed.
本発明は、診断動作実行中にインタフェースに定義され
ている初期化信号を送出あるいは専用のテスト線に応答
禁止信号を送出し、接続されている他の装置を強制的に
動作を停止あるいは応答を禁止させることにより、内部
折り返しによる物量増加を抑え、かつ実際に動作するハ
ードウェアを使用して診断を可能にすることを目的とし
ている。The present invention sends an initialization signal defined in the interface or sends a response prohibition signal to a dedicated test line during diagnostic operation, and forces other connected devices to stop operating or respond. By prohibiting this, the purpose is to suppress the increase in volume due to internal folding and to enable diagnosis using actually operating hardware.
第1図および第2図を参照して問題点を解決するための
手段を説明する。Means for solving the problem will be explained with reference to FIGS. 1 and 2.
第1図および第2図において、インタフェース制御回路
1.1−1は、共通バスとの間でデータの授受を行うも
のであって、診断対象となる回路である。このインタフ
ェース制御回路1.1−1は、ドライバ3、レシーバ4
などから構成される装置
テストモードラッチ2.2−1は、セットされた時に共
通バスにリセット信号を送出あるいはテスト線5に応答
禁止信号を送出するものである。In FIGS. 1 and 2, an interface control circuit 1.1-1 exchanges data with a common bus, and is a circuit to be diagnosed. This interface control circuit 1.1-1 includes a driver 3 and a receiver 4.
When set, the device test mode latch 2.2-1 sends out a reset signal to the common bus or sends out a response prohibition signal to the test line 5.
テスト線5は、他の装置に応答禁止信号を伝達するもの
である。The test line 5 is for transmitting a response prohibition signal to other devices.
本発明は、第1図および第2図に示すように、テストモ
ードラッチ2にセットしてリセット信号が共通バスに送
出あるいはテストモードラッチ2−1にセットして応答
禁止信号をテスト線5に送出して他の装置を初期化状態
に保持あるいは応答を禁止させている間、ドライバ3か
ら制御信号、データ、アドレスを共通バスに送出すると
共にこの共通バスに送出された制御信号、データ、アド
レスをレシーバ4を介して取り込み、当該インタフェー
ス制御回路1の動作の診断を行うようにしている。As shown in FIGS. 1 and 2, in the present invention, the test mode latch 2 is set to send a reset signal to the common bus, or the test mode latch 2-1 is set to send a response prohibition signal to the test line 5. While the driver 3 sends control signals, data, and addresses to the common bus while other devices are held in the initialized state or inhibited from responding, the control signals, data, and addresses sent to the common bus are is taken in through the receiver 4 to diagnose the operation of the interface control circuit 1.
従って、簡単な構成によってインタフェース制御回路1
の動作診断を行うことが可能となると共に、通常動作と
同一の回路構成で診断を行うことでき、特に従来の内部
折り返しによっては診断し得なかった共通バスに直接接
続されたドライバ3およびレシーバ4を含めた動作診断
を行うことが可能となる。Therefore, with a simple configuration, the interface control circuit 1
It is possible to diagnose the operation of the driver 3 and receiver 4 which are directly connected to the common bus, which could not be diagnosed by conventional internal loopback. It becomes possible to perform operational diagnosis including
次に、第1図および第2図を用いて本発明の1実施例の
構成および動作を詳細に説明する。Next, the configuration and operation of one embodiment of the present invention will be explained in detail using FIGS. 1 and 2.
第1図は、テスト、モードラッチ2をセントして診断を
行う場合の1実施例構成図を示す。FIG. 1 shows a configuration diagram of an embodiment in which diagnosis is performed by using a test mode latch 2.
第1図において、インタフェース制御回路1は、共通バ
スとの間で制御信号(ストローブ信号、応答信号など)
、アドレス、データを授受するものである。In FIG. 1, an interface control circuit 1 transmits control signals (strobe signals, response signals, etc.) to a common bus.
, addresses, and data are exchanged.
テストモードラッチ2は、インタフェース制御回路1の
動作診断を行う場合に、セットするものである。このテ
ストモードラッチ2をセットすることにより、システム
リセット信号が共通バスに送出されて他の全ての装置を
初期化状態に保持させる。このため、図示インタフェー
ス制御回路lは、共通バスにどのようなバスサイクルを
実施しても、他の装置から無視され、他の装置に影響を
与えることがない。The test mode latch 2 is set when diagnosing the operation of the interface control circuit 1. By setting this test mode latch 2, a system reset signal is sent to the common bus to hold all other devices in their initialized state. Therefore, no matter what bus cycle the illustrated interface control circuit l performs on the common bus, it is ignored by other devices and does not affect other devices.
ドライバ3は、共通バスに制御信号、アドレス、データ
を送出するものである。The driver 3 sends control signals, addresses, and data to the common bus.
レシーバ4は、共通バスから制御信号、アドレス、デー
タを取り込むものである。The receiver 4 receives control signals, addresses, and data from the common bus.
アドレス出力ラッチ5−1、データ出力ラッチ5−2は
、共通バスに送出しようとするアドレス、データを保持
するものである。The address output latch 5-1 and data output latch 5-2 hold addresses and data to be sent to the common bus.
アドレス゛入力ラッチ6−1、データ入力ラッチ6−2
は、共通バスからアドレス、データを取り込んで保持す
るものである。Address input latch 6-1, data input latch 6-2
is used to capture and hold addresses and data from the common bus.
マスク制御回路7−1は、制御信号(ストローブ信号な
ど)を共通バスに送出などするものである。The mask control circuit 7-1 sends control signals (such as strobe signals) to the common bus.
スレーブ制御回路7−2は、共通バスから制御信号(応
答信号など)を取り込むなどするものである。The slave control circuit 7-2 takes in control signals (response signals, etc.) from the common bus.
アドレス設定レジスタ7−3は、アクセスしようとする
アドレスを設定するものである。The address setting register 7-3 is used to set an address to be accessed.
次に動作を説明する。Next, the operation will be explained.
第1図において、テストモードランチ2にセットして5
YSRST (システムリセット)信号を共通バスに送
出する。これにより、共通バスに接続された他の全ての
装置が初期化状態に保持され、共通バスに対してどのよ
うなバス・サイクルが実施されても、無視される。従っ
て、この状態で、任意のアドレスをアドレス設定レジス
タ7−3に順次設定してスレーブ制御回路7−2に入力
し、マスク制御回路7−1の制御のもとて共通バスをア
クセスするようにする。この際、アドレス出力ラッチ5
−1、データ出力ラッチ5−2にセントされたアドレス
、データをドライバ3を介して共通バスに送出すると共
に、共通バスからレシーバ4を介して取り込んだアドレ
ス、データをアドレス入力ラッチ6−1、データ入力ラ
ッチ6−2で保持する。これら、共通バスに送出した制
御信号、アドレス、データ、および共通バスから取り込
んだ制御信号、アドレス、データに基づいて、当該イン
タフェース制御回路1の動作診断を行う。In Figure 1, the test mode is set to launch 2 and 5.
Sends the YSRST (system reset) signal to the common bus. This keeps all other devices connected to the common bus in an initialized state and ignores any bus cycles performed on the common bus. Therefore, in this state, arbitrary addresses are sequentially set in the address setting register 7-3 and input to the slave control circuit 7-2, and the common bus is accessed under the control of the mask control circuit 7-1. do. At this time, address output latch 5
-1, the address and data sent to the data output latch 5-2 are sent to the common bus via the driver 3, and the address and data fetched from the common bus via the receiver 4 are sent to the address input latch 6-1, It is held by the data input latch 6-2. The operation of the interface control circuit 1 is diagnosed based on the control signals, addresses, and data sent to the common bus and the control signals, addresses, and data taken in from the common bus.
以上のように、テストモードラッチ2にセントして共通
バスにシステムリセット信号を送出して他の全ての装置
を初期化状態に保持させ、この間に、ドライバ3を介し
て共通バスに制御信号などを送出すると共に共通バスか
らレシーバ4を介して制御信号などを取り込んでインタ
フェース制御回路lの動作診断を、通常の動作状態と同
じ状態のもとで行うことが可能となる。As described above, a system reset signal is sent to the common bus by sending a system reset signal to the test mode latch 2 to hold all other devices in the initialized state, and during this time, a control signal is sent to the common bus via the driver 3. It is possible to diagnose the operation of the interface control circuit 1 under the same conditions as the normal operating condition by transmitting a control signal and taking in a control signal from the common bus via the receiver 4.
第2図は、テスト線5に応答禁止信号を送出して診断を
行う場合の他の1実施例構成図を示す。FIG. 2 shows a configuration diagram of another embodiment in which diagnosis is performed by sending a response prohibition signal to the test line 5.
第2図(イ)において、テストモードラッチ2−1は、
インタフェース制御回路1の動作診断を行う場合に、セ
ットするものである。インタフェース制御回路1−1が
共通バスの制御権を獲得した後、このテストモードラッ
チ2−1をセットすることにより、応答禁止信号がテス
ト線5に送出され、他の全ての装置がたとえアクセスさ
れても応答禁止するように指示される。In FIG. 2(a), the test mode latch 2-1 is
This is set when diagnosing the operation of the interface control circuit 1. After the interface control circuit 1-1 obtains control of the common bus, by setting the test mode latch 2-1, a response prohibition signal is sent to the test line 5, and all other devices are blocked even if they are not accessed. Even if you do, you will be instructed not to respond.
テスト線5は、共通バスに接続された他の装置に対して
応答禁止信号を伝達するためのものである。The test line 5 is for transmitting a response prohibition signal to other devices connected to the common bus.
アービタ6は、共通バスの制御権をいずれの装置に付与
するかの排他管理を行うものである。The arbiter 6 performs exclusive management of which device is given control of the common bus.
次ニ、第2図(ロ)を用いて、第2図(イ)構成の動作
を説明する。Next, the operation of the configuration shown in FIG. 2 (A) will be explained using FIG. 2 (B).
第2図(ロ)において、装置Aが共通バスを介してアー
ビタ6にBus Request A’を送出する。In FIG. 2(b), device A sends Bus Request A' to arbiter 6 via the common bus.
アービタ6は、装置Aに”Bus Grant A”を
返答する。これに対応して、装置Aは、前の装置xが“
Bus Busy”信号の送出を停止し、”Data
5trobe”や”Data Ack″がバス上に出力
されていない状態になった時に、”Bus Busy″
信号を送出して共通バスの制御権を獲得する。そして、
本実施例に係わる応答禁止信号をテスト線5に送出して
他の装置がたとえ自装置が選択されても応答しないよう
に指示しておく、この応答禁止信号をテスト線5に送出
している間に、”Data 5trobe″などの制御
信号をドライバ3を介して共通バスに送出すると共に、
共通バスからレシーバ4を介して制ffl信号を取り込
み、インタフェース制御回路1−1の動作診断を行うよ
うにしている。Arbiter 6 replies to device A with "Bus Grant A." Correspondingly, device A recognizes that the previous device x is “
The transmission of the “Bus Busy” signal is stopped and the “Data
When "5trobe" or "Data Ack" is not output on the bus, "Bus Busy"
Send a signal to gain control of the common bus. and,
A response prohibition signal according to this embodiment is sent to the test line 5 to instruct other devices not to respond even if the own device is selected.This response prohibition signal is sent to the test line 5. In the meantime, a control signal such as "Data 5trobe" is sent to the common bus via the driver 3, and
A control ffl signal is taken in from the common bus via the receiver 4 to diagnose the operation of the interface control circuit 1-1.
以上のように、装置Aなどが”Bus Request
”信号をアービタ6に送出して共通バスの制御権を獲得
した後、応答禁止信号をテスト線5に送出して他の装置
が応答しない状態にした後、ドライバ3を介して制御信
号などを共通バスに送出すると共に共通バスからレシー
バ4を介して制御信号などを取り込み、インタフェース
制御回路1−1の動作診断を行うことにより、通常の動
作状態と同一の状態で当該インタフェース制御回路1−
1の動作診断を行うことが可能となる。As mentioned above, device A etc.
``After transmitting a signal to the arbiter 6 to acquire the control right of the common bus, and after transmitting a response prohibition signal to the test line 5 to make other devices unresponsive, control signals etc. are transmitted via the driver 3. By transmitting control signals to the common bus and fetching control signals from the common bus via the receiver 4 and diagnosing the operation of the interface control circuit 1-1, the interface control circuit 1-1 is operated in the same state as the normal operating state.
1 operation diagnosis can be performed.
以上説明したように、本発明によれば、テストモードラ
ッチ2にセントしてリセット信号を共通バスに送出ある
いは共通バスの制御権を獲得した後にテストモードラン
チ2−1をセットして応答禁止信号をテスト線5に送出
し、他の装置を初期化状態に保持あるいは応答を禁止さ
せている間、ドライバ3から制御信号、データ、アドレ
スを共通バスに送出すると共にこの共通バスに送出され
た制御信号、データ、アドレスをレシーバ4を介して取
り込み、当該インタフェース制御回路1の動作の診断を
行う構成を採用したいるため、簡単な回路構成によって
インタフェース制御回路1.1−1の動作診断を行うこ
とができる。また、通常動作と同一の回路構成で動作診
断を行うことでき、特に従来の内部折り返しによっては
診断し得なかった共通バスに直接接続されたドライバ3
およびレシーバ4を含めた動作診断を行うことができる
。As explained above, according to the present invention, after setting the test mode latch 2 and sending a reset signal to the common bus, or after acquiring control of the common bus, the test mode launch 2-1 is set and a response prohibition signal is sent. is sent to the test line 5, and while other devices are held in the initialized state or inhibited from responding, the driver 3 sends control signals, data, and addresses to the common bus, and the control signals sent to this common bus. Since a configuration is adopted in which signals, data, and addresses are received via the receiver 4 and the operation of the interface control circuit 1 is diagnosed, the operation of the interface control circuit 1.1-1 can be diagnosed using a simple circuit configuration. I can do it. In addition, operation diagnosis can be performed using the same circuit configuration as in normal operation, especially for driver 3 directly connected to the common bus, which could not be diagnosed by conventional internal loopback.
Operation diagnosis including the receiver 4 can be performed.
第1図は本発明の1実施例構成図、第2図は本発明の他
の実施例構成図、第3図は従来技術の説明図を示す。
図中、l、1−1はインタフェース制御回路、2.2−
1はテストモードラッチ、3はドライバ、4はレシーバ
、5はテスト線を表す。
特許出願人 株式会社 ビーエフニー
代理人弁理士 岡1)守弘
―トFIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 is a block diagram of another embodiment of the present invention, and FIG. 3 is an explanatory diagram of a prior art. In the figure, l, 1-1 is an interface control circuit, 2.2-
1 represents a test mode latch, 3 represents a driver, 4 represents a receiver, and 5 represents a test line. Patent applicant: BFN Co., Ltd. Patent attorney Oka 1) Morihiroto
Claims (2)
診断を行う診断方式において、 制御信号、アドレス、データを共通バスに送出するドラ
イバ(3)、共通バスから制御信号、アドレス、データ
を取り込むレシーバ(4)、および共通バスを制御する
制御回路からなるインタフェース制御回路(1)と、 共通バスにリセット信号を送出するテストモードラッチ
(2)とを備え、 上記インタフェース制御回路(1)を診断する際に、上
記テストモードラッチ(2)をオンにして共通バスにリ
セット信号を送出している間、上記ドライバ(3)から
共通バスに送出した制御信号などを上記レシーバ(4)
によって取り込み、当該インタフェース制御回路(1)
の診断を行うように構成したことを特徴とするインタフ
ェース制御回路診断方式。(1) In a diagnostic method for diagnosing an interface control circuit connected to a common bus, there are two components: a driver (3) that sends control signals, addresses, and data to the common bus, and a receiver (3) that takes in control signals, addresses, and data from the common bus. 4), an interface control circuit (1) consisting of a control circuit that controls a common bus, and a test mode latch (2) that sends a reset signal to the common bus. While the test mode latch (2) is turned on and a reset signal is sent to the common bus, the control signal sent from the driver (3) to the common bus is sent to the receiver (4).
The interface control circuit (1)
1. An interface control circuit diagnostic method, characterized in that it is configured to diagnose.
診断を行う診断方式において、 制御信号、アドレス、データを共通バスに送出するドラ
イバ(3)、共通バスから制御信号、アドレス、データ
を取り込むレシーバ(4)、および共通バスを制御する
制御回路からなるインタフェース制御回路(1)と、 共通バスに対する応答を禁止する応答禁止信号を送出す
るためのテスト線(5)とを備え、上記インタフェース
制御回路(1)を診断する際に、共通バスの制御権を獲
得した当該インタフェース制御回路(1)が上記テスト
線(5)に応答禁止信号を送出している間、上記ドライ
バ(3)から共通バスに送出した制御信号などを上記レ
シーバ(4)によって取り込み、当該インタフェース制
御回路(1)の診断を行うように構成したことを特徴と
するインタフェース制御回路診断方式。(2) In a diagnostic method for diagnosing an interface control circuit connected to a common bus, a driver (3) sends control signals, addresses, and data to the common bus, and a receiver (3) receives control signals, addresses, and data from the common bus. 4), an interface control circuit (1) consisting of a control circuit for controlling a common bus, and a test line (5) for transmitting a response prohibition signal for prohibiting responses to the common bus; 1), while the interface control circuit (1) that has acquired control of the common bus is sending a response prohibition signal to the test line (5), the driver (3) is not connected to the common bus. An interface control circuit diagnostic method characterized in that the interface control circuit (1) is diagnosed by receiving a transmitted control signal or the like by the receiver (4).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63116056A JPH01286009A (en) | 1988-05-13 | 1988-05-13 | Diagnosing system for interface control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63116056A JPH01286009A (en) | 1988-05-13 | 1988-05-13 | Diagnosing system for interface control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01286009A true JPH01286009A (en) | 1989-11-17 |
JPH0570853B2 JPH0570853B2 (en) | 1993-10-06 |
Family
ID=14677611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63116056A Granted JPH01286009A (en) | 1988-05-13 | 1988-05-13 | Diagnosing system for interface control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01286009A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137038A (en) * | 1982-02-09 | 1983-08-15 | Toshiba Corp | Diagnostic system for serial interface |
-
1988
- 1988-05-13 JP JP63116056A patent/JPH01286009A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137038A (en) * | 1982-02-09 | 1983-08-15 | Toshiba Corp | Diagnostic system for serial interface |
Also Published As
Publication number | Publication date |
---|---|
JPH0570853B2 (en) | 1993-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6298320B1 (en) | System and method for testing an embedded microprocessor system containing physical and/or simulated hardware | |
US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
US6154856A (en) | Debug interface including state machines for timing synchronization and communication | |
EP0849669A1 (en) | Diagnostic procedures in an integrated circuit device | |
AU721685B2 (en) | Bus interface control circuit | |
JP2996440B2 (en) | Diagnosis method of data processing system | |
JPS63275241A (en) | Control link and method of transmission using the link | |
AU666625B2 (en) | Scannable interface to non-scannable microprocessor | |
JPH01286009A (en) | Diagnosing system for interface control circuit | |
US5355452A (en) | Dual bus local area network interfacing system | |
JP3427776B2 (en) | Bus interface circuit diagnostic method and bus interface circuit | |
KR960016272B1 (en) | Double making processor | |
JPH0667923A (en) | Self diagnostic system | |
JPH0399337A (en) | Diagnostic method for data processing unit, data processing unit and data processing system | |
JPS59106022A (en) | Bus connecting system | |
JP3022906B2 (en) | Communication method of programmable controller | |
JP3087481B2 (en) | In-circuit emulator | |
JPS58137038A (en) | Diagnostic system for serial interface | |
JP2972751B1 (en) | Program debug support circuit and its debug support method | |
JPS6061857A (en) | Input and output data control system | |
JPH0273433A (en) | Data transfer device | |
JPS6117425B2 (en) | ||
JPS6019271A (en) | Data channel device | |
JPS63305433A (en) | Diagnosis system for control device | |
JPH0363098B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |