JPH01284952A - Device address setting system - Google Patents

Device address setting system

Info

Publication number
JPH01284952A
JPH01284952A JP11356488A JP11356488A JPH01284952A JP H01284952 A JPH01284952 A JP H01284952A JP 11356488 A JP11356488 A JP 11356488A JP 11356488 A JP11356488 A JP 11356488A JP H01284952 A JPH01284952 A JP H01284952A
Authority
JP
Japan
Prior art keywords
bus
peripheral
device address
address
peripheral device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11356488A
Other languages
Japanese (ja)
Inventor
Toshiyuki Arai
俊之 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11356488A priority Critical patent/JPH01284952A/en
Publication of JPH01284952A publication Critical patent/JPH01284952A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To avoid the setting errors of device addresses by enabling the peripheral devices connected to a common bus to automatically set their own addresses respectively. CONSTITUTION:A host computer performs the input/output of data to its corresponding peripheral device via a device controller DCTR24. Then it is decided whether the peripheral device having its address equal to the address shown by a counter i31 of a RAM 242 storing the identification number, etc., of the peripheral device is connected to a bus 25 or not. If so, the busy and ready signals are returned from said device. Thus the counter i31 is counted up. In case the peripheral device is not connected to the bus 25 with the counter value larger than the number of peripheral devices, the present value of the counter i31 is used as the identification number of the corresponding peripheral device and stored in an identification number area IDNO32 of the RAM 242.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は共通のシステムバスに接続された複数の周辺機
器のそれぞれのデバイスアドレスを設定する機器アドレ
ス設定方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a device address setting method for setting each device address of a plurality of peripheral devices connected to a common system bus.

[従来の技術] 従来、共通のシステムバスに接続された複数の周辺機器
では、それらのアドレスを特定するためにデイツブスイ
ッチやジャンパ線等によるアドレス指定用スイッチを設
けられている。そして、これらシステムの設計者或いは
使用者が、これらのアドレス指定用スイッチをそれぞれ
が異なるアドレス値になるように設定して各機器を特定
することにより、各周辺機器ののアドレス設定を行って
いる。
[Prior Art] Conventionally, a plurality of peripheral devices connected to a common system bus are provided with address designation switches such as date switches or jumper wires to specify their addresses. The designers or users of these systems set the addresses of each peripheral device by setting these addressing switches to different address values to identify each device. .

[発明が解決しようとしている課題〕 しかしながら上記従来例で、は、システムバスに新な機
器が追加されたり、各周辺機器のアドレスを変更しよう
としたときには、既にシステムバスに接続されている各
機器のアドレスに重複しないように追加される機器のア
ドレスを決定する必要がある。また、機器のアドレスを
変更したいときは、接続されている全ての機器のアドレ
スを確認した上でアドレスの変更を行わねばならず、非
常に面倒であった。更に、このようなアドレス設定は全
て人手によって行われるため、アドレスが重複して設定
されてしまいシステムが動作しない場合が発生するとい
う問題があった。
[Problem to be solved by the invention] However, in the above conventional example, when a new device is added to the system bus or an attempt is made to change the address of each peripheral device, each device already connected to the system bus It is necessary to determine the address of the device to be added so that it does not overlap with the address of the device. Furthermore, when a user wants to change the address of a device, he or she must check the addresses of all connected devices before changing the address, which is extremely troublesome. Furthermore, since such address settings are all performed manually, there is a problem that duplicate addresses may be set and the system may not operate.

本発明は上記従来例に鑑みてなされたもので、共通のバ
スに接続された周辺機器のそれぞれが自動的に自分の機
器アドレスを設定できる機器アドレス設定方式を提供す
ることを目的とする。
The present invention has been made in view of the above conventional example, and an object of the present invention is to provide a device address setting method that allows each peripheral device connected to a common bus to automatically set its own device address.

[課題を解決するための手段] 上記目的を達成するために本発明の機器アドレス設定方
式は以下の様な構成からなる。即ち、共通のバスに接続
された複数の周辺機器のそれぞれのアドレスを設定する
機器アドレス設定方式であって、前記周辺機器のそれぞ
れは、前記バスに周辺機器を特定する機器アドレスデー
タな出力する出力手段と、前記機器アドレスデータに対
応して周辺機器より返送される応答信号を基に該機器ア
ドレスデータを有する周辺機器が存在するかどうかを判
定する判定手段と、該判定手段により前記機器アドレス
を有する周辺機器が存在しないと判定されると、その機
器アドレスデータを自機の機器アドレスとして記憶する
手段とを備える。
[Means for Solving the Problems] In order to achieve the above object, the device address setting method of the present invention has the following configuration. That is, the device address setting method sets the address of each of a plurality of peripheral devices connected to a common bus, and each of the peripheral devices outputs an output such as device address data specifying the peripheral device to the bus. means for determining whether a peripheral device having the device address data exists based on a response signal returned from the peripheral device in response to the device address data; and determining the device address by the determining device. and means for storing the device address data as the device address of the device itself when it is determined that the peripheral device does not exist.

[作用] 以上の構成において、共通のバスに接続された複数の周
辺機器のそれぞれは、そのバスに周辺機器を特定する機
器アドレスデータを出力し、その機器アドレスデータに
対応して周辺機器より返送される応答信号を基に、その
機器アドレスデータな有する周辺機器が存在するかどう
かを判定する。こうして、その機器アドレスを有する周
辺機器が存在しないと判定されると、その機器アドレス
データを自機の機器アドレスとして記憶するように動作
する。
[Operation] In the above configuration, each of the plurality of peripheral devices connected to a common bus outputs device address data that identifies the peripheral device to that bus, and returns data from the peripheral device in accordance with the device address data. Based on the response signal received, it is determined whether there is a peripheral device having the device address data. In this way, when it is determined that there is no peripheral device having that device address, the device operates to store the device address data as its own device address.

[実施例] 以下、添付図面を参照して本発明の好適な実施例を詳細
に説明する。
[Embodiments] Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[システムバスとその周辺機器の構成説明(第1図〜第
2図)] 第2図は実施例のS CS I (Small Com
puterSystem Interface)バスの
概略構成を示す図である。
[Explanation of the configuration of the system bus and its peripheral devices (Figs. 1 to 2)] Fig. 2 shows the SCSI (Small Com
1 is a diagram showing a schematic configuration of a putterSystem Interface bus.

図中、20はSCS Iバス25のホストコンピュータ
で、ホストアダプタ20−1を介してバス25に接続さ
れている。24−1〜24−3はそれぞれプリンタ21
やハードディスク22及びフロッピィディスク23等の
周辺機器との接続制御を行うデバイス・コントローラ(
DCTR) である。
In the figure, 20 is a host computer of the SCSI bus 25, and is connected to the bus 25 via a host adapter 20-1. 24-1 to 24-3 are printers 21, respectively.
A device controller (
DCTR).

第1図は実施例のデバイス・コントローラ(DCTR)
24の概略構成を示すブロックである。
Figure 1 shows the device controller (DCTR) of the embodiment.
24 is a block diagram showing a schematic configuration of 24.

ここで、240はマイクロプロセッサ等のMPUで、R
OM241に格納された制御プログラムに従って各種制
御信号を出力して、SC3Iバス25とディスク等の周
辺機器との間でのインターフェース制御を実行している
。242はMPU24oのワークエリアとして使用され
るとともに、後述するように対応する周辺機器の識別番
号等を格納するRAMである。243はSC3Iバス2
5との接続制御を行うSCS Iバスプロトコル・ドラ
イバ/レシーバ(SPDR)である。244はデバイス
コントローラ(DCTR)と周辺機器とのインターフェ
ース制御を行うI10インターフェース部である。
Here, 240 is an MPU such as a microprocessor, and R
It outputs various control signals according to the control program stored in the OM 241 to execute interface control between the SC3I bus 25 and peripheral devices such as disks. A RAM 242 is used as a work area for the MPU 24o, and also stores identification numbers of corresponding peripheral devices as will be described later. 243 is SC3I bus 2
This is an SCS I bus protocol driver/receiver (SPDR) that controls the connection with 5. 244 is an I10 interface unit that controls the interface between the device controller (DCTR) and peripheral equipment.

以上の構成により、ホストコンピュータ20はDCTR
24を介して対応する周辺機器とデータの入出力を行う
ことができ、例えばプリンタ21にデータを出力して印
刷を行ったり、ディスク22にデータを記憶したり或い
はディスク22より記憶されているデータを読出すこと
ができる。
With the above configuration, the host computer 20
It is possible to input and output data to and from a corresponding peripheral device via the printer 24, for example, outputting data to the printer 21 for printing, storing data on the disk 22, or data stored on the disk 22. can be read.

[デバイスアドレス決定処理の説明] 第3図は実施例のデバイスコントローラ(DCTR)に
よる周辺機器のデバイスアドレスの決定処理を示すフロ
ーチャートで、この処理を実行する制御プログラムはR
OM241に格納されている。この処理プログラムは、
例えば装置の電源入力等により開始されるようにしても
良く、アドレス設定指示用のスイッチをDCTR24に
設け、そのスイッチが押下されることにより開始される
ようにしても良い。
[Description of device address determination processing] FIG. 3 is a flowchart showing the determination processing of the device address of a peripheral device by the device controller (DCTR) of the embodiment, and the control program that executes this processing is R.
It is stored in OM241. This processing program is
For example, the process may be started by power input to the device, or a switch for instructing address setting may be provided in the DCTR 24, and the process may be started by pressing the switch.

この処理が開始されるとステップs1でRAM242の
カウンタi31を“0”にし、ステップS2でi31が
“7”より大きいかどうかをみる。これはSC3Iバス
に接続される周辺機器の数が最大8機であるためである
。“7“以下であればステップS3に進み、カウンタi
31で示された識別番号を5C3Iバス25に出力して
、iに等しいデバイスアドレスを有する周辺機器が5C
3Iバス25に接続されているかをみる。
When this process is started, the counter i31 of the RAM 242 is set to "0" in step s1, and it is checked in step S2 whether or not i31 is greater than "7". This is because the maximum number of peripheral devices connected to the SC3I bus is eight. If it is “7” or less, the process advances to step S3 and the counter i
31 is output to the 5C3I bus 25, and the peripheral device having the device address equal to i is identified as the 5C3I bus 25.
Check whether it is connected to 3I bus 25.

カウンタi31で示されたアドレスに等しいデバイスア
ドレスを有する周辺機器がこのバス25に接続されてい
れば、そのデバイスよりとジーやレディ等の信号が返送
されてくるため、このような信号が返送されるかどうか
により、バス25にそのアドレスを有する周辺機器が接
続されているかどうかを判定する。そのアドレスを有す
る機器が接続されているとステップS5に進み、RAM
242のカウンタi31を+1して再びステップS2に
戻る。
If a peripheral device with a device address equal to the address indicated by counter i31 is connected to this bus 25, signals such as g and ready will be sent back from that device, so such signals will not be sent back. It is determined whether a peripheral device having that address is connected to the bus 25. If a device with that address is connected, the process advances to step S5, and the RAM
The counter i31 of 242 is incremented by 1 and the process returns to step S2.

ステップS2でカウンタi31の値が“7“以上のとき
はステップS6に進み、空きのデバイスアドレスが存在
しないとしてエラー表示を行い処理を終了する。このエ
ラー表示はLEDなどを点灯して告知しても良く、ホス
トコンピュータ2゜の図示しないCRT等の表示部に表
示しても良い。
If the value of the counter i31 is "7" or more in step S2, the process proceeds to step S6, where an error is displayed as there is no vacant device address, and the process ends. This error display may be notified by lighting an LED or the like, or may be displayed on a display unit such as a CRT (not shown) of the host computer 2°.

ステップS4でiの値に等しい周辺機器がこのSC3I
バス25に接続されていなければステップS7に進み、
現在のカウンタi31の値を、対応する周辺機器の識別
番号としてRAM242の識別番号エリア(IDNO)
32に記憶する。即ち、例えばこの処理がDCTR24
−1で実行されていれば、プリンタ21のデバイスアド
レスとして、そのDCTR24−1のI DNO32に
記憶する。こうしてその周辺機器のデバイスアドレスが
決定されるとステップS8に進み、5csiバス25を
介してSCS Iプロトコル制御を基にデータの入出力
が行われる。
In step S4, the peripheral device equal to the value of i is this SC3I.
If it is not connected to the bus 25, proceed to step S7;
The current value of counter i31 is stored in the identification number area (IDNO) of RAM 242 as the identification number of the corresponding peripheral device.
32. That is, for example, this process is
-1, it is stored in the ID NO 32 of the DCTR 24-1 as the device address of the printer 21. Once the device address of the peripheral device is determined in this way, the process advances to step S8, and data input/output is performed via the 5CSI bus 25 based on SCSI protocol control.

なお、この実施例ではSC3Iバスの場合で説明したが
これに限定されるものでなく、他のシステムのインター
フェース回路にも適用できる。
Although this embodiment has been described in the case of an SC3I bus, the present invention is not limited to this and can be applied to interface circuits of other systems.

また、バスに接続されている複数の周辺機器のデバイス
アドレスが全く設定されていない場合には、一番最初に
第3図に示す処理を実行した側辺機器より順次アドレス
が決定されることになる。
Additionally, if the device addresses of multiple peripheral devices connected to the bus are not set at all, the addresses will be determined in order from the side device that first executed the process shown in Figure 3. Become.

また更に、識別番号(IDNO)を記憶するRAMエリ
アを不揮発に構成することにより、電源投入毎のアドレ
ス設定処理を省略することができる。
Furthermore, by configuring the RAM area that stores the identification number (IDNO) to be non-volatile, it is possible to omit address setting processing every time the power is turned on.

以上説明したようにこの実施例によれば、自動的に各周
辺機器のデバイスアドレスが決定されるので、人手によ
る機器アドレスの設定ミスやデバイスアドレスの変更等
に伴なう各機器のアドレス再設定等の面倒な処理を省く
ことができる効果がある。
As explained above, according to this embodiment, the device address of each peripheral device is automatically determined, so the address of each device can be reset due to a manual device address setting error or a change in the device address. This has the effect of omitting troublesome processing such as.

[発明の効果] 以上説明したように本発明によれば、共通のパスに接続
された周辺機器のそれぞれが自動的に自分の機器アドレ
スを設定できるため、機器アドレスの設定エラーを防止
でき、機器アドレス設定のための手間を省略できる効果
がある。
[Effects of the Invention] As explained above, according to the present invention, each peripheral device connected to a common path can automatically set its own device address, so it is possible to prevent device address setting errors and This has the effect of saving time and effort for address setting.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は実施例のデバイス・コントローラDCTRの概
略構成を示すブロック図、 第2図は実施例のSCS Iバスに接続された概略シス
テム構成を示すブロック図、そして、第3図は実施例の
デバイスコントローラによる識別番号の決定処理を示す
フローチャートである。 図中、20・・・ホストコンピュータ、21・・・プリ
ンタ、22・・・ハードディスク、23・・・フロッピ
ィディスク、24・・・デバイスコントローラ、25・
・・SC3Iバス、31・・・カウンタi、32・・・
識別番号エリア(IDNO) 、240・・・MPU、
241・・・ROM、242・・・RAM、243・・
・5PDR1244・・・I10インターフェース部で
ある。 特許出願人  キャノン株式会社 L10標・3N 第1図
FIG. 1 is a block diagram showing the schematic configuration of the device controller DCTR of the embodiment, FIG. 2 is a block diagram showing the schematic system configuration connected to the SCSI bus of the embodiment, and FIG. 3 is a block diagram showing the schematic configuration of the device controller DCTR of the embodiment. 3 is a flowchart illustrating identification number determination processing performed by a device controller. In the figure, 20... host computer, 21... printer, 22... hard disk, 23... floppy disk, 24... device controller, 25...
...SC3I bus, 31...Counter i, 32...
Identification number area (IDNO), 240...MPU,
241...ROM, 242...RAM, 243...
-5PDR1244...I10 interface unit. Patent applicant Canon Co., Ltd. L10 mark/3N Figure 1

Claims (1)

【特許請求の範囲】 共通のバスに接続された複数の周辺機器のそれぞれのア
ドレスを設定する機器アドレス設定方式であつて、 前記周辺機器のそれぞれは、前記バスに周辺機器を特定
する機器アドレスデータを出力する出力手段と、前記機
器アドレスデータに対応して周辺機器より返送される応
答信号を基に該機器アドレスデータを有する周辺機器が
存在するかどうかを判定する判定手段と、該判定手段に
より前記機器アドレスを有する周辺機器が存在しないと
判定されると、その機器アドレスデータを自機の機器ア
ドレスとして記憶する手段とを備えることを特徴とする
機器アドレス設定方式。
[Claims] A device address setting method for setting addresses for each of a plurality of peripheral devices connected to a common bus, wherein each of the peripheral devices has device address data specifying the peripheral device on the bus. an output means for outputting the device address data; a determination means for determining whether or not a peripheral device having the device address data exists based on a response signal returned from the peripheral device in response to the device address data; A device address setting method comprising: means for storing device address data as a device address of the device itself when it is determined that a peripheral device having the device address does not exist.
JP11356488A 1988-05-12 1988-05-12 Device address setting system Pending JPH01284952A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11356488A JPH01284952A (en) 1988-05-12 1988-05-12 Device address setting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11356488A JPH01284952A (en) 1988-05-12 1988-05-12 Device address setting system

Publications (1)

Publication Number Publication Date
JPH01284952A true JPH01284952A (en) 1989-11-16

Family

ID=14615462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11356488A Pending JPH01284952A (en) 1988-05-12 1988-05-12 Device address setting system

Country Status (1)

Country Link
JP (1) JPH01284952A (en)

Similar Documents

Publication Publication Date Title
JPH0762837B2 (en) Address automatic allocation method
JPH01284952A (en) Device address setting system
US5463589A (en) Method and system for automatic configuration of memory devices
US5303352A (en) Dual connector port for bus master card
JP3649178B2 (en) Information processing device
EP0923010B1 (en) Programmable controller
JP2800540B2 (en) Panel monitoring method
JPH05165758A (en) Address setting system for input/output device
JPH07182261A (en) Information processor
JP2878201B2 (en) Printer device
JP2553759B2 (en) Host device
JPH03257560A (en) Input/output interface selection system
JPS60684B2 (en) Control device interface
JP2763313B2 (en) Configuration control method for electronic computer system
JP2002229800A (en) Information processor
JPH0240752A (en) Device information transfer system
JPH04318653A (en) Simultaneous control system for lower level units
JPH1139249A (en) Plug and play device
JPS5849903B2 (en) Computer parallel connection system
JP2004005695A (en) Information processor
JPH0816405A (en) System initializing device
JPH02214961A (en) Scsi host device
JP2002373122A (en) Scsi interface controller and its selection monitoring system
JPS63262739A (en) Device with cpu
JPH06242821A (en) Programmable controller