JPH01284951A - Input/output controller - Google Patents

Input/output controller

Info

Publication number
JPH01284951A
JPH01284951A JP11560788A JP11560788A JPH01284951A JP H01284951 A JPH01284951 A JP H01284951A JP 11560788 A JP11560788 A JP 11560788A JP 11560788 A JP11560788 A JP 11560788A JP H01284951 A JPH01284951 A JP H01284951A
Authority
JP
Japan
Prior art keywords
input
output device
channel
output
logical channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11560788A
Other languages
Japanese (ja)
Inventor
Megumi Koganezawa
小金澤 恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11560788A priority Critical patent/JPH01284951A/en
Publication of JPH01284951A publication Critical patent/JPH01284951A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To quickly carryout a process request by transmitting a logical channel number stored previously and corresponding to the number of an input/ output device when the process request is sent to a channel device from the input/output device. CONSTITUTION:When an input/output device 4-i produces a request to a channel device 2, a logical channel number received from the device 4-i and corresponding to the number of the device 4-i is read out of an associative memory 11. Then the logical channel number and a process request are sent to the device 2 so that no access is required to a main memory 3 every time the process request is received from the device 4-i.

Description

【発明の詳細な説明】 皮血立1 本発明は入出力制御装置に関し、特にシリアルインタフ
ェースを介してチャネル装置に接続される入出力制御装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an input/output control device, and more particularly to an input/output control device connected to a channel device via a serial interface.

良米弦盾 従来、この種の入出力制御装置においては、入出力装置
でチャネル装置に対する処理要求が生じた場合に、入出
力装置から受取った入出力装置番号と処理要求とをその
ままチャネル装置に送出している。
Conventionally, in this type of input/output control device, when an input/output device issues a processing request to a channel device, the input/output device number and processing request received from the input/output device are sent directly to the channel device. Sending out.

チャネル装置では送られてきた入出力装置香りをらとに
主記憶をアクセスしてその入出力装置番号に対応する論
理チャネル番号を求め、主記憶から求められた論理チャ
ネル番号により要求のあった処理動作が開始される。
The channel device accesses the main memory based on the sent input/output device number, obtains the logical channel number corresponding to the input/output device number, and executes the requested process based on the logical channel number obtained from the main memory. The operation begins.

すなわち、入出力装置でチャネル装置に対する処理要求
が生じるたびにチャネル装置には入出力装置番号と処理
要求とが送られてくるので、チャネル装置ではそのたび
に主記憶をアクセスしてその入出力装置番号に対応する
論理チャネル番号を求めて要求のあった処理動作を行っ
ている。
In other words, each time an input/output device issues a processing request to a channel device, the input/output device number and processing request are sent to the channel device, so each time the channel device accesses main memory and processes the input/output device. The requested processing operation is performed by determining the logical channel number corresponding to the number.

このような従来の入出力制御装置では、入出力装置から
受取った入出力装置番号と処理要求とをそのままチャネ
ル装置に送出しているので、シリアルインタフェースに
よりチャネル装置と接続されている場合には、チャネル
装置との間の信号の直並列変換に時間を要し、この(エ
サによるチャネル装置との間の応答に長時間を要する。
In such conventional input/output control devices, the input/output device number and processing request received from the input/output device are sent to the channel device as they are, so when connected to the channel device via a serial interface, It takes time to convert signals from serial to parallel with the channel device, and it takes a long time to respond to the channel device due to the bait.

これにより、チャネル装置においては入出力装置番号を
受取るまでに長時間を要し、さらに入出力装置番号を受
取ってから主記憶をアクセスしてその入出力装置番号に
対応する論理チャネル番号を得なけれはならないため、
入出力装置からの処I!1!要求の実行を迅速に開始す
ることができないという問題かある。
As a result, it takes a long time for the channel device to receive the input/output device number, and after receiving the input/output device number, the main memory must be accessed to obtain the logical channel number corresponding to the input/output device number. Because it should not be
Processing from the input/output device I! 1! There is a problem with not being able to start executing requests quickly.

この問題を解決するには、入出力装置番り−をそれに対
応する論理チャネル番号に高速に変換すればよいか、そ
のためには入出力装置番号を論理チャネル番号に高速に
変換する変換回路かチャネル装置に必要となり、チャネ
ル装置が高価なものになるという欠点がある。
To solve this problem, is it possible to quickly convert an input/output device number to its corresponding logical channel number?To do this, a conversion circuit or channel that quickly converts an input/output device number to a logical channel number is required. The disadvantage is that the channel equipment is expensive.

また、この問題を解決するためにチャネル装置と入出力
制御装置との間のインタフェースの処理動作を高速にす
る方法も考えられるが、この方法ではチャネル装置と入
出力装置との間の距離を長くすることかできないという
欠点がある。
Another possible solution to this problem is to increase the processing speed of the interface between the channel device and the input/output control device, but this method involves increasing the distance between the channel device and the input/output device. The drawback is that you can only do so much.

九肌左旦頂 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、チャネル装置を高価なものにすることな
く、かつチャネル装置と入出力装置との間のl?[i 
Aleか制約されることなく、チャネル装置にお(つる
入出力装置からの処理要求の実行を迅速に開始させるこ
とができる入出力制御装置の提供をに1的とする。
The present invention has been made in order to eliminate the above-mentioned drawbacks of the conventional devices, without making the channel device expensive, and without making the channel device expensive. [i
An object of the present invention is to provide an input/output control device that can quickly start executing a processing request from an input/output device to a channel device without being subject to any restrictions.

九肌血蚤風 本発明による入出力制御装置は、入出力装置からチャネ
ル装置への処理要求を前記チャネル装置に送出する入出
力制御装置であって、前記入出力装置の入出力装置番号
に対応する論理チャネル番号を格納する格納手段と、前
記入出力装置からの前記処理要求に応答して1■記格納
手段に格納された111f記論理チャネル番号を前記チ
ャネル装置に送出する送出手段とを有し、前記処理要求
が生じたときに前記処理要求を前記チャネル装置に送出
するとともに、前記送出手段によりiiA記論理チャネ
ル番号を前記チャネル装置に送出するようにしたことを
特徴とする。
An input/output control device according to the present invention is an input/output control device that sends a processing request from an input/output device to a channel device, and the input/output device corresponds to the input/output device number of the input/output device. storage means for storing a logical channel number stored in the storage means; and a sending means for sending the logical channel number 111f stored in the storage means 1) to the channel device in response to the processing request from the input/output device. Further, when the processing request occurs, the processing request is sent to the channel device, and the sending means sends the logical channel number iiA to the channel device.

K監週 次に、本発明の一実施例について図面を参照して説明す
る。
Next, one embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例の構成を示ずブ1″?ツク図
である。図において、本発明の一実施例による人出力制
御装置1は、連想記憶回路11と、受信口!#112と
、要求回路13と、入出力装置制御回路14とにより構
成されており、主記憶3に接続されたチャネル装置2と
入出力装置4−i(i−=1、・・・・・・、n)とに
火ぐ接続されている。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, a human output control device 1 according to an embodiment of the present invention includes an associative memory circuit 11, a receiving port! #112, a request circuit 13, and an input/output device control circuit 14, and includes a channel device 2 connected to the main memory 3 and an input/output device 4-i (i-=1, . . .・, n) are connected.

連想記憶回路11は通常のフル7゛ソシアデイブ(fu
ll associative) J6A成の連想記憶
回路であり、入出力装fi4−iにおいてチャネル装置
2に対する処理要求が生じた場合に処理要求のある入出
力装置番号に対応している論理チャネル番号が出力され
る。
The associative memory circuit 11 is a normal full 7゛Social Dave (fu).
This is a J6A-configured associative memory circuit, and when a processing request is made to the channel device 2 in the input/output device fi4-i, the logical channel number corresponding to the input/output device number with the processing request is output. .

受信回路12はチャネル装置2からの指示命令を受信し
、この受信した指示命令を入出力装置番号回fRr14
に通知する。
The receiving circuit 12 receives the instruction command from the channel device 2, and sends the received instruction command to the input/output device number fRr14.
Notify.

入出力装置制御回路14は受信回路12から通知された
指示命令により入出力装置4−iを制御する。
The input/output device control circuit 14 controls the input/output device 4-i based on the instructions notified from the receiving circuit 12.

要求回路13は入出力装置制御回路14が入出力装置1
1−1を制御した結果を格納し、また入出力装置4−i
からチャネル装置2に対する処理要求が生じた場合に、
その処理要求およびその処理要求に対応する連想記憶回
路11からの論理チャネル番号を格納してチャネル装置
2に送出する。
The request circuit 13 is connected to the input/output device control circuit 14 when the input/output device 1
The result of controlling 1-1 is stored, and the input/output device 4-i
When a processing request is made to the channel device 2 from
The processing request and the logical channel number from the content addressable memory circuit 11 corresponding to the processing request are stored and sent to the channel device 2.

入出力装fi4−iからチャネル装置2に対する処理要
求が生じた場合には、チャネル装′f!2は入出力装置
・1−1から送られてきた入出力装置番号をもとに主記
憶3をアクセスして、その入出力装置番号に対応する論
理チャネル番号を求め、チャネル装置2と入出力装置4
−iとの接続を行う。
When a processing request is issued to the channel device 2 from the input/output device fi4-i, the channel device 'f! 2 accesses the main memory 3 based on the input/output device number sent from the input/output device 1-1, obtains the logical channel number corresponding to the input/output device number, and connects the input/output device with the channel device 2. Device 4
-Connect with i.

このとき、入出力装置番号と論理チャネル番号とが信号
線201を介して連想記・]、8位回路1にセットされ
る。
At this time, the input/output device number and the logical channel number are set in the 8th position circuit 1 via the signal line 201.

主記憶3に格納されたチャネルプ17クラノ\31はチ
ャネル装置2に読出されて、入出力装置=′1−iを制
御する指示命令に編集される。この指示命令は信号線2
01を介して受イ8回1/812に一■格納され、受信
回路12から信号線121を介して入出力装置制御回路
14に入力される。
The channel program 17 \31 stored in the main memory 3 is read out to the channel device 2 and edited into an instruction command for controlling the input/output device='1-i. This instruction command is signal line 2
The received signal is stored at 1/812 of the 8th reception via the signal line 12 through the signal line 121 from the receiving circuit 12 and is input to the input/output device control circuit 14 via the signal line 121.

入出力装置制御回1/414では受信回路12から入力
されたチャネル装置2からの指示命令を用いて入出力装
置4−iを制御し、その結果を信号線142を介して要
求回路13に格納し、要求回路13から信号線131を
介してチャネル装置2に送出する。
The input/output device control circuit 1/414 controls the input/output device 4-i using the instruction command from the channel device 2 inputted from the receiving circuit 12, and stores the result in the request circuit 13 via the signal line 142. Then, it is sent from the request circuit 13 to the channel device 2 via the signal line 131.

チャネル装置2では要求回路13から送られてきた情報
により次のチャネルプ17グラム31を読出してその指
示命令を生成し、上述の動作と同様に、入出力装置制御
回路14においてその指示命令を用いた入出力装置4−
1の制御が行われる。
The channel device 2 reads the next channel program 31 based on the information sent from the request circuit 13, generates an instruction command therefor, and uses the instruction command in the input/output device control circuit 14 in the same manner as described above. Input/output device 4-
1 control is performed.

入出力装U4−iにおいてチャネル装置2に対する処理
要求か生じると、入出力装置4−iは自装置の入出力装
置番号と処理要求とを入出力装置制御回U314に送出
する。
When a processing request is made to the channel device 2 in the input/output device U4-i, the input/output device 4-i sends its own device's input/output device number and the processing request to the input/output device control circuit U314.

入出力装置制御回IIP114では入出力装置4−1か
ら入出力装置番号と処理要求とを受取ると、入出力装置
番号を信号線141を介して連想記憶回路11に送出し
、処理要求を信号線142を介して要求回路13にセラ
1〜する。
When the input/output device control circuit IIP 114 receives the input/output device number and processing request from the input/output device 4-1, it sends the input/output device number to the content addressable memory circuit 11 via the signal line 141, and sends the processing request to the signal line. 142 to the request circuit 13.

連想記憶量yattでは入出力装置制御回路14から入
出力装置番号を受取ると、その入出力装置番号に対応す
る論理チャネル番号を13号線111 を介して要求回
路13に出力する。
When the content addressable memory yatt receives an input/output device number from the input/output device control circuit 14, it outputs the logical channel number corresponding to the input/output device number to the request circuit 13 via line 13 111.

要求回路13は入出力装置制御回路14から受取った処
理要求と、連想記憶回路11から受取った論理チャネル
番号とを信号線131を介してチャネル装置2に送出す
る、 チャネル装置2では要求回路13から送られてきた処理
要求と論理チャネル番号とにより、入出力装置xi−i
から要求された処理の実行を開始することができる。す
なわち、チャネル装置2では入出力制御装置1から送ら
れてきた論理チャネル番号により、1記・隠3をアクセ
スして論理ナヤイル番号を求めることなく、直らに処理
の実行を開始することができる。
The request circuit 13 sends the processing request received from the input/output device control circuit 14 and the logical channel number received from the content addressable memory circuit 11 to the channel device 2 via the signal line 131. Based on the processing request and logical channel number sent, input/output device xi-i
You can start executing the requested process. That is, the channel device 2 can immediately start executing processing using the logical channel number sent from the input/output control device 1 without having to access the 1st entry and 3rd party to obtain the logical channel number.

このように、入出力装置4−iにおいてチャネル装置2
に対する処理要求が生じたときに、入出力装置4−iか
ら送られたきた入出力装置番号に対応する論理チャネル
番号を連想記憶回路11から読出して、その論理チャネ
ル番号と処理要求とをチャネル装置2に送出するように
することによって、入出力装置4−iから処理要求か送
られてくるたびに論理チャネル番号を得るためにチへ・
ネル装置2から主記憶3にアクセスする必要かなくなる
ので、チャネル装置2におりる入出力装置4−iからの
処理要求の実行を迅速に開始させることができる。
In this way, in the input/output device 4-i, the channel device 2
When a processing request is issued to the channel device, the logical channel number corresponding to the input/output device number sent from the input/output device 4-i is read from the content addressable memory circuit 11, and the logical channel number and the processing request are sent to the channel device. 2, each time a processing request is sent from the input/output device 4-i, the logical channel number is sent to the
Since there is no need to access the main memory 3 from the channel device 2, execution of a processing request from the input/output device 4-i in the channel device 2 can be started quickly.

また、論理チャネル番号を入出力制御装置1の連想記憶
量1/411に格納しておくので、チャネル装置2にお
いては入出力装置番号を論理チャネル番号に高速に変換
する変換回路は不必要となり、チャネル装置2を高価な
ものにすることなく、高速に処理を開始することができ
る。
Furthermore, since the logical channel number is stored in the content addressable memory capacity of 1/411 of the input/output control device 1, there is no need for a conversion circuit in the channel device 2 to convert the input/output device number into a logical channel number at high speed. Processing can be started at high speed without making the channel device 2 expensive.

さらに、入出力制御装置1からチャネル装置2に論理チ
ャネル番号か送出されるので、入出力装置番号を論理チ
ャネル番号に高速に変換するためにインタフェースの処
理動作を高速にする必要らな・くなるので、チャネル装
置2と入出力制御装置1との間の距離が制約されること
もない。
Furthermore, since the logical channel number is sent from the input/output control device 1 to the channel device 2, there is no need to speed up the processing operation of the interface in order to quickly convert the input/output device number to the logical channel number. Therefore, the distance between the channel device 2 and the input/output control device 1 is not restricted.

尚、本発明の一実施例では最初の入出力装置・・1−i
からチャネル装′l!、2に対する処理要求が生じたと
きにチャネル装置2により主記憶3にアクセスして得ら
れた論理チャネル番号が連想記憶回路11にセットされ
るようになっているか、この論理チャネル番号を予め連
想記憶回路11にセットしておいてもよく、これに限定
されない。
Incidentally, in one embodiment of the present invention, the first input/output device...1-i
From channel equipment! , 2, the logical channel number obtained by accessing the main memory 3 by the channel device 2 is set in the content addressable memory circuit 11, or the logical channel number is set in the content addressable memory circuit 11 in advance. It may be set in the circuit 11, but is not limited to this.

九肌五A浬 以上説明したように本発明によれば、入出力装置からチ
ャネル装置への処理要求が生じたときにその入出力装置
の入出力装置番号に対応する論理チャネル番号を予め格
納しておき、処理要求のチャネル装置への送出とともに
、格納された論理チャネル番号をチャネル装置に送出す
るようにすることによって、チャネル装置を高価ならの
にすることなく、かつチャネル装置と入出力装置との間
の距駈か制約されることなく、チャネル装置における入
出力装置からの処理要求の実行を迅速に開始させること
かできるという効果かある。
As explained above, according to the present invention, when a processing request is issued from an input/output device to a channel device, the logical channel number corresponding to the input/output device number of the input/output device is stored in advance. By sending the stored logical channel number to the channel device at the same time as sending the processing request to the channel device, the channel device does not become expensive and the connection between the channel device and the input/output device can be reduced. This has the advantage that the channel device can quickly start executing processing requests from the input/output device without being restricted by the distance between the channels.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成を示ずブn ンク図で
ある。 主要部分の符号の説明 】・・・・・・人出力制御装置 2・・・・・・チャネル装置 11−1〜4−n・・・・・入出力装置11・・・・・
・連想記憶回路 13・・・・・・要求回路 14・・・・・・入出力装置制御回路
FIG. 1 is a blank diagram that does not show the structure of an embodiment of the present invention. Explanation of symbols of main parts]... Human output control device 2... Channel devices 11-1 to 4-n... Input/output device 11...
・Associative memory circuit 13... Request circuit 14... Input/output device control circuit

Claims (1)

【特許請求の範囲】[Claims] (1)入出力装置からチャネル装置への処理要求を前記
チャネル装置に送出する入出力制御装置であって、前記
入出力装置の入出力装置番号に対応する論理チャネル番
号を格納する格納手段と、前記入出力装置からの前記処
理要求に応答して前記格納手段に格納された前記論理チ
ャネル番号を前記チャネル装置に送出する送出手段とを
有し、前記処理要求が生じたときに前記処理要求を前記
チャネル装置に送出するとともに、前記送出手段により
前記論理チャネル番号を前記チャネル装置に送出するよ
うにしたことを特徴とする入出力制御装置。
(1) an input/output control device that sends a processing request from an input/output device to the channel device, and a storage unit that stores a logical channel number corresponding to the input/output device number of the input/output device; sending means for sending the logical channel number stored in the storage means to the channel device in response to the processing request from the input/output device, and sending the processing request when the processing request occurs; An input/output control device characterized in that the logical channel number is sent to the channel device and the logical channel number is sent to the channel device by the sending means.
JP11560788A 1988-05-12 1988-05-12 Input/output controller Pending JPH01284951A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11560788A JPH01284951A (en) 1988-05-12 1988-05-12 Input/output controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11560788A JPH01284951A (en) 1988-05-12 1988-05-12 Input/output controller

Publications (1)

Publication Number Publication Date
JPH01284951A true JPH01284951A (en) 1989-11-16

Family

ID=14666828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11560788A Pending JPH01284951A (en) 1988-05-12 1988-05-12 Input/output controller

Country Status (1)

Country Link
JP (1) JPH01284951A (en)

Similar Documents

Publication Publication Date Title
JPH01284951A (en) Input/output controller
US5345378A (en) Method and apparatus for operating a programmable controller for controlling a technical process
JPH02128250A (en) Access control circuit for information processor
JP2522412B2 (en) Communication method between programmable controller and input / output device
JPS6218932B2 (en)
JPH0520253A (en) Data processor
JP2912090B2 (en) Time slot interchange circuit
JPH09305562A (en) Data transfer device
JPH0118462B2 (en)
JPH0981472A (en) Scheduler of media server
JPH10134013A (en) Multi-cpu system
JPS5920030A (en) Controlling system of input and output instruction
JPS61183764A (en) Direct memory access controlling system
JPS60138659A (en) Channel control system
JPS6020263A (en) Selection system of input/output unit
JPS62274349A (en) Data processing system
JPS6270951A (en) Memory system for information hysteresis
JPH03134889A (en) Memory controller
JPS58166442A (en) Voice output controlling method
JPH01248264A (en) System for controlling contention of system bus
JPS63103351A (en) Dma control circuit
JPH02201559A (en) Hierarchical memory controller
JPH0713921A (en) Dma controller
JPH04348439A (en) Interfunctional element interface system for information processor
JPH0736739A (en) Data processor