JPH01284922A - Matching check device - Google Patents

Matching check device

Info

Publication number
JPH01284922A
JPH01284922A JP63115128A JP11512888A JPH01284922A JP H01284922 A JPH01284922 A JP H01284922A JP 63115128 A JP63115128 A JP 63115128A JP 11512888 A JP11512888 A JP 11512888A JP H01284922 A JPH01284922 A JP H01284922A
Authority
JP
Japan
Prior art keywords
data
comparison
search
register
item
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63115128A
Other languages
Japanese (ja)
Inventor
Tomoyuki Minamiyama
南山 智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP63115128A priority Critical patent/JPH01284922A/en
Publication of JPH01284922A publication Critical patent/JPH01284922A/en
Pending legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

PURPOSE:To shorten the data retrieving time by reading out the data to be retrieved for each block to store them into a memory and retrieving these data at one time. CONSTITUTION:When the base address value is set to a base pointer 5 from a CPU 16, the data 11 equal to one block set based on the base address value are read out of a knowledge base 17 and stored in each work memory 9. Then the data corresponding to the item numbers set to an offset value register 6 are read out among those storage contents of the memories 9 and supplied to a comparator 2. Then the data supplied to the comparator 2 are compared simultaneously with the values stored in a comparison value register 7.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、コンピュータなどにおいて使用されるマツチ
ング検査装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a matching inspection device used in computers and the like.

(従来の技術) コンピュータによって構成される人工知能においては、
人力された条件に基づいて知識ベースをアクセスしなが
ら前記条件に合致するデータを抽出し、この抽出結果に
基づいて推論処理などを行なっている。
(Prior art) In artificial intelligence composed of computers,
Data matching the conditions is extracted while accessing the knowledge base based on manually entered conditions, and inference processing is performed based on the extraction results.

第3図は、このような人工知能で用いられる検索方法の
一例を示す模式図である。
FIG. 3 is a schematic diagram showing an example of a search method used in such artificial intelligence.

この図に示す検索方法では、次に述べるようにして検索
処理を行なう。
In the search method shown in this figure, search processing is performed as described below.

まず、検索指令が人力されると、検索制御部(図示は省
略する)によって、この検索指令に対応するベースアド
レス値が生成されて、これがベースポインタ105にセ
ットされるとともに、前記検索対象となる項目内容(検
索条件)が条件部101にセットされる。
First, when a search command is input manually, a search control unit (not shown) generates a base address value corresponding to this search command, sets this in the base pointer 105, and becomes the search target. Item contents (search conditions) are set in the condition section 101.

次いで、知識ベース102から、前記ベースアドレス値
で指定された位置にあるデータ106(検索対象となる
データ)が読み出されて作業メモリ103に転送される
Next, data 106 (data to be searched) located at the position specified by the base address value is read from the knowledge base 102 and transferred to the working memory 103.

この後、この作業メモリ103に格納されているデータ
106の項目内容と、条件部101に設定されている検
索条件の項目内容とが、先頭項目から順次読出されて、
比較部104によって比較される。
Thereafter, the item contents of the data 106 stored in this working memory 103 and the item contents of the search condition set in the condition section 101 are read out sequentially from the first item, and
Comparison is performed by the comparison unit 104.

そして、これら作業メモリ103に格納されているデー
タの項目内容と、条件部101に設定されている検索条
件の項目内容との比較処理が終了したとき、この比較結
果に基づいて、これら作業メモリ103に格納されてい
るデータの項目内容と、条件部101に設定されている
検索条件の項目内容とが全て一致しているかどうかがチ
エツクされる。
When the comparison process between the item contents of the data stored in these working memories 103 and the item contents of the search conditions set in the condition section 101 is completed, based on the comparison result, these working memories 103 It is checked whether the item contents of the data stored in the search condition section 101 match all the item contents of the search conditions set in the condition section 101.

そして、これらが全て一致していれば、このデータ10
6を読み出すときに用いられたベースポインタ105の
値が検索結果として検索制御部に戻される。
And if these all match, this data 10
The value of the base pointer 105 used when reading 6 is returned to the search control unit as a search result.

また、前記作業メモリ103に格納されているデータの
項目内容と、条件部101に設定されている検索条件の
項目内容とが1つでも一致していなければ、今、処理さ
れたデータ106のリンクポインタ107に基づいて、
次のデータアドレスが求められる。
Further, if the item contents of the data stored in the working memory 103 and the item contents of the search condition set in the condition section 101 do not match even one item, the link of the currently processed data 106 is made. Based on pointer 107,
The next data address is required.

この後、このデータアドレスに基づいて次のデータ10
6が読み出されて、これが作業メモリ103に格納され
る。
After this, the next data 10 is based on this data address.
6 is read out and stored in working memory 103.

以下、上述した動作と同じ処理が繰返されて、検索条件
に合致するデータ106が検索される。
Thereafter, the same process as described above is repeated to search for data 106 that matches the search conditions.

ところでこのようなデータ検索方法では、検査対象とな
るデータ106の数を“n”個とし、かつ条件部101
に設定されている項目の数を“m”個とすれば、最低、
nXm回の比較動作を行なわなければならない。
By the way, in such a data search method, the number of data 106 to be inspected is "n", and the condition part 101 is
If the number of items set in is "m", at least
Comparison operations must be performed nXm times.

このため、推論エンジンのように、データの検索回数が
多いものでは、検索時間がかかりすぎて、推論処理をリ
アルタイムで行なうことができないという問題があった
For this reason, in an inference engine that searches data many times, it takes too much time to search, making it impossible to perform inference processing in real time.

(発明の目的) 本発明は上記の事情に鑑み、検索時間を大幅に短縮する
ことができ、これによって推論処理などを高速化するこ
とができるマツチング検査装置を提供することを目的と
している。
(Object of the Invention) In view of the above-mentioned circumstances, an object of the present invention is to provide a matching inspection device that can significantly shorten search time and thereby speed up inference processing.

(発明の概要) 上記の問題点を解決するために本発明によるマツチング
検査装置においては、知識ベースなどからブロック単位
でデータを取込んで、これをデータ単位で複数の作業メ
モリに並列に格納する。この後、これら各作業メモリに
格納されている内容を並列に読出して、これらの読出し
結果と、予め指定されている検索対象データとを各々比
較するとともに、この比較結果に基づいてパターン・マ
ッチングの良否を判定する。
(Summary of the Invention) In order to solve the above-mentioned problems, the matching inspection device according to the present invention fetches data in blocks from a knowledge base, etc., and stores the data in parallel in multiple working memories in units of data. . After that, the contents stored in each of these working memories are read in parallel, and the read results are compared with the search target data specified in advance, and pattern matching is performed based on the comparison results. Determine pass/fail.

(実施例) 第1図は本発明によるマツチング検査装置の一実施例を
示すブロック図である。
(Embodiment) FIG. 1 is a block diagram showing an embodiment of a matching inspection device according to the present invention.

この図に示すマツチング検査装置は、作業メモリ回路l
と、比較回路2と、判定部3と、レジスタ回路4とを備
えており、CPU16によってレジスタ回路4に検索条
件が設定されれば、この条件に基づいて知識ベース17
から1ブロック単位でデータ11をロードして、この検
索条件に合うデータを抽出する。
The matching inspection device shown in this figure has a working memory circuit l.
, a comparison circuit 2 , a determination section 3 , and a register circuit 4 . When a search condition is set in the register circuit 4 by the CPU 16 , the knowledge base 17 is searched based on this condition.
The data 11 is loaded in block units from , and data matching this search condition is extracted.

この場合、lブロック単位のデータは、N個のデータ1
1によって構成されており、これら各データ11には各
々M個の項目内容が記述されている。
In this case, data in l block units is N pieces of data 1
1, and each of these data 11 describes M item contents.

レジスタ回路4は、知識ベース17内にある検索対象ブ
ロックのアドレス値(ベースアドレス値)が格納される
ベースポインタ5と、比較対象となる項目の番号(項目
番号)が格納されるオフセット値レジスタ6と、比較対
象となる項目の内容(項目内容)が格納される比較値レ
ジスタ7と、比較制御命令が格納される比較命令レジス
タ8とを備えている。
The register circuit 4 includes a base pointer 5 in which the address value (base address value) of the search target block in the knowledge base 17 is stored, and an offset value register 6 in which the number of the item to be compared (item number) is stored. , a comparison value register 7 in which contents of items to be compared (item contents) are stored, and a comparison command register 8 in which comparison control instructions are stored.

そして、前記CPUl6からベースアドレス値、項目番
号、項目の内容、比較制御命令が供給されたとき、ベー
スポインタ5〜比較命令レジスタ8によってこれらが保
持されて、前記作業メモリ回路1と、比較回路2と、判
定部3とが制御される。
When the base address value, item number, item content, and comparison control command are supplied from the CPU 16, these are held by the base pointer 5 to the comparison command register 8, and are sent to the working memory circuit 1 and the comparison circuit 2. and the determination unit 3 are controlled.

作業メモリ回路1は、M個の項目エリアIOを有するN
個の作業メモリ9と、(N−1’)個のオフセット加算
器18とを備えている。
The working memory circuit 1 has N
It is provided with (N-1') working memories 9 and (N-1') offset adders 18.

そして、前記ベースポインタ5にベースアドレス値が設
定されたとき、前記知識ベース17から前記ベースアド
レス値を基準とした11099分のデータ11が読出さ
れて、これらが各作業メモIJ 9に記憶される。この
後、これら各作業メモリ9に記憶された内容のうち、前
記オフセット値レジスタ6にセットされた項目番号に対
応する項目エリア10の内容が読み出されて、これらが
比較回路2に供給される。
When a base address value is set in the base pointer 5, 11,099 pieces of data 11 based on the base address value are read from the knowledge base 17, and these are stored in each work memo IJ 9. . Thereafter, among the contents stored in each of the working memories 9, the contents of the item area 10 corresponding to the item number set in the offset value register 6 are read out, and these are supplied to the comparison circuit 2. .

比較回路2は、N個の比較器12を備えており、前記比
較命令レジスタ8に比較指令がセットされたとき、各比
較器12によって前記各作業メモリ9から各々出力され
る項目内容と、前記比較値レジスタ7にセットされてい
る項目内容とが各々比較される。そして、これらが一致
している場合には、これを検知した比較器12からビッ
ト“1″が出力され、また、一致していない場合には、
これを検知した比較器12からビット“O”が出力され
る。
The comparison circuit 2 includes N comparators 12, and when a comparison command is set in the comparison command register 8, the item contents output from each of the work memories 9 by each comparator 12, and the The item contents set in the comparison value register 7 are compared with each other. If these match, the comparator 12 that detects this outputs a bit "1", and if they do not match,
The comparator 12 detecting this outputs a bit "O".

判定部3は、Nビットの容量を持つ第1、第2レジスタ
群13.14と、これら第1、第2レジスタ群13.1
4のビット演算を行なうN個の論理積演算回路15とを
備えている。
The determination unit 3 includes first and second register groups 13.14 having a capacity of N bits, and these first and second register groups 13.1.
and N logical product operation circuits 15 that perform four-bit operations.

そして、初期状態においては、第2レジスタ群14の各
ビットに各々“1”が設定される。
In the initial state, each bit of the second register group 14 is set to "1".

次いで、前記比較回路2からビット信号が出力される毎
に、これらの各ビット信号が第ルジスタ群13の各ビッ
トに記憶される。
Next, each bit signal is stored in each bit of the first register group 13 each time a bit signal is output from the comparator circuit 2.

この後、各論理積演算回路15によって第ルジスタ群1
3を構成する各ビットと、第2レジスタ群14を構成す
る各ビットとの論理積が取られるとともに、これらの各
演算結果が第2レジスタ群14の対応ビットに格納され
る。
After this, each AND operation circuit 15
3 and each bit forming the second register group 14 are ANDed, and the results of these operations are stored in the corresponding bits of the second register group 14.

次に、第2図に示すフローチャートを参照しながらこの
実施例の動作を説明する。
Next, the operation of this embodiment will be explained with reference to the flowchart shown in FIG.

まず、CPU16によってベースポインタ5にベースア
ドレス値がセットされれば(ステップ5Tl)、これに
対応して前記知識ベース17からこのベースアドレス値
を基準として11099分のデータ11が読出されて、
各作業メモリ9に格納される(ステップ5T2)。
First, when a base address value is set in the base pointer 5 by the CPU 16 (step 5Tl), 11,099 pieces of data 11 are read out from the knowledge base 17 based on this base address value.
It is stored in each working memory 9 (step 5T2).

この後、CPol 6によって比較値レジスタ17に項
目内容がセットされる(ステップ5T3)。
Thereafter, the item contents are set in the comparison value register 17 by the CPol 6 (step 5T3).

次いで、CPU 16によってオフセット値レジスタ6
に項目番号がセットされれば(ステップ5T4)、各作
業エリア9の前記項目番号に対応する項目エリア10の
内容が読み出されて、これらが比較回路2の各比較器1
2に供給される(ステップ5T5)。
The offset value register 6 is then set by the CPU 16.
If the item number is set to (step 5T4), the contents of the item area 10 corresponding to the item number of each work area 9 are read out, and these are read out from each comparator 1 of the comparison circuit 2.
2 (step 5T5).

次いで、CPU16によって比較命令レジスタ8に比較
指令がセットされれば(ステップ5T6)、これに対応
して各比較器12が前記各作業メモリ9から各々出力さ
れる項目内容と、前記比較値レジスタ7にセットされて
いる項目内容とを各々比較し、一致している場合には、
ビット“1”を、また一致していない場合には、ビット
“0”を発生し、これを第ルジスタ群13の各ビットに
供給する(ステップ5T7)。
Next, when a comparison command is set in the comparison command register 8 by the CPU 16 (step 5T6), each comparator 12 corresponds to the item contents outputted from each of the working memories 9 and the comparison value register 7. Compare the item contents set in , and if they match,
A bit "1" is generated, and if they do not match, a bit "0" is generated and supplied to each bit of the first register group 13 (step 5T7).

そして、これら各比較器12にビットデータが書込まれ
れば(ステップ5T8)、各論理積演算口H15によっ
て第ルジスタ群13の各ビットと、第2レジスタ群14
の各ビットとの論理積がとられて、これらの各論理積が
第2レジスタ群14の対応するビットに格納される(ス
テップ5T9)。
Then, when the bit data is written to each of these comparators 12 (step 5T8), each bit of the first register group 13 and the second register group 14 are
is logically ANDed with each bit of , and each of these logical products is stored in the corresponding bit of the second register group 14 (step 5T9).

以下、CPU l 6によって、前記オフセット値レジ
スタ6、比較値レジスタ7、比較命令レジスタ8の内容
が書換られる毎に、上述した動作が繰返されて、各作業
メモリ9の項目内容が個々にチエツクされる(ステップ
5TIO)。
Thereafter, each time the contents of the offset value register 6, comparison value register 7, and comparison instruction register 8 are rewritten by the CPU 16, the above-described operation is repeated, and the item contents of each working memory 9 are individually checked. (Step 5 TIO).

この後、各作業メモリ9の項目内容チエツクが終了すれ
ば、CPU16によって前記第2レジスタ群14を構成
する各ビットの値がチエツクされる(ステップ5TII
)。
Thereafter, when checking the item contents of each work memory 9 is completed, the CPU 16 checks the value of each bit constituting the second register group 14 (step 5TII).
).

そして、′l”になっているビットがあれば、CPol
Bによって、全処理したブロック中に、検索条件と一致
するデータがあると判断されて、第2レジスタ群14の
各ビットデータが“16”進数に変換される。
Then, if there is a bit that is 'l', CPol
B, it is determined that there is data that matches the search condition in all the processed blocks, and each bit data in the second register group 14 is converted into a "hexadecimal" number.

この後、この変換結果がオフセットデータとして、ベー
スアドレス値に加算されて検索条件と−致するデータの
アドレス値が算出され、検索動作が終了する(ステップ
5T12)。
Thereafter, this conversion result is added to the base address value as offset data to calculate the address value of the data that matches the search condition, and the search operation ends (step 5T12).

また、第2レジスタ群14中のビットデータが全て“0
”になっていれば、CPU16によって今処理したブロ
ック中に、検索条件と一致するデータがないと判断され
て、次のブロックを指定するベースアドレス値が算出さ
れる(ステップ5T13)。
Also, all bit data in the second register group 14 are “0”.
”, the CPU 16 determines that there is no data matching the search condition in the block just processed, and calculates a base address value specifying the next block (step 5T13).

この後、上述した動作が繰返されて、比較値レジスタ7
に順次、設定された各項目内容と、一致する項目内容列
を持ったデータの検索が行なわれる。
Thereafter, the above-described operation is repeated, and the comparison value register 7
A search is sequentially performed for data having a matching item content string with each set item content.

このようにこの実施例においては、知識ベース17から
ブロック単位でデータを取込んで、これをデータ単位で
並列にチエツクするようにしたので、検索時間を大幅に
短縮することができ、これによって推論処理などを高速
化することができる。
In this way, in this embodiment, data is fetched from the knowledge base 17 in block units and checked in parallel in each data unit, so the search time can be significantly shortened, and this allows for inference. Processing can be sped up.

また上述した実施例においては、マツチング検査装置内
にレジスタ回路4を設けているが、これに代えて、CP
U16内にあるレジスタを用いるようにしても良い。
Further, in the embodiment described above, the register circuit 4 is provided in the matching inspection device, but instead of this, the CP
A register in U16 may also be used.

また上述した実施例においては、作業メモリ回路lによ
って知識ベース17内のデータ11を読み出すようにし
ているが、CPU1Bによって知識ベース17からデー
タ11を取込んで、これを作業メモリ回路1に供給した
り、DMA(ダイレクト・メモリ・アクセス装置)など
よフて知識ベース17内のデータ11を作業メモリlに
転送するようにしても良い。
Further, in the embodiment described above, the data 11 in the knowledge base 17 is read out by the working memory circuit 1, but the data 11 is taken in from the knowledge base 17 by the CPU 1B and supplied to the working memory circuit 1. Alternatively, the data 11 in the knowledge base 17 may be transferred to the working memory l using a DMA (direct memory access device) or the like.

(発明の効果) 以上説明したように本発明によれば、検索時間を大幅に
短縮することができ、これによって検索処理を含む処理
を高速化することができる。
(Effects of the Invention) As described above, according to the present invention, search time can be significantly shortened, thereby speeding up processing including search processing.

したがって、本発明によるマツチング検査装置を推論エ
ンジンなどに設ければ、推論処理などを大幅に高速化す
ることができる。
Therefore, if the matching inspection device according to the present invention is provided in an inference engine or the like, inference processing and the like can be greatly speeded up.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるマツチング検査装置の一実施例を
示すブロック図、第2図は同実施例の動作例を示すフロ
ーチャート、第3図は従来からある検索方法の一例を示
す模式図である。 2・・・比較部(比較回路)、4・・・判定部(判定回
路)、9・・・作業メモリ、11・・・データ。 特許出願人 東洋通信機株式会社
FIG. 1 is a block diagram showing an embodiment of the matching inspection device according to the present invention, FIG. 2 is a flowchart showing an example of the operation of the same embodiment, and FIG. 3 is a schematic diagram showing an example of a conventional search method. . 2... Comparison section (comparison circuit), 4... Judgment section (judgment circuit), 9... Working memory, 11... Data. Patent applicant: Toyo Tsushinki Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 検索対象となる複数のデータが個々に格納される複数の
作業メモリと、これら各作業メモリの内容を並列に読出
して、これらの読出し結果と予め指定されている検索対
象データとを各々比較する比較部と、この比較部の比較
結果に基づいてパターン・マッチングの良否を判定する
判定部とを備えたことを特徴とするマッチング検査装置
Comparison of multiple working memories in which multiple pieces of data to be searched are individually stored, the contents of each of these working memories being read out in parallel, and the results of these readings being compared with the search target data specified in advance. What is claimed is: 1. A matching inspection device comprising: a comparison section; and a determination section that determines the quality of pattern matching based on the comparison result of the comparison section.
JP63115128A 1988-05-12 1988-05-12 Matching check device Pending JPH01284922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63115128A JPH01284922A (en) 1988-05-12 1988-05-12 Matching check device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63115128A JPH01284922A (en) 1988-05-12 1988-05-12 Matching check device

Publications (1)

Publication Number Publication Date
JPH01284922A true JPH01284922A (en) 1989-11-16

Family

ID=14654963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63115128A Pending JPH01284922A (en) 1988-05-12 1988-05-12 Matching check device

Country Status (1)

Country Link
JP (1) JPH01284922A (en)

Similar Documents

Publication Publication Date Title
US4514826A (en) Relational algebra engine
US5359720A (en) Taken storage apparatus using a hash memory and a cam
US5317708A (en) Apparatus and method for an improved content addressable memory
KR890004994B1 (en) Address translation control system
US5241638A (en) Dual cache memory
JPH01284922A (en) Matching check device
US4839799A (en) Buffer control method for quickly determining whether a required data block is in the buffer
US8683177B2 (en) Content addressable memory (CAM) device and method for updating data
JP2005505094A (en) Reverse search system and method
JPH0696124A (en) Information retrieving device
KR920006794B1 (en) Method for searching an association matrix
JPS5890244A (en) Data processor
JPH04279973A (en) Character string comparison system
JPS63170742A (en) Retrieval processing system for common character string
JP3018579B2 (en) Name search processor
JP2590866B2 (en) Data retrieval device
JP2539079B2 (en) Column data selection processing circuit
JPH04107642A (en) Fault analysis processing system
JPH01260552A (en) Virtual memory controller
JPH04315260A (en) Character string collating system
JP2007259173A (en) Packet inspection apparatus and packet inspection method
JPS6330935A (en) Table look-up device
JPH01237828A (en) Data string retriever
JPS63221422A (en) Threshold value setting comparison and storage device
JPH10301758A (en) Sort processor