JPH01278256A - Gate driving circuit for gto thyristor - Google Patents

Gate driving circuit for gto thyristor

Info

Publication number
JPH01278256A
JPH01278256A JP10561988A JP10561988A JPH01278256A JP H01278256 A JPH01278256 A JP H01278256A JP 10561988 A JP10561988 A JP 10561988A JP 10561988 A JP10561988 A JP 10561988A JP H01278256 A JPH01278256 A JP H01278256A
Authority
JP
Japan
Prior art keywords
gate
circuit
output
gto thyristor
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10561988A
Other languages
Japanese (ja)
Inventor
Hideo Saotome
英夫 早乙女
Shigeo Konishi
茂雄 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP10561988A priority Critical patent/JPH01278256A/en
Publication of JPH01278256A publication Critical patent/JPH01278256A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)

Abstract

PURPOSE:To prevent the switching element of an OFF gate current output circuit from damaging due to an overvoltage by constructing not to turn OFF the element even at the time of an output short-circuiting state. CONSTITUTION:The gate driving circuit 2 of a GTO thyristor 1 has a reverse bias voltage detector 18 of the thyristor 1, and is composed of an anti-parallel connection circuit of a photodiode of a photocoupler 16 and a series connecting circuit of a Zener diode 8 and a resistor 12. A pulse width comparator 20, a monostable circuit 19, and an OR circuit 22 are provided as comparing means. When an output (f) from the comparator 20 becomes H, the OR circuit 22 outputs to feed a gate signal to a FET 6. Accordingly, the FET 6 is not continuously turned ON to break the excess OFF gate current, and prevented from damaging due to an overvoltage. A FET 7 for breaking the input current from an OFF. gate power source 3' as a switch is turned OFF when the thyristor is malfunctioned, thereby preventing an overcurrent.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電力変換装置としてのインバータなどに用い
る半導体スイッチングとしてのGTOサイリスタ(ゲー
トターンオフサイリスタ)のゲート駆動回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a gate drive circuit for a GTO thyristor (gate turn-off thyristor) as a semiconductor switching device used in an inverter or the like as a power conversion device.

〔従来の技術〕[Conventional technology]

第4図はGTOサイリスタ1とそのゲート駆動回路2お
よびゲート電源3の接続例を示す回路図、第5図はこの
ゲート駆動回路2の出力電圧Vg及び出力電流igの波
形例を示すもので、出力電流Ig++1gzおよびfg
sはゲート駆動回路2内の半導体スイッチSI+S!+
およびs3を閉じることによって出力される。
FIG. 4 is a circuit diagram showing an example of the connection between the GTO thyristor 1, its gate drive circuit 2, and gate power supply 3, and FIG. 5 shows an example of the waveforms of the output voltage Vg and output current ig of this gate drive circuit 2. Output current Ig++1gz and fg
s is the semiconductor switch SI+S in the gate drive circuit 2! +
and is output by closing s3.

このうち、fg+およびigzはGTOサイリスタ1を
オンするためのオンゲート電流であり、その波高値は抵
抗R,及び抵抗R2によって制限される*1gzはGT
Oサイリスタ1をゲートターンオフさせるためのオフゲ
ート電流であり、第4図に示したR8は、スイッチs3
及びコンデンサC2の内部抵抗骨およびスイッチs3−
コンデンサC,−GTOサイリスタlの閉ループの配線
抵抗分の和であり、これは前記抵抗Rt及び抵抗R5に
比べて充分小さな値となっている。
Of these, fg+ and igz are on-gate currents for turning on GTO thyristor 1, and their peak values are limited by resistors R and R2. *1gz is the ON gate current for turning on GTO thyristor 1.
This is the off-gate current for turning off the gate of the O-thyristor 1, and R8 shown in FIG.
and the internal resistance of capacitor C2 and switch s3-
This is the sum of the wiring resistance of the closed loop of the capacitor C and the -GTO thyristor l, and this is a sufficiently small value compared to the resistance Rt and the resistance R5.

また、リアクトルL、およびLtはパルス状電流igl
およびIgiを放電するコンデンサcIおよびC2の充
電電流を平滑するためのものであり、t、gはGTOサ
イリスタlのゲートリード線のインダクタンスである。
In addition, the reactors L and Lt are connected to a pulsed current i
t and g are the inductances of the gate lead wire of the GTO thyristor l.

ゲート電源3の出力電圧V1.V2およびv3はすべて
直流で、これは1g++1ggおよびig、用の電源で
ある。
Output voltage V1 of gate power supply 3. V2 and v3 are all DC, which is the power supply for 1g++1gg and ig.

このようなゲート駆動回路2のオフゲート電流出力部の
等価回路を第6図に示し、その動作波形を第7図に示す
FIG. 6 shows an equivalent circuit of the off-gate current output section of such a gate drive circuit 2, and FIG. 7 shows its operating waveforms.

GTOサイリスタ1をゲートターンオフさせた時のゲー
ト電流ig、ゲート駆動回路出力電圧VgおよびGTO
サイリスタ1のゲート、カソード接合電圧■g′とする
と、ゲート電流igはゲート駆動回路2のオフゲート電
流出力時点から素子で決まる蓄積時間ts tgO後、
GTOサイリスタ1によってしゃ断される。
Gate current ig, gate drive circuit output voltage Vg and GTO when the gate of GTO thyristor 1 is turned off
Assuming that the gate and cathode junction voltage of thyristor 1 is g', the gate current ig is after the accumulation time ts tgO determined by the element from the time when the off-gate current of the gate drive circuit 2 is output.
It is cut off by GTO thyristor 1.

この時素子はゲート、カソード接合の降伏電圧V□を発
生し、V□〉■、となりこの電圧差がインダクタンスL
gに印加され、igの傾きが反転してigはやがて零と
なる。
At this time, the element generates a breakdown voltage V□ at the gate and cathode junctions, which becomes V□〉■, and this voltage difference is the inductance L
g is applied, the slope of ig is reversed, and ig eventually becomes zero.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、前記のごときオフゲート電流出力回路に
おいて例えば素子破損が生じ、ゲート駆動回路2にとっ
て出力短絡状態となった場合にスイッチング素子S、を
過電圧破壊させてしまうという問題を生じる。すなわち
、この時の等価回路およびゲート電流電圧波形を第8図
および第9図に示すと、ゲート電流igはGTOサイリ
スタ1の健全時のようにGTOサイリスタによってしゃ
断されることがなくなってしまい、オフゲート電流出力
回路のインピーダンスで決まる過大な値となってしまう
、このような状態でオフゲート電圧出力停止指令、すな
わち、半導体スイッチS、のオフ指令をゲート駆動回路
が入力してS、を開く時、このigをS、Iによってし
ゃ断することになり、インダクタンスLgによりS3の
電圧Vs2が過大な値となってS、を過電圧破壊させて
しまうわけである。
However, in the above-described off-gate current output circuit, for example, element damage occurs, and when the gate drive circuit 2 is in an output short-circuit state, a problem arises in that the switching element S is destroyed by overvoltage. That is, when the equivalent circuit and gate current voltage waveform at this time are shown in FIGS. 8 and 9, the gate current ig is no longer cut off by the GTO thyristor as it was when GTO thyristor 1 is healthy, and the off-gate When the gate drive circuit inputs an off-gate voltage output stop command, that is, a command to turn off the semiconductor switch S and opens the semiconductor switch S in such a state, the value becomes an excessive value determined by the impedance of the current output circuit. ig is cut off by S and I, and the voltage Vs2 of S3 becomes an excessive value due to the inductance Lg, causing S to be destroyed by overvoltage.

本発明の目的は前記従来例の不都合を解消し、GTOサ
イリスタが破損し出力短絡状態となってもオフゲート電
流出力回路のスイッチング素子を過電圧破損しないGT
Oサイリスタのゲート駆動回路を提供することにある。
An object of the present invention is to eliminate the disadvantages of the conventional example, and to provide a GT that does not damage the switching element of the off-gate current output circuit due to overvoltage even if the GTO thyristor is damaged and the output is short-circuited.
An object of the present invention is to provide a gate drive circuit for an O thyristor.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は前記目的を達成するため、GTOサイリスタの
ゲート、カソード間接合の逆バイアス電圧を検出する検
出回路と、オフゲート電流出力開始時点から前記検出手
段が逆バイアス電圧を検出するまでの期間とあらかじめ
設定した素子の最大蓄積時間との時間幅を比較する比較
手段とを備え、該比較手段での比較結果で検出された期
間の方が設定時間よりも長い場合にオフゲート電流出力
回路の半導体スイッチをオン状態に保持することを要旨
とするものである。
In order to achieve the above object, the present invention includes a detection circuit that detects the reverse bias voltage of the junction between the gate and cathode of the GTO thyristor, and a period from the start of off-gate current output until the detection means detects the reverse bias voltage. and a comparison means for comparing the time width with a set maximum accumulation time of the element, and when the period detected by the comparison result by the comparison means is longer than the set time, the semiconductor switch of the off-gate current output circuit is The gist of this is to keep it in the on state.

〔作用〕[Effect]

本発明によれば、オフゲート電流出力時点からGTOサ
イリスタのゲート、カソード間接合の逆バイアス電圧を
検出するまでの期間と予め設定した素子の最大蓄積時間
とを比較手段で比較し、この最大蓄積時間が経過しても
ゲート、カソード間接合の逆バイアス電圧が検出できな
い場合に素子故障とみなし、この時オフゲート電流出力
回路のスイッチング素子をオン状態に保持し、素子の過
電圧破壊の原因となる電流しゃ断を行なわないようにす
る。
According to the present invention, the period from the off-gate current output to the detection of the reverse bias voltage of the gate-to-cathode junction of the GTO thyristor is compared with a preset maximum accumulation time of the element, and the maximum accumulation time is If the reverse bias voltage at the junction between the gate and cathode cannot be detected even after the period of Avoid doing this.

〔実施例〕〔Example〕

以下、図面について本発明の実施例を詳細に説明する。 Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明のGTOサイリスタのゲート駆動回路の
1実施例を示す回路図で、前記従来例を示す第6図に対
応してオフゲート電流出力回路の部分を示している。
FIG. 1 is a circuit diagram showing one embodiment of a gate drive circuit for a GTO thyristor according to the present invention, and shows a portion of an off-gate current output circuit corresponding to FIG. 6 showing the conventional example.

この第1図において、第6図のスイッチ3に相当するも
のとしてパワーMOS F ET 6を使用し、またコ
ンデンサ4は第6図のコンデンサC3に相当する。
In this FIG. 1, a power MOS FET 6 is used as an equivalent to the switch 3 in FIG. 6, and a capacitor 4 corresponds to the capacitor C3 in FIG.

図中18はGTOサイリスタのゲート、カソード間接合
の逆バイアス電圧の検出回路であり、これはホトカブラ
16のホトダイオードとダイオード10との逆並列接続
回路とツェナーダイオード8及び抵抗12の直列接続回
路をGTOサイリスタ1のゲ−ト、カソード間に接続し
、またホトカブラ16のホトトランジスタと抵抗13の
直列接続回路の接続中点を出力端子としたものである。
In the figure, 18 is a detection circuit for the reverse bias voltage of the junction between the gate and cathode of the GTO thyristor. It is connected between the gate and cathode of the thyristor 1, and the midpoint of the connection between the series-connected circuit of the phototransistor and the resistor 13 of the photocoupler 16 is used as an output terminal.

該直列接続回路端(A)、CB)は、オフゲート電源3
′に接続される抵抗15、ダイオード11、ツェナーダ
イオード9、コンデンサ5からなる回路端に接続され、
“H”を(A)電位、“L”を(B)電位として正論理
とすると、前記出力端子は、該検出回路が逆バイアス電
圧を検出したときにその出力すがH”となる。
The series connection circuit ends (A), CB) are connected to the off-gate power supply 3.
' is connected to a circuit end consisting of a resistor 15, a diode 11, a Zener diode 9, and a capacitor 5,
If "H" is set to the (A) potential and "L" is set to the (B) potential for positive logic, the output of the output terminal becomes "H" when the detection circuit detects a reverse bias voltage.

図中20は比較手段としてのパルス幅比較器、19は5
offによるオフゲート出力指令aがH″となった時点
からGTOサイリスタ1の最大蓄積時間tstg ma
xのパルスを発生するモノステであり、該パルス幅比較
器20ではオフゲート出力指令aが“Hlとなった時点
からモノスティの出力パルス幅と、オフゲート出力指令
aが“H”となった時点から実際の素子の蓄積時間であ
るゲート、カソード間逆バイアス電圧検出回路の出力す
が“H゛となるまでの期間ts tgとを比較し、ts
tg > tstg maxとなった場合にその出力f
−t−″H”にホールドする。
In the figure, 20 is a pulse width comparator as comparison means, 19 is 5
Maximum accumulation time of GTO thyristor 1 from the time when off-gate output command a becomes H'' due to off tstg ma
This is a monoste that generates a pulse of Compare the period ts and tg until the output of the reverse bias voltage detection circuit between the gate and cathode becomes "H", which is the accumulation time of the element, and ts
When tg > tstg max, the output f
-t-Hold at "H".

これを行うための具体例は、第2図、第3図に示すよう
なパルス幅比較器20の入力a、bおよびdを論理演算
する方法が考えられる。
A concrete example of how to do this is to perform a logical operation on the inputs a, b, and d of the pulse width comparator 20 as shown in FIGS. 2 and 3.

図中、F、F、はフリツプフロツプを示し、同図のeが
1度でも“H”となるとf=F、F、  (e)は′″
H”にホールドされる。
In the figure, F and F indicate flip-flops, and if e in the figure becomes "H" even once, f=F, F, (e) becomes
It is held at "H".

すなわち、第2図に示すようにGTOサイリスタ1が健
全の場合にはts tg≦tstg waxなのでeは
H″になることはなく、rもH″になることはない。し
かし、第3図に示すようにGTOサイリスタ1が破損し
ている(素子故障)の場合にはta tg > ts 
tg maxなのでeがある期間“Hlとなり、その結
果fは“H”状態を持続する。
That is, as shown in FIG. 2, when the GTO thyristor 1 is healthy, since ts tg≦tstg wax, e never becomes H'' and r also never becomes H''. However, as shown in FIG. 3, if the GTO thyristor 1 is damaged (element failure), ta tg > ts
Since tg max, e becomes "Hl" for a certain period of time, and as a result, f maintains the "H" state.

図中22はOR回路で、その出力側はノンインバーテイ
ングバッファ21を介してパワーMOSFET6のゲー
トに接続され、該OR回路22にはオフゲート出力指令
aと前記パルス幅比較器20からの出力fが入力される
In the figure, 22 is an OR circuit whose output side is connected to the gate of the power MOSFET 6 via a non-inverting buffer 21, and the OR circuit 22 receives the off-gate output command a and the output f from the pulse width comparator 20. is input.

前記のごとく比較器20からの出力fがH″になると、
OR回路22は出力し、パワーMO5FET6にゲート
信号を送るので該パワーMO8FET6はオンしつづけ
、第9図に示したような過大なオフゲート電流(ドレイ
ン電流)をしゃ断することはなくなり、素子を過電圧破
壊から防止することができる。
As mentioned above, when the output f from the comparator 20 becomes H'',
Since the OR circuit 22 outputs an output and sends a gate signal to the power MO5FET6, the power MO8FET6 continues to be turned on, and the excessive off-gate current (drain current) as shown in FIG. 9 is no longer cut off, causing overvoltage damage to the device. can be prevented from

図中7は、オフゲート電源3′からの入力電流をしゃ断
するためのスイッチとしてのパワーMO3FETである
In the figure, 7 is a power MO3FET as a switch for cutting off the input current from the off-gate power supply 3'.

該パワーMO3FET7のゲート、ドレイン間にトラン
ジスタ23を接続し、該トランジスタ23のゲートに抵
抗24を介してパルス幅比較器20の出力を導入するよ
うにした。
A transistor 23 was connected between the gate and drain of the power MO3FET 7, and the output of the pulse width comparator 20 was introduced to the gate of the transistor 23 via a resistor 24.

このようにして、GTOサイリスタ1の故障検出時(f
−“H”)には、パルス幅比較器20の出力でパワーM
OS F ET 7をオフし、ゲート駆動回路2のオフ
ゲート出力回路の入力端子をしゃ断するので、オフゲー
ト電源3′の過電流を防止できる。
In this way, when a failure of GTO thyristor 1 is detected (f
- “H”) is the output of the pulse width comparator 20 and the power M
Since the OS FET 7 is turned off and the input terminal of the off-gate output circuit of the gate drive circuit 2 is cut off, overcurrent of the off-gate power supply 3' can be prevented.

なお、パワーMOSFET7は、インダクタンスLtが
あるため、GTOサイリスタ1の故障後、すみやかにオ
フすれば大きな電流をしゃ断することがなく、また、し
ゃ断時の過電圧防止用の電圧クランプ型スナバ・回路1
7を設↓するとよい。
In addition, since the power MOSFET 7 has an inductance Lt, if it is turned off immediately after the failure of the GTO thyristor 1, a large current will not be cut off.
It is better to set 7↓.

さらに、第4図に示したオンゲート回路の不要な動作の
停止をパルス幅比較器20の出力fを用いて行うことも
できる。
Furthermore, the output f of the pulse width comparator 20 can also be used to stop unnecessary operations of the on-gate circuit shown in FIG.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明のGTOサイリスタのゲート駆
動回路は、GTOサイリスタが破損し出力短絡状態とな
ってもオフゲート電流出力回路のスイッチング素子をオ
フさせない構成としたので、このスイッチング素子の過
電圧破壊を防止することができるものである。
As described above, the gate drive circuit for the GTO thyristor of the present invention has a configuration that does not turn off the switching element of the off-gate current output circuit even if the GTO thyristor is damaged and the output is short-circuited. It is something that can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のGTOサイリスタのゲート駆動回路の
1実施例を示す回路図、第2図、第3図は本発明の実施
例でGTO健全時およびGTO破損時の動作タイミング
チャート、第4図はGTOサイリスタのゲート駆動回路
の接続例を示す回路図、第5図は第4図の駆動回路の出
力電圧電流波形図、第6図はオフゲート電流出力回路図
、第7図は健全GTOサイリスタのゲートターンオフ時
ゲート電流電圧波形図、第8図はGTOサイリスタ破損
時のオフゲート電流出力回路図、第9図はGTOサイリ
スタ破損時のオフゲート電流電圧波形図である。 1・・・GTOサイリスタ2・・・ゲート駆動回路3・
・・ゲート電源   3′・・・オフゲート電源4.5
・・・コンデンサ 6.7・・・パワーMO3FET 8.9・・・ツェナーダイオード 10、11・・・ダイオード 12〜15・・・抵抗1
6・・・ホトカブラ   17・・・電圧クランプ型ス
ナバ回路18・・・ゲート、カソード間接合逆バイアス
電圧検出回路19・・・モノスティブル回路 20・・・パルス幅比較器 21・・・ノンインバーテンングバッファ22・・・O
R回路    23・・・トランジスタ24・・・ベー
ス抵抗
FIG. 1 is a circuit diagram showing one embodiment of a gate drive circuit for a GTO thyristor according to the present invention, FIGS. The figure is a circuit diagram showing a connection example of the gate drive circuit of a GTO thyristor, Figure 5 is an output voltage and current waveform diagram of the drive circuit of Figure 4, Figure 6 is an off-gate current output circuit diagram, and Figure 7 is a diagram of a healthy GTO thyristor. FIG. 8 is an off-gate current output circuit diagram when the GTO thyristor is damaged, and FIG. 9 is an off-gate current and voltage waveform diagram when the GTO thyristor is damaged. 1...GTO thyristor 2...Gate drive circuit 3.
...Gate power supply 3'...Off gate power supply 4.5
... Capacitor 6.7 ... Power MO3FET 8.9 ... Zener diode 10, 11 ... Diode 12-15 ... Resistor 1
6... Photocoupler 17... Voltage clamp type snubber circuit 18... Gate-cathode junction reverse bias voltage detection circuit 19... Monostable circuit 20... Pulse width comparator 21... Non-inverting Buffer 22...O
R circuit 23...Transistor 24...Base resistance

Claims (1)

【特許請求の範囲】[Claims]  GTOサイリスタのゲート、カソード間接合の逆バイ
アス電圧を検出する検出回路と、オフゲート電流出力開
始時点から前記検出手段が逆バイアス電圧を検出するま
での期間とあらかじめ設定した素子の最大蓄積時間との
時間幅を比較する比較手段とを備え、該比較手段での比
較結果で検出された期間の方が設定時間よりも長い場合
にオフゲート電流出力回路の半導体スイッチをオン状態
に保持することを特徴とするGTOサイリスタのゲート
駆動回路。
A detection circuit that detects the reverse bias voltage of the junction between the gate and cathode of the GTO thyristor, a period from the start of off-gate current output until the detection means detects the reverse bias voltage, and a preset maximum accumulation time of the element. and a comparison means for comparing widths, and the semiconductor switch of the off-gate current output circuit is held in an on state when the period detected by the comparison result by the comparison means is longer than the set time. GTO thyristor gate drive circuit.
JP10561988A 1988-04-28 1988-04-28 Gate driving circuit for gto thyristor Pending JPH01278256A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10561988A JPH01278256A (en) 1988-04-28 1988-04-28 Gate driving circuit for gto thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10561988A JPH01278256A (en) 1988-04-28 1988-04-28 Gate driving circuit for gto thyristor

Publications (1)

Publication Number Publication Date
JPH01278256A true JPH01278256A (en) 1989-11-08

Family

ID=14412508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10561988A Pending JPH01278256A (en) 1988-04-28 1988-04-28 Gate driving circuit for gto thyristor

Country Status (1)

Country Link
JP (1) JPH01278256A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05184134A (en) * 1991-12-26 1993-07-23 Toyo Electric Mfg Co Ltd Gate circuit for gto
JP2020137302A (en) * 2019-02-21 2020-08-31 株式会社日立産機システム Power conversion device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05184134A (en) * 1991-12-26 1993-07-23 Toyo Electric Mfg Co Ltd Gate circuit for gto
JP2020137302A (en) * 2019-02-21 2020-08-31 株式会社日立産機システム Power conversion device

Similar Documents

Publication Publication Date Title
US5200878A (en) Drive circuit for current sense igbt
US6335608B1 (en) Fault protection circuitry for motor controllers
US5077651A (en) Snubber circuit of power converter
US4958121A (en) Protection of power converters from voltage spikes
US4658203A (en) Voltage clamp circuit for switched inductive loads
US7315439B2 (en) Method and circuit arrangement for limiting an overvoltage
US4719531A (en) Overcurrent protective circuit for modulated-conductivity type MOSFET
JP2669117B2 (en) Drive circuit for voltage-driven semiconductor devices
US5091817A (en) Autonomous active clamp circuit
US4594650A (en) Inverter device
US4547686A (en) Hybrid power semiconductor switch
US8503146B1 (en) Gate driver with short-circuit protection
US4415963A (en) FET commutated current-FED inverter
US4651267A (en) Proportional base drive circuit for transistorized bridge inverter
JPH05218836A (en) Driving circuit for insulated gate element
US4651252A (en) Transistor fault tolerance method and apparatus
JPH0411127B2 (en)
JPH01278256A (en) Gate driving circuit for gto thyristor
JPH0250518A (en) Driving circuit for static induced type self-arc extinction element and inverter device static induced type self-arc-suppressing element
JPS61261920A (en) Overcurrent protecting circuit for conductive modulation type mosfet
JPH10337046A (en) Power conversion device
JP3558324B2 (en) Gate drive device of voltage drive type device
EP0243844A2 (en) Method and circuit for gated turn-off of a thyristor
JPH0685496B2 (en) Gate drive circuit for electrostatic induction type self-extinguishing device
JPH0669136B2 (en) Switch device with overcurrent protection function