JPH01276639A - Pattern inspection - Google Patents

Pattern inspection

Info

Publication number
JPH01276639A
JPH01276639A JP63107191A JP10719188A JPH01276639A JP H01276639 A JPH01276639 A JP H01276639A JP 63107191 A JP63107191 A JP 63107191A JP 10719188 A JP10719188 A JP 10719188A JP H01276639 A JPH01276639 A JP H01276639A
Authority
JP
Japan
Prior art keywords
pattern
inspected
semiconductor substrate
patterns
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63107191A
Other languages
Japanese (ja)
Inventor
Akiyo Murayama
村山 明代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63107191A priority Critical patent/JPH01276639A/en
Publication of JPH01276639A publication Critical patent/JPH01276639A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve both inspection efficiency and accuracy, by putting a pattern that is different from the pattern inspected on the top of the pattern inspected and comparing the two superposed patterns with each other. CONSTITUTION:A reference pattern 2 having a pattern that is different from the pattern 1 inspected is formed on a semiconductor substrate and the pattern inspected is formed by putting it on the top of the above reference pattern. Thus superposed pattern 3 is compared with other superposed pattern which is formed on the same semiconductor substrate through a pattern inspection device by image recognition. This approach improves the superposing accuracy of the pattern by image recognition and serves the purpose of performing the relative inspection of patterns with high accuracy.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマスクを用いてパターンを形成するリソグラフ
ィー工程におけるパターン検査の方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a pattern inspection method in a lithography process in which a pattern is formed using a mask.

従来の技術 マスクを用いるリソグラフィー工程において、マスク上
にパターン欠陥あるいは傷・汚れ・ゴミなどがあると、
それが半導体基板上に転写され、そのマスクを用いて形
成したパターンはすべて欠陥を有することになり、歩留
りが低下する。特に、露光装胃として縮小投影型露光@
置を用いると、マスク上の1つの欠陥が1枚の半導体基
板上の全ショット共通の欠陥として現われ著しく歩留り
を低下させる。上記欠陥を発見・除去するためには、半
導体素子を形成すべき半導体基板上にパターンを形成す
る前に、別の平坦な半導体基板上にマスクのパターンを
転写して形成されたパターンを検査することが行なわれ
る。この検査は人手によることもあるが、最小線幅が1
μm前後の微細パターンでは、反射光を利用してパター
ンを検出する自動検査装置で行なわれる場合が多い。自
動検査装置では、1つのチップと別のチップの同一箇所
を比較しパターンの相違を検出し欠陥として表示する。
In the lithography process using conventional technology masks, if there are pattern defects, scratches, dirt, dust, etc. on the mask,
When the mask is transferred onto a semiconductor substrate, any pattern formed using the mask will have defects, reducing yield. In particular, reduction projection type exposure @
When a single defect is used, one defect on the mask appears as a common defect in all shots on one semiconductor substrate, significantly reducing the yield. In order to discover and remove the above defects, before forming a pattern on a semiconductor substrate on which semiconductor elements are to be formed, the pattern of the mask is transferred onto another flat semiconductor substrate and the formed pattern is inspected. things will be done. This inspection may be done manually, but the minimum line width is 1
Fine patterns on the order of micrometers are often inspected using automatic inspection equipment that detects patterns using reflected light. An automatic inspection device compares the same part of one chip with another chip, detects a difference in pattern, and displays it as a defect.

そして自動検査終了債、欠陥の位置を検査した半導体基
板上のパターンで確認し、マスク上の欠陥位置を知り、
マスクを洗浄するなどの対策を行い、所定の検査基準を
満足するまでこの検査を繰り返す。しかる後、半導体素
子を形成すべき半導体基板上に前記検査基準を満足した
状態のマスクを用いて、パターンが形成される。
After automatic inspection, the position of the defect is confirmed by the pattern on the inspected semiconductor substrate, and the position of the defect on the mask is known.
Measures such as cleaning the mask are taken, and this test is repeated until the predetermined test standards are met. Thereafter, a pattern is formed on a semiconductor substrate on which a semiconductor element is to be formed, using a mask that satisfies the inspection criteria.

発明が解決しようとする課題 このように平坦な半導体基板上に形成されたパターンを
反射光を用いてパターンを検出し画像認識により別のチ
ップの同一箇所のパターンと重ね合わせて比較するよう
な自動パターン検査装置を用いて検査を行なう場合、非
常に単純な繰り返しパターンが多いとき、特にパターン
を構成する繰り返し単位が単純なパターンであるときに
、検出した画面内の特徴ある画像を利用してのパターン
の重ね合わせに失敗し、画面全体が重ね合わせミスをお
こし、多数の欠陥を検出する場合がある。
Problems to be Solved by the Invention Automatically detecting patterns formed on a flat semiconductor substrate using reflected light and superimposing and comparing them with patterns at the same location on another chip using image recognition. When performing inspection using a pattern inspection device, when there are many very simple repeating patterns, especially when the repeating units that make up the patterns are simple patterns, it is possible to use a pattern inspection device that uses distinctive images in the detected screen. Pattern overlay may fail, causing overlay errors on the entire screen, and many defects may be detected.

このように装置!認識による欠陥(以下、擬似欠陥と称
す。)が多数中じると、自動パターン検査装置で検出し
た欠陥を後で人が!!認するために多大な時間がかかり
、また本来の欠陥を見落すなどのミスを沼くことになり
、検査能率、検査精度の低下につながり、ひいては製造
コストを上げてしまうという問題がある。
Device like this! When there are many defects detected by recognition (hereinafter referred to as pseudo defects), the defects detected by automatic pattern inspection equipment can be detected later by humans! ! There is a problem in that it takes a great deal of time to check, and mistakes such as overlooking original defects are made, which leads to a decrease in inspection efficiency and accuracy, and ultimately increases manufacturing costs.

そこで、本発明は上記問題点を解消し得るパターン検査
方法を提供することを目的とする。
Therefore, an object of the present invention is to provide a pattern inspection method that can solve the above problems.

課題を解決するための手段 上記問題点を解決するため、本発明のパターン検査方法
は、半導体基板上に、被検査パターンと興なるパターン
を有する参照パターンを形成し、この参照パターンに被
検査パターンを重ねて形成し、この臣ね合わせパターン
を、画像認識によるパターン検査装置で同一半導体基板
上に形成された他の重ね合わせパターンと比較する方法
である。
Means for Solving the Problems In order to solve the above-mentioned problems, the pattern inspection method of the present invention forms a reference pattern having a pattern similar to the pattern to be inspected on a semiconductor substrate, and injects the pattern to be inspected into this reference pattern. In this method, two overlapping patterns are formed in an overlapping manner, and this overlapping pattern is compared with other overlapping patterns formed on the same semiconductor substrate using a pattern inspection device using image recognition.

作用 上記の検査方法によれば、被検査パターンと異なるパタ
ーンを有する参照パターンを、被検査パターンに重ね合
わせて重ね合わせパターンを形成し、このような重ね合
わせパターン同志を比較することにより、同一マスク上
に複数個形成された被検査パターン同志を比較して検査
を行う。
According to the above inspection method, a reference pattern having a pattern different from the pattern to be inspected is superimposed on the pattern to be inspected to form a superimposed pattern, and by comparing such superimposed patterns, it is possible to detect whether the same mask Inspection is performed by comparing a plurality of patterns to be inspected formed thereon.

実施例 以下、本発明のパターン検査方法の一実施例を図面に基
づき説明する。
EXAMPLE An example of the pattern inspection method of the present invention will be described below with reference to the drawings.

なお、第1図に、本来、検査すべきパターン(以下、被
検査パターンという)1の例が示されており、このパタ
ーンはピッチが3μm1線幅が1.5μmの配線パター
ンである。また、この被検査パターンは同一マスクに複
数個形成され、これら被検査パターン同志を比較するこ
とにより、欠陥を発見するものである。
Incidentally, FIG. 1 shows an example of a pattern 1 that is originally to be inspected (hereinafter referred to as a pattern to be inspected), and this pattern is a wiring pattern with a pitch of 3 μm and a line width of 1.5 μm. Further, a plurality of patterns to be inspected are formed on the same mask, and defects are discovered by comparing these patterns to be inspected.

まず、半導体基板上に厚さ約1000人の酸化膜を形成
し、この上にホトレジストを約1μmの厚さでもって塗
布し、第2図に示すように、被検査パターン1と異なる
パターンを有する参照パターン2をウェーハステッパー
などを使用して露光を行った後、現像する。この参照パ
ターン2は1.2μm角と1.5μm角のコンタクトホ
ールパターンで、チップサイズ・チップピッチは第1図
に示す被検査パターン1と同一にされている。このコン
タクトホールパターンは、X方向成分とy方向成分の両
方を有している。次に、このレジストパターンをマスク
としてその下の酸化膜をドライエツチングした後、レジ
ストを除去する。次に、このエツチングパターン付き半
導1体基板上に、再度ホトレジストを約1μmの厚さで
もって塗布し、第1図に示す被検査パターン1を、ウェ
ーハステッパーなどを使用して先に形成したエツチング
パターンに重ね合わせて露出した後、現像する。このと
き、半導体基板上に形成されたパターンは、第3図に示
すように、被検査パターン1に参照パターン2が重なっ
た重ね合わせパターン3となる。
First, an oxide film with a thickness of about 1000 μm is formed on a semiconductor substrate, and a photoresist is coated on this film with a thickness of about 1 μm. As shown in FIG. 2, a pattern different from pattern 1 to be inspected is formed. After exposing the reference pattern 2 using a wafer stepper or the like, it is developed. This reference pattern 2 is a contact hole pattern of 1.2 μm square and 1.5 μm square, and the chip size and chip pitch are the same as the pattern to be inspected 1 shown in FIG. This contact hole pattern has both an X direction component and a Y direction component. Next, using this resist pattern as a mask, the underlying oxide film is dry etched, and then the resist is removed. Next, photoresist was applied again to a thickness of about 1 μm on this semiconductor substrate with the etching pattern, and the pattern to be inspected 1 shown in FIG. 1 was previously formed using a wafer stepper or the like. After being superimposed on the etching pattern and exposed, it is developed. At this time, the pattern formed on the semiconductor substrate becomes a superimposed pattern 3 in which the pattern to be inspected 1 and the reference pattern 2 overlap, as shown in FIG.

もちろん、このとき形成される重ね合わせパターン3は
、同一マスクに形成されている被検査パターン1の数と
同一である。そして、この後、この半導体基板をハロゲ
ンランプ光を照射して青られる400nm 〜800n
mの範囲でたとえば550nm付近の反射光を用いて重
ね合わせパターン3の一つを検出し、この重ね合わせパ
ターン3を、画像認識による自動パターン検査装置で他
の重ね合わせパターン3に一致させることにより、互い
を比較させて被検査パターン1の検査を行う。このよう
に、被検査パターンとこれとは興なる参照パターンとを
重ね合わせて重ね合わせパターンを形成し、この重ね合
わせパターン同志を一致させて比較を行うため、擬似欠
陥は生じない。
Of course, the number of overlapping patterns 3 formed at this time is the same as the number of inspected patterns 1 formed on the same mask. After that, this semiconductor substrate is irradiated with halogen lamp light to be blued with a wavelength of 400 nm to 800 nm.
By detecting one of the overlapping patterns 3 using reflected light around 550 nm in a range of m, for example, and matching this overlapping pattern 3 with other overlapping patterns 3 using an automatic pattern inspection device using image recognition. , are compared with each other, and the pattern to be inspected 1 is inspected. In this way, a pattern to be inspected and a different reference pattern are superimposed to form a superimposed pattern, and since the superimposed patterns are matched and compared, no pseudo defects occur.

ところで、上記実施例においては、エツチングパターン
形成のために酸化膜の厚さを約1000人としたが、こ
れは窒化膜やアルミ膿なと半導体基板上に形成できて自
動パターン検査装置の反射光でエツチング後のパターン
が検出可能な膜はすべて利用可能である。また、ホトレ
ジストはネガ型またはポジ型いずれも利用可能で、染料
の添加されたホトレジストでも利用可能である。また、
上記実施例においては、重ね合わせパターン同志を画像
認識により位置合わせするのに、コンタクトホールのパ
ターンを使用したが、このようなパターンに限定される
ものでなく、たとえば位置合わせに必要なX方向成分y
方向成分の両方を含む直線または曲線により構成された
パターンであればよい。また、上記実施例においては、
参照パターンを、被検査パターンと異なる形状のパター
ンとしたが、たとえば被検査パターン自体にX方向成分
およびy方向成分の両方を含んでいる場合には、参照パ
ターンを被検査パターンのピッチサイズの1/n(n−
2,3・・・>1−/nとなるようなパターンにしても
よい。さらに、各パターンを形成する露光装置としては
、たとえば縮小投影型露光装置が使用される。
By the way, in the above embodiment, the thickness of the oxide film for forming the etching pattern was set at about 1000 mm, but this is because the thickness of the oxide film is about 1,000 mm. Any film with a detectable pattern after etching can be used. Furthermore, both negative type and positive type photoresists can be used, and photoresists to which dyes have been added can also be used. Also,
In the above embodiment, a contact hole pattern was used to align the overlapping patterns by image recognition, but the pattern is not limited to such a pattern. For example, the X-direction component necessary for alignment y
Any pattern may be used as long as it is composed of straight lines or curved lines that include both directional components. Furthermore, in the above embodiment,
The reference pattern is a pattern with a different shape from the pattern to be inspected. For example, if the pattern to be inspected itself includes both an X-direction component and a y-direction component, the reference pattern is set to a pattern with a pitch size that is 1 part of the pitch size of the pattern to be inspected. /n(n-
The pattern may be such that 2, 3...>1-/n. Further, as an exposure device for forming each pattern, for example, a reduction projection type exposure device is used.

発明の効果 以上、本発明の検査方法によれば、検査装置のステージ
の機械的精度を向上させなくても、画像0識によるパタ
ーンの重ね合わせ精度を向上させ、g精度にパータン比
較検査を行うことができる。
As described above, the inspection method of the present invention improves pattern overlay accuracy based on image zero recognition and performs pattern comparison inspection with g accuracy without improving the mechanical accuracy of the stage of the inspection device. be able to.

しかも、半導体装Wl製造に一般に用いられる成咬、エ
ツチング方法で実施することができ、また検査済の半導
体基板もレジストパターンを除去することにより何度で
も再利用できるなど、検査コストをあまり上げずに歩留
り向上に寄与することができる。
In addition, it can be carried out using the close contact and etching methods commonly used in the production of semiconductor Wl, and the inspected semiconductor substrate can be reused any number of times by removing the resist pattern, without increasing inspection costs. This can contribute to improving yield.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明のパターン検査方法の一実施例を説明する
ためのもので、第1図は被検査パターンの要部拡大平面
図、第2図は参照パターンの要部拡大平面図、第3図は
重ね合わせパターンの要部拡大平面図である。 1・・・被検査パターン、2・・・参照パターン、3・
・・重ね合わせパターン。 代理人   森  本  義  弘
The drawings are for explaining one embodiment of the pattern inspection method of the present invention, and FIG. 1 is an enlarged plan view of a main part of a pattern to be inspected, FIG. 2 is an enlarged plan view of a main part of a reference pattern, and FIG. 3 is an enlarged plan view of a main part of a reference pattern. is an enlarged plan view of a main part of a superimposed pattern. 1... Pattern to be inspected, 2... Reference pattern, 3.
・Overlapping pattern. Agent Yoshihiro Morimoto

Claims (1)

【特許請求の範囲】 1、半導体基板上に、被検査パターンと異なるパターン
を有する参照パターンを形成し、この参照パターンに被
検査パターンを重ねて形成し、この重ね合わせパターン
を、画像認識によるパターン検査装置で同一半導体基板
上に形成された他の重ね合わせパターンと比較するパタ
ーン検査方法。 2、重ね合わせパターンが、画像認識により位置を決定
する場合に必要なx−y座標系におけるx方向成分およ
びy方向成分を含む直線または曲線によりなる請求項1
記載のパターン検査方法。
[Scope of Claims] 1. A reference pattern having a pattern different from the pattern to be inspected is formed on a semiconductor substrate, a pattern to be inspected is superimposed on this reference pattern, and this superimposed pattern is recognized as a pattern by image recognition. A pattern inspection method that uses an inspection device to compare other overlapping patterns formed on the same semiconductor substrate. 2. Claim 1, wherein the overlapping pattern is a straight line or a curved line including an x-direction component and a y-direction component in an x-y coordinate system necessary when determining a position by image recognition.
The pattern inspection method described.
JP63107191A 1988-04-27 1988-04-27 Pattern inspection Pending JPH01276639A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63107191A JPH01276639A (en) 1988-04-27 1988-04-27 Pattern inspection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63107191A JPH01276639A (en) 1988-04-27 1988-04-27 Pattern inspection

Publications (1)

Publication Number Publication Date
JPH01276639A true JPH01276639A (en) 1989-11-07

Family

ID=14452779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63107191A Pending JPH01276639A (en) 1988-04-27 1988-04-27 Pattern inspection

Country Status (1)

Country Link
JP (1) JPH01276639A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011844A (en) * 1983-06-30 1985-01-22 Nippon Kogaku Kk <Nikon> Inspecting method of mask
JPS6115145A (en) * 1984-07-02 1986-01-23 Nippon Kogaku Kk <Nikon> Pattern defect inspecting method
JPS6213027A (en) * 1985-07-10 1987-01-21 Matsushita Electronics Corp Defect inspecting method for photomask

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011844A (en) * 1983-06-30 1985-01-22 Nippon Kogaku Kk <Nikon> Inspecting method of mask
JPS6115145A (en) * 1984-07-02 1986-01-23 Nippon Kogaku Kk <Nikon> Pattern defect inspecting method
JPS6213027A (en) * 1985-07-10 1987-01-21 Matsushita Electronics Corp Defect inspecting method for photomask

Similar Documents

Publication Publication Date Title
US6701004B1 (en) Detecting defects on photomasks
JPH0444307A (en) Manufacture of semiconductor device
JPH0794405A (en) Formation of pattern of laminated semiconductor device
US6319637B1 (en) Method for forming pattern
US7160650B2 (en) Method of inspecting a mask
JPH01276639A (en) Pattern inspection
JP2000306822A (en) Manufacture of semiconductor device
JPH01129433A (en) Automatic inspection of pattern
JPH0258777B2 (en)
JP2836391B2 (en) Mask for fabricating semiconductor integrated circuit and inspection method thereof
JPH0644147B2 (en) Photomask defect inspection method
JP2970043B2 (en) Reticle pattern inspection method
JPH07181686A (en) Forming method of resist pattern
KR100255087B1 (en) Reticle for stepper formed dummycell
JP2005195877A (en) Reticle and manufacturing method of semiconductor device
JPH0214749B2 (en)
JP2987899B2 (en) Positioning method
JPH07142329A (en) Exposure method and aligner and mask
JPH01305477A (en) Method for inspecting appearance defect
JPS59108318A (en) Inspecting method of one chip reticle mask
KR0168353B1 (en) Inspection method of non-pattern wafer
JPS588132B2 (en) Integrated circuit manufacturing method
JPH08202019A (en) Verifying method of optical mask
JPH02103452A (en) Mask inspecting method
JPH03276740A (en) Method for inspecting semiconductor device