JPH0127640B2 - - Google Patents

Info

Publication number
JPH0127640B2
JPH0127640B2 JP55055536A JP5553680A JPH0127640B2 JP H0127640 B2 JPH0127640 B2 JP H0127640B2 JP 55055536 A JP55055536 A JP 55055536A JP 5553680 A JP5553680 A JP 5553680A JP H0127640 B2 JPH0127640 B2 JP H0127640B2
Authority
JP
Japan
Prior art keywords
filter
frequency
signal communication
digital signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55055536A
Other languages
English (en)
Other versions
JPS55159688A (en
Inventor
Aasaa Henri Ruizu Uirii
Yosefu Kabana Oreirii Deamotsudo
Hooru Baabisuto Reohorudo
Shimon Guregowaaru Hefukenzu Danieru
Maria Yoseha Benedeikuto Tetsusenzu Guido
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPS55159688A publication Critical patent/JPS55159688A/ja
Publication of JPH0127640B2 publication Critical patent/JPH0127640B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
    • H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
    • H04Q1/45—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling
    • H04Q1/457—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling with conversion of multifrequency signals into digital signals
    • H04Q1/4575—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling with conversion of multifrequency signals into digital signals which are transmitted in digital form

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Description

【発明の詳細な説明】
本発明はデジタル信号通信方式に係り、特に伝
送手段により受信手段に結合され且つ少くとも１
つの周波数の信号を発生するようになされた送信
手段を含み、前記受信手段は受信される前記の周
波数の信号には応動するがスプリアス信号には応
動しないような保護手段を具備してなるデジタル
信号通信方式に関する。 この種の通信方式特に６つの周波数の信号中の
２つの周波数の信号の組合せに応動するようにな
されたデジタル受信機はIEEE Transactions on
Communication Vol.COM―21、No.12、
December 1973、中の第1331頁乃至第1335頁に
掲載されたI.KovalとG.Gara発表にかゝる
「Digital MF receiver using discrete Fourier
Transform」に関する記事から周知である。こ
の多周波数受信機は前記６つの周波数の信号の各
周波数に同調するようになされた６つのデジタル
バンドパスフイルタと、前記２つの信号の組合せ
に応動するための応動用ロジツクと、所定期間に
亘り前記の組合せを受信するための時限回路と、
ノイズ信号により誤動作を生じないようにするた
めの保護回路とを具備している。信号分は２つの
周波数の信号の合成であり、一方ノイズ分は全受
信信号と前記合成信号との差であるので、前記の
保護作用は信号ＳとノイズＮとの比（Ｓ／Ｎ比）
を考慮してなされる。 前記の受信機がたとえばElectrical
Communication Vol.38、No.１、1963、の第130
頁乃至第164頁に掲載のM.Den Hertog発表の
「Interregister multifrequency code signalling
for telephone switching in Europe」に関する
記事におけるMFC強制通信に使用される際には
前記の如き保護手段を具備しただけでは正常に作
動しない。実際上は２線式多周波数信号通信機器
において受信側の受信機がデジタル信号を受信し
た際に、その送信機は発信側にバツク信号を送信
するのでこの瞬間には正方向および逆方向の両方
向の信号が存在することゝなる。これらの正方向
の信号は逆方向の信号だけに応動するようになさ
れている発信側の受信機によつてノイズとして判
定される。その結果これらの正方向信号の大きさ
が逆方向信号の大きさより大きい場合にはノイズ
成分が増大し、発信側の受信機が逆方向信号を検
出できなくなり、その送信機は妨害されなくな
る。さらに受信機は６コード中の２コードとして
検出するような場合に単一周波数信号を受信する
際に生ずる誤信号に対して保護する必要がある。
実際上この信号が２つの選ばれた周波数値の中間
の周波数を有する場合には、前記選ばれた周波数
を中心としてその周囲に隣接するパスバンドを有
する２個のフイルタの各はノイズ成分が全受信周
波数信号分とフイルタの出力として得られた組合
せ信号分との差として構成されるものと仮定する
と所定範囲内で3dB以下のＳ／Ｎ比を有する出力
を供給する。このような場合には保護回路は有効
でないことが明らかである。 本発明の目的は前記単一周波数信号とスプリア
ス信号との受信に基因する誤動作を生じないよう
にする手段を具備するデジタル信号通信方式を提
供するにある。 特に本発明の方式によれば少くとも１つのマル
チバンドデジタルフイルタを備え、その中の多数
のバンドが前記保護手段を形成する保護バンドと
して用いられるようなフイルタ手段を受信手段に
具備してなることを特徴とするものである。 通常デジタル信号通信方式はマルチプレツクス
方式として用いられ、その受信機は多数のマルチ
プレツクスチヤンネル（即ちPCM）に分割され
る。このようなマルチプレツクス方式の多周波数
受信機はIEEE Transactions on Audio and
Electroacoustics、Vol.AU―16、No.３、
September 1968、の第413頁乃至第421頁のL.G.
Jackson、J.F.Kaiser、H.S.Mcdonald等の発表
による「An Approach of the Inplementaion
of Digital Filters」の記事から周知である。こ
の中の第419頁の第１４図には実験用のデジタル
TTR（タツチトーン受信機）のブロツク線図が示
されている。この受信機はアナログ受信機を変形
したもので、たとえばIEEE Trans.on
communications and Electronics、Vol、82、
March 1963、第９頁乃至第17頁に掲載のR.N.
Battista等の発表による「Signalling System
and Receiver for Touch―Tone Calling」に記
載されており、音声周波数帯の２グループの周波
数の各から１つの周波数を検出し得るものであ
る。この受信機は高域通過、帯域阻止、ならびに
帯域通過フイルタの如きマルチプレツクスのデジ
タルフイルタを具備している。受信機が信号通信
用周波数以外のノイズや音声信号の如きスプリア
ス信号に基因して誤動作をしないようにするため
にリミツタ回路を用いて保護されるようになつて
いる。 本発明によるデジタル信号通信方式は受信手段
と結合され且つ少くとも１つのサンプル周波数信
号を発生するようになされた送信手段を備え、前
記サンプル周波数信号のサンプル値がPCM方式
によりコード化され、前記受信手段は少くとも１
つのデジタルフイルタ方式を備えて前記信号を検
出するようになされており、さらに前記デジタル
フイルタ方式はフイルタのパラメータのコード化
された対数値を蓄積するための蓄積手段を具備し
てなるものである。 このような通信方式におけるｍ個の周波数の信
号からｎ個の周波数の信号を検出する受信機たと
えば６コードの信号の中から２コードの信号を検
出する受信機は米国特許第3863030号明細書の記
載から周知のものである。この明細書に記載され
たフイルタ方式はフーリエ変換を使用してｍ個の
信号の中からｎ個たとえば２個の周波数の信号を
とり出すものである。この方法はたとえば前記の
I.KovalとG.Garaの発表記事中の第1331頁と第
1332頁に記載されている。入力サンプルの直線的
な値をサンプリング期間を加算して検出し且つ多
数のサンプルの各部の成分を合計するために信号
の角周波数成分の正弦値と余弦値とをもつて乗算
する代りに、前記米国特許の受信機においては正
弦および余弦値のコード化された対数値がPCM
方式によりコード化された入力サンプルに付加さ
れる。このようにすると圧縮特性が多数のリニヤ
セグメントを有しているために誤差を生ずるこ
とゝなる。事実上この特性はリニヤセグメントの
曲線の断続点を通過する純対数曲線とは異なつて
おり、従つて数学上の見地から言うと圧縮特性上
の値と純対数値との差異および同一リニヤ値に対
する差異に基いて誤差が生ずることとなる。 米国特許第3863030号と同一出願人の米国特許
第3824471号明細書には理想的な対数圧縮作用に
ついて述べられており、これは同一方式の場合に
限り略当てはまり、その場合に誤差が少くなる。
この米国特許第3824471号においては対数変換が
用いられていない。 本発明の他の目的は対数変換を用い且つ前記の
誤差を少くしたデジタル信号通信方式を提供する
にある。 本発明によれば前記フイルタ方式にさらに前記
コード化されたサンプル値をコード化された純対
数値に変換するための手段ME１を具備させるこ
とに特徴がある。 本発明における他の特徴は前記の変換手段ME
１は前記純対数値を蓄積するためのメモリ手段
と、且さらに前記コード化された入力サンプル値
を連続的に蓄積するための入力レジスタＲ０と、
前記蓄積手段CBから読出された前記フイルタパ
ラメータの前記対数値および前記メモリ手段即ち
リードオンリメモリROMから読出された前記純
対数値を連続的に加算するための加算器AD１と
からなるところにある。前記ROMは前記入力レ
ジスタと加算器との間に結合されている。 本発明におけるさらに他の特徴は前記純対数値
の各はそれに対応するコード化された入力サンプ
ル値と同一のアドレスにて前記メモリ手段ME１
の中の異なる場所に蓄積されることにある。 このようにして、たとえばコード化されたサン
プル値の７ビツト語にてメモリ手段をアドレスす
ることにより、これに対応する128の純対数値が
読出されることゝなる。 本発明におけるさらに他の特徴は前記メモリ手
段ME１と蓄積手段CBに蓄積された２つの対数
値は同一対数函数により決められることにある。
前記対数函数Ｙは Ｙ＝128log2562562W ただし、Ｗはフイルタパラメータ（フイルタ係
数）又は入力サンプルのノルマライズされたリニ
ヤ値を示す。 この函数Ｙは次式から求められる。 Y′＝128log256256W Ｙ＝Y′＋128＝128（log256256W＋log256256） 函数Y′の曲線はリニヤセグメントの圧縮特性
の断続点を通り且つ（Ｗ＝１／256、Ｙ＝０）の点を 通る。予め算出されたＹの値がコード化されてメ
モリ手段ME１と蓄積手段CBに蓄積される。Ｙ
の値を予め算出するために後述の如く128値をデ
コードしてリニヤ値に変換する。 Ｗの係数が2562であることはＹが正であること
を意味し、従つてＹ＝０はＷ１／2562に相当し、こ れは比較的に小さな値を有するサンプルを省略し
得るに足る小さな数値である。 本発明による通信方式の実施例においては８個
のマルチプレツクスリニヤフエーズの非循環デジ
タルフイルタと８個の同族のHilbertトランスフ
オーマとを具備し、16入力チヤンネルに対し時分
割マルチプレツクス方式で作動するものである。
８組のフイルタの中の６組は６つの異なる信号通
信用周波数の各に同調する。残りの２組のフイル
タはマルチバンド型のフイルタとなる。６つの信
号通信用周波数間の５個のガードバンドは２個の
中間マルチバンドのフイルタによつて構成され
る。受信機はさらに種々のテストや必要な評価を
行うために必要なメモリを有するマイクロプロセ
ツサを具備している。このマイクロプロセツサは
色々な通信仕様に基いて信号を評価するようにプ
ログラムされる。 以下本発明の一実施例を添付図面を参照して詳
細に説明する。 信号通信方式Ｒ２による信号検出に関する多周
波数受信方式については後記に詳説するが、この
受信機はたとえばＲ１方式、No.５プツシユボタン
方式等の他の信号通信方式による信号を受信でき
るようになされている。従つてこの受信機は各信
号通信方式に対するフイルタ作用を見分けて処理
するようにプログラム可能なマイクロプロセツサ
を具備している。この信号通信方式については他
のCCITTの仕様書がある。Ｒ２方式の仕様書は
オレンジブツク（Sixth Plenary Assembly
Geneva、27 September、８ October 1976）
Vol.V13に記載されており、またNo.５方式につい
てはグリーンブツク（Fifth Plenary Assembly
Geneva、４―15、December 1970）Vol.Vi―２
に記載されている。 Ｒ２方式の仕様書によるインタレジスタの強制
信号通信方式の場合には、６つの周波数信号の中
の２つの周波数信号（正弦波）の組合せは伝送さ
れるデジツト等に用いられるものである。この信
号通信方式においては1380Hz〜1980Hzの高い周波
数範囲のグループから選ばれる６つの信号の中の
２つの周波数の信号と、540Hz〜1140Hzの低い周
波数範囲のグループから選ばれる６つの信号の中
の２つの信号とはたとえばElectrical
Communication、Vol.38、No.１、1963の第130頁
乃至第164頁に記載されたM.den Hertog発表の
「Interregister multi―frequency code
signalling for telephone switching in Enrope」
に記載されたようにデジツトの伝送および受信に
用いられる。 音声周波数のプツシユボタン式信号通信方式の
場合には、加入者が交換機を呼出すためには697
Hz〜941Hzおよび1209Hz〜1633Hzの範囲の２つの
グループの各から１つの周波数が用いられる。 PCM方式においては前記の複合周波数信号は
8kHzでサンプリングしてコード化される。他の
チヤンネルに属している他の複合信号は同一サン
プリング周波数でサンプリングし、たとえば64タ
イムスロツトを有する125マイクロセカンドのフ
レームを形成するようにマルチプレツクスされ
る。各タイムスロツトは所定のチヤンネルに付属
している。 第１図において、多周波数受信方式はマルチレ
ジスタMRと４個の多周波数受信機RC０〜RC３
とを具備している。このマルチレジスタは32のマ
ルチプレツクスチヤンネルからなる２グループを
受信してこれらのチヤンネルを64のマルチプレツ
クスチヤンネルに変換する。第２図は64個に分割
された1.95マイクロセカンドのタイムスロツト
TS０〜TS６３を有する125マイクロセカンドの
タイムフレームＦを示すものであり、タイムスロ
ツトの各１個は64チヤンネルの各チヤンネルに属
している。この64個のマルチプレツクスチヤンネ
ルを形成するために２組の32個のマルチプレツク
スチヤンネルの中の２個のタイムフレームＦ１，
Ｆ１（この各は32個のタイムスロツトTS０〜TS
３１を有している）は相互にタイムスロツトの半
分の期間（3.9／２マイクロセカンド）変位させら れ、且つ各８個の直列ビツトからなるコード化さ
れたサンプル列は８個の並列ビツトに変換され
る。このようにして第２図に示すようにタイムス
ロツトTS０〜TS６３を有するタイムフレームＦ
が得られる。これらのタイムスロツトTS０，TS
１，TS２，TS３，……TS６３はそれぞれフレ
ームＦ１のタイムスロツトTS０（CH０）、フレ
ームＦ２のTS０（CH０）、フレームＦ１のTS１
（CH１）、フレームＦ２のTS１（CH１）……フ
レームＦ２のTS３１（CH３１）に相当する。こ
のようにして並列ビツトが形成されて並列の線１
（１本の線で表示）を介して並列接続の４個の受
信器RC０〜RC３に送信される。各サンプルは大
きさを表わす７ビツトと表示用の１ビツトからな
る８ビツトによりコード化される。このサンプル
は下表に示すように各受信器RC０〜RC３により
受信される。
【表】 受信器により受信される２個の連続サンプル間
の時間間隔は7.8（1.95×４）マイクロセカンドで
ある。前記の順序の入力サンプルを受信するため
に同期パルスSi（ｉ＝０〜３）がそれぞれのカウ
ンタCi（ｉ＝０〜３）と同期する各受信器RC０〜
RC３に送られる。各８ミリセカンドで繰返えさ
れる同期パルスSiは先行パルスＳ（ｉ−１）に対
して1.95マイクロセカンドだけ変位される。Siに
相当するサンプル値はT5カウンタ出力から得ら
れる7.8マイクロセカンドの周期パルスにより各
入力レジスタRiにクロツクされ、その期間中はこ
のレジスタに保持される。後記の如くこのカウン
タは多数の他の出力を有している。各受信器はさ
らにランダムアクセスメモリＭ０〜Ｍ３とトリス
テート出力バツフアＴ０〜Ｔ３とにより構成され
る出力バツフアを備えている。各ランダムアクセ
スメモリは電算機により処理された16チヤンネル
の受信デジツトを蓄積するために少くとも５ビツ
トからなる16の番地を有している。後述の如くチ
ヤンネル毎に受信器が電算処理するのに４フレー
ムの期間を必要とするので、受信器により処理さ
れる２個の連続チヤンネルに対する２個の連続番
地は略４フレーム期間で分割されているので、受
信器のメモリの各番地は各16×４フレーム期間で
更新される。しかしながら各メモリＭ０〜Ｍ３の
16番地は125マイクロセカンドのフレーム期間中
に同時に読出され（１つの番地は各7.8マイクロ
セカンドで読出される）、且つ各トリステートバ
ツフアに蓄積される。母線ｂに並列に接続された
各トリステートバツフアは各7.8マイクロセカン
ド当り略1.9マイクロセカンドの期間中にイネー
ブルされる（イネーブリングは第３図のアンドゲ
ートAND４５により行われる）。４個の受信器か
ら得られる出力は入力サンプルと同一割合即ち
1.95マイクロセカンドであるから前記のイネーブ
リング期間は1.95マイクロセカンドを超過しない
ようになされる。バツフアTiとTi＋１間のイネー
ブリング期間も1.95マイクロセカンドであるから
64チヤンネルの64情報が各受信器から母線ｂを介
してマルチレジスタMRに連続的且つ正しい順序
（チヤンネル０から６４まで）伝送される。 多周波数受信器RC０の作動は他の受信器RC１
〜RC３の作動と同一である。受信器RC０は第３
図に図示の如く主としてデジタルフイルタ部Ｆと
このフイルタ部に必要なパルスを供給するための
カウンタＣ０とからなるフイルタ方式と、メモリ
Ｍを備え且つフイルタ部Ｆから供給されたフイル
タの出力を処理するためのプロセツサPRと、マ
ルチレジスタに伝送される前にプロセツサPRか
らの出力を蓄積するための出力バツフアＭ０とか
ら構成されている。 カウンタＣ０は同期プリセツト可能なカウンタ
で、出力Ｔ０〜Ｔ１６、16個のデータ入力Ｌ１〜
Ｌ１６、データ入力と並列にＣ０に負荷データを
供給するための負荷入力Ｌ０、ならびにクロツク
パルスCLが供給されるクロツク入力CLを具備し
ている。同期化パルスＳ０が負荷入力Ｌ０に供給
され、データ入力Ｌ１〜Ｌ１６はアースされる。
カウンタＣ０たとえばSN型74S163の４ビツト同
期プリセツト可能なカウンタとＤ型フリツプフロ
ツプとを同期カウンタを形成するように接続して
なるものである。これらの接続の詳細については
周知であるので省略する。カウンタＣ０には
8.192MHzのクロツクパルスCLが供給される。第
１出力Ｔ０に現われるパルスの周波数（4.096M
Hz）はクロツクパルスの１／２である。この周波
数は後述の如く受信器が作動する基本周波数であ
る。第４図には同期パルスの前後にそれぞれ出力
Ｔ０〜Ｔ１６に現われる出力パルス０，１，２，
……の時間に対する波形図である。このパルスが
発生するとすべての出力Ｔ０〜Ｔ１６はクロツク
パルスCLの先端においてリセツトされる。前記
の如く同期化パルスＳ０は８ミリセカンドの間隔
で発生する。第４図にはさらに受信器RC１のカ
ウンタＣ１およびカウンタＣ１の出力Ｔ０，Ｔ
１，Ｔ２……（図示せず）に現われるパルス０，
１，２，３，……を同期させる同期化パルスＳ１
が示されている。同期化パルスＳ０とＳ１とは
1.953マイクロセカンドだけ離れている。 （1.953＝7.8／４、各16チヤンネルの４個の受信 器） 第３図においてフイルタ部Ｆは主としてＡ―
law信号圧縮特性によりコード化された入力サン
プルが蓄積されている入力レジスタＲ０と、各入
力サンプルの２進値をベースシステム２５６にお
いて対数２進値に変えるためのメモリME１と、
フイルタ係数の２進値コードの対数値を蓄積する
係数バンクCBと、後述する如くカウンタ出力Ｔ
１〜Ｔ１１に現われるアドレスを係数バンクCB
に正確にアドレスするように変換する変換回路
TRと、入力サンプルの対数値とCBから読出さ
れたそのフイルタ係数とを加算する加算器AD１
と、各加算された対数値の２進値のコード化され
たリニヤ値とそれらの２つの補正値とを蓄積する
メモリME２と、フイルタ係数およびサンプルの
両表示ビツトが異なる場合に出力するORゲート
Ｅ０と、メモリME２から読出されたものを蓄積
するレジスタRPと、後述する如くAD２に蓄積
された値とアキユムレータACに蓄積されたフイ
ルタ出力とを加算するAD２と、ラツチTLと、
２―１セレクタＳ２―１と、遅延回路DE１およ
びDE２と、ならびにデマルチプレツクサDMと
から構成されている。 デジタルフイルタ部Ｆの作動を説明する前にイ
ンパルスレスポンス方式のデジタルフイルタの原
理について説明する。この原理の詳細については
たとえばJohn Wiley ｄ Sons発行の単行本
「Introduction to Digital Filtering」第75頁乃至
第88頁の記載およびPrentice―Hall Inc.発行の
「Theory and Applications of Digital Signal
Processing」第77頁乃至第84頁の記載を参照され
たい。 入力サンプルのシークエンスＸ〔―（Ｎ−１）
Ｔ〕，……，……，……，Ｘ（−Ｔ），Ｘ（０Ｔ），
Ｘ（Ｔ），Ｘ（RT），……Ｘ〔（Ｎ―１）Ｔ〕を受信
するリニヤデジタルフイルタは以下の如く示され
る。ただしＴはサンプリング時間を示す。 Ｙ（nT）＝K=N-1 〓K=0 Ｃ（KT）Ｘ〔（n-k）Ｔ〕 ……(1) ただしＣ（０Ｔ）〜Ｃ〔（ｎ―１）Ｔ〕はＮ荷重
係数又はフイルタを決めるフイルタ係数。 Yn＝K=N-1 〓K=0 CKXo-K ……(2) 又は Y0＝C0X0＋C1X-1＋……＋CN-1X-(o-1) Y1＝C0X1＋C1X0＋……＋CN-1X-(N-2) …… Yo＝C0Xo＋C1Xo-1＋……＋CN-1X-(N-1) …… YN-1＝C0XN-1＋C1XN-2＋……＋CN-1X0 ……｝(3) 従つて出力シークエンスYoは入力シークエン
スXo〜Xo(N-1)の初期値の荷重された全合計とな
る。Ｘ（ｔ）は時間に対するサンプリング係数。
フイルタはＮ段のシフトレジスタの如く考えるこ
とができる。即ち入力シークエンスがシフトする
ようになされ、各段が荷重回路を介してそれぞれ
出力加算器に接続されているようなシフトレジス
タと考えることができる。シークエンスX0，X1，
……XN，XN+1中のすべてのＮのサンプリングX0
〜XN-1がシフトレジスタにシフトされない限り、
Yoはフイルタ中に存在する多数のサンプルの一
部を合計したものとなり、Ｎ−１のサンプルX0
〜XN-1がフイルタに供給された後だけ安定状態
となる。通常はデジタルフイルタFIRが「サンプ
ルイン、サンプルアウト」ベースとして用いら
れ、従つて出力Yoは入力サンプルがフイルタに
供給されるときは何時でも取出すことができる。
しかしながら本発明においてはＮ番のサンプルが
Ｎ係数のフイルタに供給される毎に出力が得られ
るようになされている。 シークエンス１，０，０，……がFIRフイルタ
に供給されると、出力シークエンスC0，C1，…
…CN-1が得られる。時間に対するこのシークエン
スがユニツトインパルスレスポンス（UIR）と呼
ばれる。 フイルタのＺトランスフオームは次のように
UIRから得られる。 Ｚ（ｚ）＝K=N-1 〓K=0 CKZ-K ……(4) ただしＺは可変コンプレツクス。 FIRフイルタの周波数レスポンスはＺにeJWTを
代入して得られる。ただしＪ＝√−１、ＷとＴは
それぞれ角速度とサンプリング期間を示す。 即ちＺ（eJWT）＝K=N-1 〓K=0 CKe-JKWT ＝｜Ｚ（eJWT）｜eJP(W) ただし｜Ｚ（eJWT）｜およびＰはそれぞれコンプ
レツクスＺの係数と位相を示す。 本発明において用いるFIRフイルタは一定のグ
ループ遅延（Ｐ＝AW＋Ｂ、ＡとＢは常数）を有
するリニヤフエースフイルタである。この場合の
UIRは対称形又は非対称形のものである。第１１
図には対称形のUIRは32の係数C0〜C31によつて
特性づけられたデジタルフイルタとして示されて
いる。このレスポンスは中央点ｍに対して対称形
である。同様に第１２図には非対称形のUIRが32
の係数を有するデジタルフイルタとして示されて
おり、中央点ｍに対して非対称形のレスポンスを
有する。前者の場合にはUIRが対称点において反
照されている時にはＺトランスフオームは不変と
なり、従つて周波数レスポンスは不変のまゝとな
る。後者の場合にUIRが非対称点において反照さ
れる時には周波数レスポンスの位相Ｐが奇数番の
πラジアンだけ増加し、従つてフイルタ出力信号
が反照されない出力信号に対して180゜宛で変位す
る。これは反照されたUIRのＺトランスフオーム
は反照されないものと反対となり（2q＋１）π
＝−１（ただしｑは整数）となるからである。 たとえば対象形のインパルスレスポンスを有す
るバンドパスフイルタからHilbertトランスフオ
ーマが導出されると略同一周波数レスポンスを有
し、インパルスレスポンスが非対称形であるフイ
ルタが得られる。さらにHilbertトランスフオー
マから出る出力信号は略同一周波数レスポンスを
有するバンドパスフイルタの出力信号に対しπ／２ ラジアンだけ変位する。Hilbertトランスフオー
マについては前記「Theory and Applications
of Digital Signal Processing」中の第67頁〜第
70頁および第168頁〜第177頁に記載されている。
前述のように受信器RC０の作動は他の３個の受
信器の作動と同一であるから、その中の１つだけ
について説明する。信号通信方式Ｒ２による
MFC信号を受信する受信器の作動について以下
に第３図に基いて簡単に説明する。その詳細につ
いては後述する。 前述の如く一連のコード化されたPCM（Alaw
圧縮）のサンプル（７データビツト＋１表示用ビ
ツト）が1.95マイクロセカンドの間隔でマルチレ
ジスタMRから受信器RC０〜RC３に送られ、連
続的にこれら受信器にクロツクされ、各受信器は
各7.8（1.95×４）マイクロセカンド毎に到来する
各16チヤンネルの一連の16の第１サンプルを受信
する。125マイクロセカンド後にこの受信器は16
の第２サンプルを受信する。これらのサンプルは
7.8マイクロセカンドの間入力レジスタＲ０に順
に蓄積され、メモリME１をアドレスするための
アドレス語として用いられる。このメモリME１
の各アドレス番地にはアドレス語に対応するベー
スシステム２５６の対数２進値が蓄積されてい
る。加算器AD１においてME１から読出された
対数２進値には対応する係数バンクCBから読出
されたフイルタ係数の対数２進値が加算される。
この加算方法と係数バンクからの読出方法につい
ては後に詳説する。加算器AD１からのフイルタ
出力の一部はメモリME２をアドレスするための
アドレス語として用いられ、このメモリME２の
各番地にはこのアドレス語に対応するリニヤ２進
値が蓄積されている。ME２から読出された値は
直ちにレジスタRPに蓄積される。一部分のフイ
ルタ出力はAD２に加算され、アキユムレータ
ACに蓄積されて後記の如く完全なフイルタ出力
となる。完全なフイルタ出力はマイクロプロセツ
サPRの入力レジスタ（図示せず）に伝送蓄積さ
れ、その中でさらに処理される。 実際的にはデジタルフイルタ部Ｆは16のマルチ
プレツクスデジタルフイルタで構成される。何故
なら16のチヤンネルに属しているサンプルは16の
フイルタ即ち６のバンドパスフイルタにて処理さ
れるようになつており、各フイルタはその各中心
が６個の周波数の各中心にあり、その中から２個
の周波数が信号通信用のコードと、６個の
Hilbertトランスフオーマと、２個のマルチバン
ドフイルタと、それに対する２個のHilbertトラ
ンスフオーマとを構成するように選ばれる。その
目的はこれらのフイルタの出力から位相に無関係
な信号とそのHilbertトランスフオーマを導出す
るためである。これは前記の如くこのフイルタを
通つた出力値は同一の正弦波状入力信号から90゜
だけ位相が変位するので可能となる。位相に無関
係な信号は出力値の２乗値を加算することにより
得られる。各フイルタは128フイルタ係数を有し
ているので、少くとも各チヤンネル毎に128サン
プルが供給されるようにしてフイルタが完全なフ
イルタ出力を供給し得るようにされている。各サ
ンプルが125マイクロセカンドの間隔で分離され
ているので各チヤンネル毎に16ミリセカンド毎に
完全なフイルタ出力が得られる。チヤンネルのフ
イルタ出力は後述の如く先行のものに対し４フレ
ームだけ遅延されている。この遅延はその間にプ
ロセツサが特定チヤンネルのフイルタ出力を処理
するのに必要とされるものである。実際上はフイ
ルタ部Ｆは各チヤンネル毎に各８ミリセカンド毎
に完全なフイルタ出力を供給し得るようになされ
ている。何故ならこのフイルタ部は同一チヤンネ
ルに対し２個の出力を計算し、この計算値は後述
の如く互に64フレームだけ変位されているからで
ある。プロセツサが16チヤンネルを処理するとそ
の時間は125マイクロセカンド×16×４＝８ミリ
セカンドとなるが、第16番目のチヤンネルの出力
が処理されると再び最初のチヤンネルが処理され
るようになされる。チヤンネル毎の完全なフイル
タ出力は16個の完全な出力即ち６個の周波数とそ
れらのHilbertトランスフオーマ用の６個のバン
ドパスフイルタの12個の出力と、２個のフイルタ
とそのHilbertトランスフオーマ用の４個の出力
となる。所定チヤンネルに対し16個の完全な出力
が得られると64フレームだけ変位した16個の不完
全出力も蓄積されるが、これらの出力はマイクロ
プロセツサには伝送されない。完全な出力が得ら
れる時間は244（＝125／16×32）ナノセカンドであり、 これがマイクロプロセツサのバツフアに伝送され
る。16個の完全な出力を得るための時間は244ナ
ノセカンド×16＝3.9マイクロセカンドとなる。
7.8マイクロセカンドの中の残りの3.9マイクロセ
カンドの間に前記16個の不完全フイルタ出力がア
キユムレータACに蓄積される。完全フイルタ出
力の伝送は前記４フレーム中の最初のフレームの
間に行なわれる。最初のフレーム中の残りの時間
ではマイクロプロセツサに送られる情報はない。
何故なら次の完全出力（次のチヤンネルの）は最
初のフレーム後の３フレームの間に得られるだけ
であるからである。この３フレームの間にマイク
ロプロセツサは蓄積された出力を処理する。次の
チヤンネルの新しい完全出力は第５番目のフレー
ムの始まりのところで得られる。この出力は第５
フレームの間にマイクロプロセツサのバツフアに
蓄積され次に続く３個のフレームの間に処理され
る。前記３個のフレームの間の各チヤンネルに対
しプロセツサはメモリＭに蓄積されたインストラ
クシヨンのプログラムにより次のジヨブを遂行す
る。 Ａ Recognition phaseの期間 １ ８組の完全フイルタ出力から８相の独立係
数を計算する。各組は所定フイルタから得ら
れた完全出力とそのHilbertトランスフオー
マからなる。 各係数は次の近似式によつて計算される。 √2＋2√＋１3 ａ＞ｂ ただしａとｂは一対のフイルタ出力。この
近似式に関してはProceedings of the
1EEE、july 1972中の第921頁〜第923頁に記
載されている。 ２ ８係数の中から最大値を決め且つそれから
２個のスレツシヨルド値D1，D2を導出する。
このスレツシヨルド値D1，D2はそれぞれ最
大値以下で12dBと24dBである。 ３ ２個のフイルタからのフイルタ出力とスレ
ツシヨルド値D1とを比較し、D1以下のとき
にこれを受入れる。フイルタ出力の一方が
D1より大である時には受信機は阻止される。 ４ 他の６個のフイルタの各フイルタ出力とス
レツシヨルド値D1とD2とを比較する。出力
がD1より大であるか又はD2より小である時
にはアクセプトされてレジスタに入れられ
る。出力がD1とD2との中間にある時には受
信器は阻止される。 ５ two―out―of―sixテストを行う。即ち２
個のフイルタ出力と前記６個のフイルタの中
の残りの４個のフイルタの出力とがそれぞれ
D1より大でD2より小であるときに受信機は
受信信号を検出する。 ６ 前記テストが所望通りに行なわれている時
だけ検出信号をアクセプトする。即ちtwo―
out―of―sixテストが８ミリセカンド間隔で
分離されて行なわれる間に信号が検出される
ようになされる。フイルタ出力が２個のスレ
ツシヨルド値D1とD2との間の値となると受
信器は阻止される。この場合は大きな周波数
スペクトラムを有するノイズ信号を受信する
ような場合である。 Ｂ locking phaseの期間 信号がアクセプトされるとプロセツサが第２
フエース即ちロツキングフエーズを実行する。 １ このロツキングフエーズの間に６個のフイ
ルタ出力を固定スレツシヨルド値D3（＝−
38dBm、0dBmは774.6ミリボルトのレベル
に相当）と比較する。少くとも８ミリセカン
ドの時間間隔で分離されている２個の連続的
な出力がD3より大でなければならない。受
信されたノイズ信号により１個以上のフイル
タがD3より大きな出力を供給すると、受信
器はロツクされ、ロツキングフエーズ中のノ
イズ信号の受信は受信器に影響を与えない。
従つて−38dBmのスレツシヨルド値より大
きいフイルタ出力を有する各到来信号には感
じなくなる。逆方向の信号はエミツタに送ら
れ、エミツタはこれを受けて正方向信号の発
信を停止する。若しも受信器が前記の方法に
よつて感じなくならないで且つ受信器がデジ
ツトを検出して直ちに開始されるものとする
と、所定の正方向信号とノイズ信号とが同時
に存在し、且つこのノイズ信号が正方向信号
の発信終了前になくなるような場合には受信
器は同一デジツトを２度連続して検出し得る
こととなる。 ８ミリセカンドにて分離された２個の連続
的チエツクの後にフイルタ出力がD3以下の
場合には受信器は開始される。 ２ 信号がアクセプトされ、デジツトが検出さ
れるとこのデジツトの２進値が出力バツフア
MOに入力される。 次にフイルタ部Ｆの周波数レスポンス又はフイ
ルタ曲線について説明する。これらのフイルタ曲
線は第１３図に示す如くその各は前記の如く
MFCにおいて用いられる６個の信号通信用周波
数0〜5の各１つに中心周波数がある６個のフイ
ルタ曲線０〜５と、２個のフイルタ曲線６と７と
から構成される。信号通信用周波数はこれらのも
のから互に120Hz離れている。各フイルタ曲線０
〜５は６組のバンドパスフイルタＣ０〜Ｃ５に対
応し且つそれらの各HilbertトランスフオーマＨ
０〜Ｈ５はそれぞれ次のような特性を有してい
る。 １ バンド巾は−10dB減衰で120Hz（中心周波数
に対し±60Hz） ２ サイドロープ（図示せず）−36dB以下 ３ バンド巾は−36dB減衰で220Hz 各組Ci，Hi（ｉ＝０〜７）のフイルタは略同一
周波数レスポンスを有し、これらフイルタの出力
信号の位相はπ／２ラジアンの奇数倍だけ異な
り、各組の出力は位相に無関係な値を得るために
受信信号の大きさを計算するのに用いられる。各
フイルタの対応する対称形および非対称形のユニ
ツトインパルスレスポンスとその各のHilbertト
ランスフオーマはそれぞれすべて128係数を有し
ている。 第１３図に示す如くスレツシヨルド値D1とD2
は曲線１と２から導出され且つそれぞれ曲線１〜
６のトツプ以下の−12dBと−24dBのところに位
置している。これらのトツプは0dBの基準値を有
している。 フイルタシステムは２個のマルチバンドフイル
タＣ６とＣ７と、それらに対応して中間のパスバ
ンド６，７を有するHilbertトランスフオーマＨ
６，Ｈ７とから構成される。フイルタＣ７，Ｈ７
は３つのパスバンドを有し、フイルタＣ６，Ｈ６
は２つのパスバンドを有する。これらのフイルタ
の各パスバンドは各周波数600Hz、720Hz、840Hz、
960Hz、1080Hzの各１つに中心周波数を有し、こ
れらの各周波数は２個の連続する信号通信用周波
数の算数平均値である。フイルタは次のような特
性を有している。 １ 最高利得 約−8dB ２ サイドローブ（図示せず）−21dB以下 このFIRフイルタは前記「Theory and
applications of Digital signal processing」の
第194頁乃至第204頁に記載された如くREMEZ変
換アルゴリズム（J.Mc clellan）を用いて電算機
により設計されたものである。各フイルタＣ０〜
Ｃ５，Ｈ０〜Ｈ５（フイルタ曲線０〜５）はフイ
ルタ曲線とスレツシヨルドD2との交叉により規
制される略46.5Hz（曲線１だけに表示）のバンド
巾BWを有している。たとえば曲線１のバンド巾
BWはスレツシヨルドD2とこれに隣接するフイル
タ曲線０と２との交叉により求められる。バンド
巾はさらにスレツシヨルドD1とフイルタ曲線６，
７との交叉により定められる。この例では曲線１
におけるD1と曲線６，７との交叉Q′１とQ″１と
は曲線０，２とD2との交叉点と略同一垂直線上
にある。たとえば曲線６および７が上昇すると
D1と６，７との交叉点Q′１，Q″１はBW内で降
下し曲線６，７の位置によりバンド巾をさらに減
少させることとなる。実際上は前記の如くフイル
タ６，７の出力がD1より大きくなるとシステム
は阻止される。BWがD2と隣接フイルタ曲線との
交叉点により規制される理由については後述す
る。 次に他の実施例について説明する。 １ ２重周波数成分を有するMFC信号の受信の
例。 MFC信号の成分が周波数2と′1とからな
り、′1の大きさが最大であり、且つ′1の周波
数が1と僅かに異なつており前述のバンド巾
BWの中の周波数の範囲内にあるものと仮定す
る。D1およびD2上のスレツシヨルド値Ｑ１お
よびＱ２は前述の如くフイルタ組Ci，Hi（ｉ＝
０〜５）の最高レスポンス即ちフイルタ組Ｃ
１，Ｈ１から得られるレスポンスから導出され
る。フイルタ組Ｃ６，Ｈ６；Ｃ７，Ｈ７から得
られるフイルタ出力値はスレツシヨルド値Ｑ１
と比較され、これらの出力値がＱ１以下の際に
その出力は他の試験のためにアクセプトされ
る。フイルタ組Ci，Hi（ｉ＝０〜５）から得ら
れる出力値はスレツシヨルド値Ｑ１およびＱ２
と順に比較される。その比較結果は下記の通
り、 組 出力値 Ｃ０，Ｈ０ ＜Ｑ２ Ｃ１，Ｈ１ ＞Ｑ１ Ｃ２，Ｈ２ ＞Ｑ１ Ｃ３，Ｈ３ ＜Ｑ２ Ｃ４，Ｈ４ ＜Ｑ２ Ｃ５，Ｈ５ ＜Ｑ２ この例では２組のフイルタ出力値がＱ１以上
であり、他の４組のフイルタ出力値はＱ２以下
となり、この出力はプロセツサPRにより実行
される２―out―of―６テストによりアクセプ
トされる。入力信号がバンド巾BW以外の周波
数を有する場合には隣接するフイルタの何れか
がＱ１およびＱ２間の出力値となり、この場合
には受信器が阻止されるか又はＱ１以上の出力
値となる場合には２個の隣接するフイルタの出
力値が同一周波数信号に対しＱ１以上となるの
で２―out―of―６テストは行なわれない。前
述の如くバンド巾は通常D2と２個の隣接する
フイルタ曲線との交叉点により決められる。バ
ンド巾の制限はさらにフイルタを用いて行なわ
れる。 ノイズに対しては２―out―of―６テストが
行なわれないか又はノイズ信号が大きなスペク
トラムを有しているのでフイルタ出力値として
はＱ１とＱ２との間の出力値となる。２個のス
レツシヨルドを用いる同一原理のアナログ受信
器が米国特許第3961143号明細書に記載されて
いるのでこれ以上の説明は省略する。 ２ 単一周波数信号の受信例。 フイルタがない場合にはイミテーシヨン（デ
ジツトの誤検出）が生じ易い。その理由は受信
器は単一周波数に対しては応動し易いからであ
る。実際上たとえば単一周波数Sを有する信
号が２組のフイルタ組Ｃ０，Ｈ０；とＣ１，Ｈ
１で受信されるとフイルタ出力値が何れもスレ
ツシヨルド値QS以上となるので容易に受信さ
れる。他の周波数信号がなければ２―out―of
―６テストは進行する。しかしながらフイルタ
組Ｃ７，Ｈ７の出力値Ｙ７がD1のQS以上であ
るので反対方向に作用する。第１３図において
スレツシヨルド曲線D1と隣接フイルタ曲線
（この場合には曲線１および２）との交叉点１
２３および１３２により決められる周波数領域
RGは単一周波数信号により生ずるイミテーシ
ヨンをなくすために設けられるものでこのため
図示の如くフイルタが挿入される。 フイルタとしては図示の如く分割して設ける必
要はないこと明らかである。他の場合としてはた
とえばフイルタのローブが他のフイルタ部を構成
するようにしてもよい。たとえば第１４図に示す
如くローブ０′，１′，２′，３′，４′および５′は
それぞれフイルタ曲線０，１，２，３，４および
５の一部を構成する。 デジタルフイルタ部Ｆの作動を第３図および第
５図乃至第７図を参照して説明する。第５図はサ
ンプルシークエンスXk,0〜XK,15を示す。ただしｋ
はフレームFkのｋに対応する符号であり、第２
の符号はチヤンネル数を示す。第128番目のフレ
ームで第16番目のチヤンネルを有するサンプルは
X127,15と表わされる。フイルタ部で全サイクルに
より全フイルタ出力を得るために用いられるサン
プルはチヤンネル毎に128サンプルあり、且つこ
のサイクルにおいてサンプルX0,jとX128,j；X-1,j
とX127,j（ｊ＝０〜15）とはそれぞれ均等物であ
り、従つてサンプル値X0とX128；およびX-1と
X127とが異なつていてもこれらのものは同一フイ
ルタ係数により乗算化されることとなる。そのた
め次のように表わされる。 （Ｘ）k,j≡（Ｘ）k±128,j フレーム間が125マイクロセカンドであるので
同一チヤンネルのサンプル間の間隔は7.8マイク
ロセカンド（125／16）となる。 第６図は入力サンプルシークエンスが６個のフ
イルタと２個のフイルタのユニツトインパルスレ
スポンスとたたみこまれる概略の方法を示す。こ
れらのインパルスレスポンスのシークエンスは Ci k（ｉ＝０〜７、ｋ＝０〜127） Hi k（Hilbertトランスフオーマに対し） たとえばC0 kのシークエンスでは C0 0、C0 1、C0 2……C0 127はフイルタＣ０のユニツトイ
ンパルスレスポンスである。 縦行のXk,0と横行のＦ＝ｋ＝０との交点である
ボツクス０64は次のフイルタ係数 C0 0、H0 0、C1 0、H1 0、C2 0、H2 0、……C7 0、H7 0、
C0 64、H0 64、C1 64、H1 64、……C7 64、H7 64 が入力サンプル値X0,0で順に乗算化されることを
示す。実際上は後述の如くこれら係数とサンプル
の対数値の加算が乗算化の代りに行なわれる。同
様にボツクス６８4（第16行、第１列）は C0 68、H0 68、C1 68、H1 68、……C7 68、H7 68 C0 4、H0 4、C1 4、H1 4、……C7 4、H7 4 と入力サンプル値Xk,15（ｋ＝０）との加算を示
す。 ４個のフレームＦ０〜Ｆ３が16フイルタ（８フ
イルタ＋8Hilbertトランスフオーマ）の128係数
の全てを処理した後に次の４フレームＦ４，Ｆ
５，Ｆ６，Ｆ７、第０行（第６図）に対してもそ
れぞれフレームＦ０，Ｆ１，Ｆ２，Ｆ３、第15行
のものと同様に対数加算が行なわれるが、これと
反対の順序即ち入力サンプルXk,0の対数値が Ci 4とCi 68 ｋ＝４ Ci 5とCi 69 ｋ＝５ Ci 6とCi 70 ｋ＝６ Ci 7とCi 71 ｋ＝７ の対数値と順に加算される。 第１行から第15行に対しては逆の順にならない
が所定行の値は先行する４フレームの行の値と同
じである。 第６図のコンボリユーシヨン表の他の特性につ
いてはさらに後述する。 第７図はすくなくとも各10ビツトからなる32×
16×４＝2048番地を有するリードオンリーメモリ
CBの32ラインのボツクス０64に関するフイルタ
係数を蓄積する方法を示すもので、10ビツトの中
８ビツトはコード化された対数値を蓄積するため
のものであり、１ビツトは表示用、残り１ビツト
は各フイルタ係数用のコントロール用ビツトであ
る。CB中のメモリ部SnとCtはそれぞれコード化
された対数値の表示ビツトとコントロールビツト
である。このメモリ部SnとCtの読出出力は専用
ORゲートＥ０の入力の１つに接続されそれぞれ
RPのステージSRに接続される。コントロールビ
ツトは後述の如くコード化された第１の係数Ｃ
０，Ｈ０の場合を除き各コード化されたフイルタ
係数に１セツトされている。リードオンリーメモ
リCBはたとえばインテルの型式3628の６個の1k
×８ビツトメモリからなり、その中の３メモリが
正方向周波数用フイルタに対するフイルタ係数で
プログラムされ、残りの３メモリは負方向周波数
用に用いられる。このメモリ読出すためには11ビ
ツトのアドレス語が必要とされる。これらのアド
レスはアドレスカウンタにより出力Ｔ１〜Ｔ１１
（第３図）に供給される。転送回路TRは後述の
如く前記各４個のフレーム後の変化を吸収するた
めに用いられる。各到来サンプルの対数値は32の
フイルタ係数の対数値に加算されるようになつて
いるので、各加算操作は244ナノセカンド
（7.8マイクロセカンド／32）の間接続する。メモリ CBの読出しレートは4.096MHzであり、これはフ
イルタ部Ｆが作動する基準レートである。 前述の如くフイルタ係数と入力サンプルの各２
進値コードの対数値がリードオンリーメモリCB
とME１に蓄積される。これらの入力サンプルは
後述の如くＡ―law（圧縮特性）に基いてコード
化される。リードオンリーメモリME１の番地に
はそれぞれ番地アドレスに等しい入力サンプルの
コード値に対応する２進値コードの対数値が蓄積
されている。前記圧縮コードによりコード化され
た入力サンプル値を２進値コードの対数値に変換
する方法については第１０図を参照して以下に説
明する。第１０図において実線はＡ―lawによる
前記信号圧縮特性を示すもので、これはノルマラ
イズされたリニヤアナログ電圧Ｖの函数としてコ
ード化された信号電圧値に相当するものである。
ノルマライズされた値の１に相当する最大電圧値
は3.14dBmの信号に相当する最大電圧値即ち1.57
ボルトに相当する。これは８のリニヤセグメント
OAからGHからなり各セグメントはさらに16等
分される。各リニヤセグメントの前記等分化され
た部分の電圧のサンプル値は同一コードである。
たとえばV′，V″間の値は同一２進値コードを有
する（１ビツトは表示、３ビツトはセグメント、
４ビツトは数量を表わす）。セグメントOAは原
点０を通り、セグメントOAとOBとは同一傾斜
角を有している。点線は点Ｈ，Ｇ，Ｆ，Ｅ，……
ＡおよびＶ＝１／256を通る対数曲線を示す。この曲 線は次式で表わされる。 Ｙ＝128log256256V (1) ただし256は対数のベースで Ｖ＝１／256に対し Ｙ＝０ Ｖ＜１／256 Ｙ＝負数 Ｖ＞１／256 Ｙ＝正数 Ｖ＝１ Ｙ＝128 となる。 Ａ―lawによりコード化されたサンプル値に相
当する対数値を求めるために次の中間段階の操作
が行なわれる。 １ サンプルのコード値に対応するＶのアナログ
値を決定する。前記等分化された区間のＶ値は
同一コードを有しているので、Ｖの数字的な平
均値はデジタル―アナログ変換における通常の
値と等しい。たとえばサンプルコード11101011
に対応するＶ値はV′＋V″／２である。この平均値 を等式に代入すると Ｙ＝128log256256V＋128 ＝128（log256256V＋１）＝128log2562562V
(2) この等式を表わす曲線が第１０図の点線であ
りその上部が128に到達する。このようにして
得られたＹの値がコード化される。このコード
値は前述の如くメモリME１に蓄積される。(2)
式からノルマナイズ値が１／2562＝１／65536＝1.5× 10-5で示す小さな値を有するサンプルだけが
log256256＝１となり、ノルマナイズ値が1.5×
10-5以上のサンプルは正の対数値を有する。Ｖ
値が1.5×10-5以下のサンプルは無視し得るの
で負の対数値を用いる必要はない。 サンプルのコード化に伴う誤差は残るが圧縮値
の代りに対数値を使用することにより操作が一層
良好となる。 同様に変位された対数曲線は入力サンプルの場
合と同様に係数バンクCBに蓄積するためにフイ
ルタ係数をコード化するのに用いられる。ゲイン
フイルタから得られた係数値は横座標値であり、
この場合負の対数値は用いられない。フイルタ係
数と入力サンプルの表示ビツトはＥ０の専用OR
ゲートに接続され、そのゲート出力はメモリME
２から読出される値又はその２個のコンプレメン
トの何れかを決定する。メモリME２は入力語を
アドレスに用い対数入力値をそれに対応するリニ
ヤ値に変換する。このメモリは２セクシヨンから
構成されている。その中の１セクシヨンは入力サ
ンプルとそれに対するフイルタ係数の表示が同一
である時にイネーブルされるリニヤ値を含み、他
のセクシヨンは前記表示が異なる時にイネーブル
される２個のコンプレメントのリニヤ値とを含
む。 サンプルX0，0′が受信器の入力に入るとサンプ
ルは第３図のカウンタCOの出力Ｔ５からROのイ
ネーブル入力に供給される7.8マイクロセカンド
のパルスの先端縁で入力レジスタROにクロツク
され、且つこのサンプルは7.8マイクロセカンド
の間レジスタに保持される。メモリME１がアド
レスされて加算器AD１に対数サンプル値を供給
する。7.8マイクロセカンドの間係数バンクは32
回アドレスされ、各244ナノセカンドの間対数フ
イルタ係数値を加算器AD１に供給する。読出さ
れた各フイルタ係数値に対応する表示ビツトとコ
ントロールビツトとはそれぞれＥ０の入力の１つ
とSRに供給される。これらの対数フイルタ係数
値は対数サンプル値と加算され、加算器の出力値
はメモリME２をアドレスするためのアドレス語
として用いられる。メモリME２は前述の如くゲ
ートＥ０の出力に対応するリニヤ値又はその２個
のコンプレメントを供給する。各244ナノセカン
ド毎に出力がME２，ME１，AD１およびME２
の出力に現われ、且つその出力を約240ナノセカ
ンド遅延させる。メモリME１，ME２と加算器
AD１に用いられる型式はたとえばそれぞれイン
テル型3624と3625およびT1型SN7LS283である。 次にそれぞれパイプラインレジスタRP（型
74S175）とアキユムレータACとを示す第８図お
よび第９図を用いてフイルタ部Ｆの作動を説明す
る。このアキユムレータはチヤンネル当り32のメ
モリ番地（512メモリ番地）を有するランダムア
クセスメモリRAMからなりたとえばフエアチヤ
イルド型93425メモリ（1k×１ビツト）の一部を
使用するようにして構成される。従つて各32メモ
リ番地からなる16ブロツクから構成される。各メ
モリ番地は16ビツトからなる。フイルタ出力を特
性づける読出し語は16ビツトからなる。512メモ
リ番地をアドレスするのに必要なアドレス（ビツ
トの）はアドレスカウンタＣ０（出力Ｔ１〜Ｔ
９）によつて供給される。第９図の右側には16ブ
ロツク１〜１６が示されている。各ブロツクは各
16メモリ番地の２部分に分割されている。たとえ
ばブロツク１は部分１ａと１ｂに分割され、部分
１ａは第９図の左側に示されている。この部分１
ａはユニツトインパルスレスポンスCi 0……Ci 127
（ｉ＝０〜５）により特徴づけられる６個のフイ
ルタと、ユニツトインパルスレスポンス（ｉ＝
６、７）により特徴づけられる２個のフイルタ
と、それぞれに対応するHilbertトランスフオー
マHi 0、……Hi 127（ｉ＝０〜７）の各全フイルタ出
力をそれぞれ蓄積し得る16メモリ番地を有してい
る。この16の全フイルタ出力はブロツク１の部分
１ａに示されている如く概略の方法により次式で
表わされる。 Y0＝127 〓0 Ci kXk,0 (1) Y′0＝127 〓0 Hi kXk,0 (2) 第９図のものは簡単化するためにメモリCBの
全番地に蓄積されている全フイルタ出力を示して
いるが、これは１例に過ぎないものである。実際
上は各出力Y0とY′0が得られた後に64フレーム時
間間隔又は８ミリセカンドの間に次式で表わされ
る16個の全フイルタ出力が得られる。 Y64＝127 〓0 Ci kXk+64,0 (3) Y′64＝127 〓0 Hi kXk+64,0 (4) この理由はユニツトインパルスレスポンスは前
述のサンプルシークエンスX64,0、X65,0……
X127,0、（Ｘ）0,0……（Ｘ）63,0、（Ｘ）k,Jでコンボ
リ
ユートされるからである。一般的にはY0を得た
後のｎフレームで次の全出力が得られる。 yn＝127 〓0 Ci kXk+o,j ｊ＝０〜15 第９図の右側の図から１ブロツクからの出力は
その前のブロツクからの出力の後の４フレーム時
間間隔の間に得られることおよび第16番目のチヤ
ンネルの部分１６ｂからの出力が得られた後の４
フレーム間に再び部分１ａ（第１番目のチヤンネ
ル）からのフイルタ出力が得られることがわか
る。 前述の方法でフイルタ出力を得るのはマイクロ
プロセツサで各チヤンネルのフイルタ出力を評価
するのに４フレーム時間間隔を必要とするからで
ある。マイクロプロセツサはたとえば型式
AN2901（Micro Devices）のバイポーラマイク
ロプロセツサスライスである。 第８図はパルス波形図でＴ０はアドレスカウン
タＣ０（周期Ｐ、244ナノセカンド）の出力端子
Ｔ０のクロツクパルス、T′０はＴ０の１／４周
期遅延のクロツクパルス、１および４はそれぞれ
第３図のデマルチプレツクサDMの端子１および
４の出力パルス、de２はパルス４の25ナノセカ
ンド遅れのパルスである。（出力端子２，３の出
力パルスは使用されない）。パルスＴ０とT′０は
１個のデータ入力が常時lowとなつているDMの
２個のアドレス入力に供給される。これらのアド
レス入力は連続的にアドレス01、00、10、11を供
給し、それによつて出力１，２，４，３を選択し
てこれらを順にlowとする。出力４はACの書き
入力WRに接続され、且つ出力パルス４を25ナノ
セカンド遅延させる遅延線DE２を介してRPのイ
ネーブリング出力Ｅに接続される。入力WRは
lowの時に動作する。DMの出力１は
TransparentラツチTLのイネーブリング入力Ｅ
３に接続される。第８図から明らかなように動作
状態のlowの期間Ｔ４を除きACは読出し状態と
なつている。レジスタRPの入力に現われる情報
はRP中に蓄積され且つＴ４の終端のパルスde２
の立上り縁（即ち３１）でＥ１がトリガされると
RPの出力から情報が得られる。ACの出力はラツ
チTL（T1型SN74S373）に接続され、その出力が
トリステートバツフアTB（型SN74LS241）を介
してマイクロプロセツサPRに接続され且つ２―
１データセレクタＳ２―１（型SN74S257）に接
続されている。このデータセレクタの他の入力ブ
ランチは接地され、その出力は図示の如く加算器
AD２の入力の１つに接続される。RPのステー
ジSRはデータセレクタＳ２―１の選択入力SEと
イネーブリング入力Ｅ２に接続され且つトリステ
ートバツフアTBに接続される。 たとえば第８図においてパルスde２の立上り
縁３１でCkXkがRPに蓄積され、RPの出力から
これを取出してAD２に供給されるものと仮定す
る。Ｔ３の期間その合計k-1 〓0 CkXkがACから読出
される。ACから読出されたデータはパルス列１
のパルスでイネーブルされているTLと以下の理
由により非接地入力を選択するＳ２―１とを介し
てAD２に伝送される。トリステートバツフア
TBがブロツクされているのでこれらのデータは
マイクロプロセツサには伝送されない。Ｔ４′の
期間k 〓0 CkXkはADD２内に形成され、T5期間の間
ACの適当なメモリ番地に蓄積され、その後この
合計が再び読出されて次のCk+1Xk+1に加算され
る。全フイルタ出力128 〓0 CkXkが得られてACから読
出された時に最初のC0X′0がレジスタRPに蓄積さ
れた状態でラツチに蓄積される。後述の理由によ
りその後セレクタＳ２―１が接地入力を選択して
トリステートバツフアTBがイネーブルされる。
従つて全フイルタ出力がマイクロプロセツサに送
られ、一方すべての０語はAD２に伝送される。
これは最初のC0X′0だけをACに蓄積するために
必要である。セレクタＳ２―１は接地入力を選択
し、C0X′0が０にリセツトされたRPのステージ
SRによりRPに蓄積される際にトリステートバツ
フアTBはイネーブルされる。この場合に最初の
フイルタ係数C0，H0を特性づける語のコントロ
ールビツトは０にセツトされる。他の係数用のコ
ントロールビツトは１にセツトされＳ２―１およ
びTBに影響を与えない。 第２４図および第２５図を参照して変換回路
TRについて説明する。第２４図の表において各
符号は第６図に図示された２重垂直線間にある水
平線上の４個のボツクスに相当する。たとえば符
号Ｂは４個のボツクス６０，１２４；６１，１２
５；６２，１２６；６３，１２７を表わす。又符
号（インバータ符号）は４個のボツクス１２
４，６０；１２５，６１；１２６，６２；１２
７，６３を表わす。第６図における２重垂直線間
にある全ボツクス数は第２４図に示すブロツク数
BLNと同一である。この表から １ 同一符号又はそのインバータ符号は各ブロツ
ク数BLNの同一シークエンスに現われる。１
つのBLNの中の符号と次のBLNの中の符号と
は１符号づつくい違つている。 ２ CH１５行と列との交叉点にある符号は次の
列とCH０行との交叉点では反転されている。 ３ チヤンネル数がブロツク数より大きく且つブ
ロツク数が15即ち最初の８ミリセカンドの間は
この反転が１つのチヤンネルから次のチヤンネ
ルに代る時に生ずる。 ４ 次のブロツク数０〜15に対しては前のものと
同一パターンの繰返しとなるが全符号が反転さ
れる。 第２５図の左側の表は係数バンクCBの内容を
示すもので、たとえばブロツク６０，１２４は第
７図におけるメモリ部を表わすもので、その中に
３２のフイルタ係数Ci 0、Hi 0とCi 64、Hi 64（ｉ＝０〜
７）が蓄積されている。右の表はそれに対応する
水平線上のボツクスを表わす符号を示す。 第２６図において変換回路TRはその出力が係
数バンクCBのアドレス入力Ａ６〜Ａ９に接続さ
れている４ビツトプリセツト可能のカウンタCO
１（T1型SN74S163）と、それぞれカウンタCO
のＴ６〜Ｔ９およびＴ１２〜Ｔ１５の出力状態を
比較するためのコンパレータCOMPと、Ｔ５と
Ｔ１６の出力状態を比較する専用ORゲートEX
１と、EX１とCOMPの出力を比較する専用OR
ゲートEX２とから構成されている。EX２の出力
はCBのアドレス入力Ａ５に接続される。カウン
タCO１はさらにプロセツサPRに接続される負荷
入力Ｌ１とCOの出力７５に接続されるクロツク
入力CL１を備えている。出力Ｔ１２〜Ｔ１５は
図示の如くインバータINを介して４個のカウン
タ入力に接続される。それぞれアドレス入力Ａ
１，Ａ２，Ａ３，Ａ４に供給されるアドレス部ａ
１，ａ２，ａ３，ａ４はアドレス入力Ａ５に供給
されるアドレスビツトａ５の値０又は１に応じる
ボツクスの最初の16番地の中の１つの番地（第７
図の０〜１５）を選択するか又は２番目の16番地
の中の１つの番地（第７図の１７〜３２）を選択
する。アドレス入力Ａ６〜Ａ９に対するアドレス
ビツトａ６，ａ７，ａ８，ａ９はそれぞれ水平線
上の16グループの中から４ボツクスの１グループ
を選択する。さらに入力Ａ１０とＡ１１にそれぞ
れ供給されるフレームビツトａ１０とａ１１とは
ａ６〜ａ９と共に所定のボツクスを選択する。 カウンタCOの出力Ｔ６，Ｔ７，Ｔ８，Ｔ９に
現われるアドレスｔ６，ｔ７，ｔ８，ｔ９はそれ
ぞれ所定のチヤンネルCH０〜CH１５に対応す
る。COの出力Ｔ１２〜Ｔ１５に現われるアドレ
スビツトｔ１２〜ｔ１５はそれぞれBLNアドレ
スを形成し、第１番目又は第２番目のBLNシリ
ーズの16のBLNをアドレスする。また出力Ｔ１
６のビツトｔ１６はBLNの第１又は第２シリー
ズの何れをとるかを決めるものである。 下表は第６図、第２４図および第２５図に示さ
れた表によるボツクスアドレスａ６〜ａ９と、こ
れに対するBLNアドレスｔ１２〜ｔ１５となら
びにビツトａ５を示す。
【表】

Claims (1)

  1. 【特許請求の範囲】 １ 伝送手段を介して複数の周波数の信号の組合
    せ信号を発生する送信手段と、前記送信手段から
    発生される前記複数の周波数の信号の組合せ信号
    にそれぞれ応動するが、各種ノイズに基いて発生
    するスプリアス信号および通信系の周波数帯域幅
    内に含まれる単一周波数の信号や音声信号に基く
    ノイズには応動しないようにするために、少くと
    も１つの多周波数帯域のデジタルフイルタを含む
    フイルタ装置を有する受信手段とを具備し、前記
    フイルタ装置は、前記複数の周波数の信号の各周
    波数に同調するように少くとも前記複数の周波数
    の信号の数と等しい数の単一周波数帯域フイルタ
    または多周波数帯域フイルタを具備するととも
    に、さらに前記複数の周波数の信号の中のそれぞ
    れ互いに連続する２つの周波数の各中間にそれぞ
    れ通過帯域が形成される少くとも１つの多周波数
    帯域保護フイルタを具備し、前記多周波数帯域保
    護フイルタの出力が所定のレベル以上のときに、
    前記単一周波数信号とスプリアス信号との受信に
    基因する誤動作を防止するようにしてなることを
    特徴とするデジタル信号通信方式。 ２ 前記フイルタ装置は互いに重複する２個の多
    周波数帯域フイルタを具備してなることを特徴と
    する前記特許請求の範囲第１項記載のデジタル信
    号通信方式。 ３ 前記フイルタ装置の各フイルタはそれぞれ２
    個のフイルタで構成され、各一方のフイルタのイ
    ンパルスレスポンスは各他方のフイルタのヒルベ
    ルト（Hilbert）トランスフオーマとなるように
    なされてなることを特徴とする特許請求の範囲第
    １項記載のデジタル信号通信方式。 ４ 前記フイルタ装置の各フイルタは有限期間の
    インパルスレスポンスフイルタFIRで構成されて
    なることを特徴とする前記特許請求の範囲第１項
    記載のデジタル信号通信方式。 ５ 前記フイルタ装置の各フイルタはすべて同じ
    数のフイルタ係数Ｎを有するようにしてなること
    を特徴とする前記特許請求の範囲第１項記載のデ
    ジタル信号通信方式。 ６ 前記フイルタ装置の各フイルタはＮ＝128の
    フイルタ係数Ｎを有するようにしてなることを特
    徴とする前記特許請求の範囲第１項記載のデジタ
    ル信号通信方式。 ７ 前記フイルタ装置の各フイルタは受信された
    前記複数の周波数の信号の組合せにより導出され
    た入力サンプルと同じ数が各フイルタにより受信
    された際に、前記各フイルタが完全な出力結果を
    与えるようにしてなることを特徴とする前記特許
    請求の範囲第１項記載のデジタル信号通信方式。 ８ 前記フイルタ装置の各フイルタは一対のフイ
    ルタで構成され、これらの各フイルタの出力結果
    が互いに所定フレーム数だけ変位されるようにし
    てなることを特徴とする前記特許請求の範囲第１
    項記載のデジタル信号通信方式。 ９ 前記フイルタ装置の各フイルタは一対のフイ
    ルタで構成され、これらの各フイルタの出力結果
    がN/2フレームだけ変位されるようにしてなるこ
    とを特徴とする前記特許請求の範囲第１項記載の
    デジタル信号通信方式。 １０ 前記フイルタ装置の各フイルタは２進値の
    フイルタ係数を蓄積するメモリ（CB）を具備し
    てなることを特徴とする前記特許請求の範囲第１
    項記載のデジタル信号通信方式。 １１ 前記フイルタ装置の各フイルタはＮ×Ｌの
    メモリ番地（Ｎ：フイルタ係数、Ｌ：フイルタの
    数）を有するメモリを具備してなることを特徴と
    する前記特許請求の範囲第１項記載のデジタル信
    号通信方式。 １２ 前記フイルタ装置の各フイルタはＮ＝128、
    Ｌ＝16（Ｎ×Ｌ＝2048）のメモリ番地を有するメ
    モリを具備してなることを特徴とする特許請求の
    範囲第１項記載のデジタル信号通信方式。 １３ 前記受信手段は４つの周波数の各グループ
    からなる２つの周波数の信号の組合せ信号を受信
    し得るように、前記フイルタ装置は前記各グルー
    プの各周波数をそれぞれ中心周波数とする通過帯
    域と、前記各グループの周波数により決定される
    周波数帯域以外に形成される通過帯域とを具備し
    てなることを特徴とする特許請求の範囲第１項記
    載のデジタル信号通信方式。 １４ 前記送信手段は多チヤネル用に構成され、
    前記受信手段は多チヤネル用のフイルタを有する
    多チヤネル用受信手段に構成されてなることを特
    徴とする特許請求の範囲第１項記載のデジタル信
    号通信方式。 １５ 前記フイルタ装置の各フイルタは互いに連
    続する２つのチヤネルに対する出力結果が互いに
    所定のフレーム数だけ変位されるようにしてなる
    ことを特徴とする特許請求の範囲第１項記載のデ
    ジタル信号通信方式。
JP5553680A 1979-04-27 1980-04-28 Digital signal communication system Granted JPS55159688A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7903346A NL7903346A (nl) 1979-04-27 1979-04-27 Digitaal signaleringsstelsel.

Publications (2)

Publication Number Publication Date
JPS55159688A JPS55159688A (en) 1980-12-11
JPH0127640B2 true JPH0127640B2 (ja) 1989-05-30

Family

ID=19833070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5553680A Granted JPS55159688A (en) 1979-04-27 1980-04-28 Digital signal communication system

Country Status (13)

Country Link
US (1) US4355405A (ja)
JP (1) JPS55159688A (ja)
AR (1) AR228738A1 (ja)
AU (1) AU539806B2 (ja)
BE (1) BE882941A (ja)
BR (1) BR8002591A (ja)
CH (1) CH655419B (ja)
DE (1) DE3015567C2 (ja)
ES (1) ES490898A0 (ja)
FR (1) FR2455405B1 (ja)
IT (1) IT1196912B (ja)
MX (1) MX149459A (ja)
NL (1) NL7903346A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2512306A1 (fr) * 1981-08-27 1983-03-04 Telecommunications Sa Dispositif numerique de reconnaissance de frequences
NL8200051A (nl) * 1982-01-08 1983-08-01 Philips Nv Inrichting en werkwijze voor het detecteren van multifrequentie tooncodesignalen.
NL8502008A (nl) * 1985-07-12 1987-02-02 Philips Nv Ontvanginrichting voor het onder bescherming van een stoorsignaal/spraaksignaalbewakingsfunctie herkennen van een aantal verschillende en voorafbepaalde frequentiecombinaties van toonfrequente signaleringscomponenten.
DD259987A3 (de) * 1986-07-07 1988-09-14 Rft Nachrichtenelektronik Albe Verfahren und anordnung zum sprachschutz in mfc-tastwahlempfaengern
US4845499A (en) * 1987-11-02 1989-07-04 Ag Communication Systems Corporation Method for generating PCM logarithmic values from linear values
GB2241853A (en) * 1990-03-08 1991-09-11 British Aerospace Digital signal processing apparatus comprising architectures for digital multiplexing and demultiplexing.
US5602874A (en) * 1994-12-29 1997-02-11 Motorola, Inc. Method and apparatus for reducing quantization noise
US5754597A (en) * 1994-12-29 1998-05-19 Motorola, Inc. Method and apparatus for routing a digitized RF signal to a plurality of paths
WO1996021292A1 (en) * 1994-12-29 1996-07-11 Motorola Inc. Wideband frequency signal digitizer and method
US5854813A (en) * 1994-12-29 1998-12-29 Motorola, Inc. Multiple access up converter/modulator and method
US5579341A (en) * 1994-12-29 1996-11-26 Motorola, Inc. Multi-channel digital transceiver and method
US5748683A (en) * 1994-12-29 1998-05-05 Motorola, Inc. Multi-channel transceiver having an adaptive antenna array and method
US5668836A (en) * 1994-12-29 1997-09-16 Motorola, Inc. Split frequency band signal digitizer and method
US5710763A (en) * 1995-07-31 1998-01-20 Motorola, Inc. Filtered fast Fourier transmultiplexer and method
GB2330727B (en) * 1997-10-24 2002-10-09 Mitel Corp Tone and periodical signal detection
US7623826B2 (en) * 2004-07-22 2009-11-24 Frank Pergal Wireless repeater with arbitrary programmable selectivity
US10133549B1 (en) * 2017-12-04 2018-11-20 Kyocera Document Solutions Inc. Systems and methods for implementing a synchronous FIFO with registered outputs

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3150232A (en) * 1961-02-06 1964-09-22 Edward R Schmidt Variable damping circuits
US3436487A (en) * 1965-09-14 1969-04-01 Bell Telephone Labor Inc Telephone signaling arrangement
FR2141502B1 (ja) * 1971-06-01 1973-06-29 Ibm France
US3863030A (en) * 1972-06-01 1975-01-28 Gte Automatic Electric Lab Inc Pcm tone receiver using digital spectrum analysis
FR2191827A5 (ja) * 1972-06-27 1974-02-01 Socotel Mixte D Veloppem
US3824471A (en) * 1972-12-01 1974-07-16 Gte Automatic Electric Lab Inc Pcm tone receiver using floating-point digital spectrum analysis
NL7312548A (nl) * 1973-09-12 1975-03-14 Bell Telephone Mfg Multifrequent signaleringsstelsel.
FR2295665A1 (fr) * 1974-12-18 1976-07-16 Labo Cent Telecommunicat Recepteur numerique de signaux multifrequences
FR2299769A1 (fr) * 1975-01-31 1976-08-27 Telecommunications Sa Procede d'application
DE2553258C3 (de) * 1975-11-27 1980-07-03 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung für einen digitalen Mehrfrequenz-Zeichenempfänger
IT1072242B (it) * 1976-12-17 1985-04-10 Cselt Centro Studi Lab Telecom Procedimento e dispositivo per il riconoscimento di segnali telefonici in codice multifrequenza convertiti in forma numerica

Also Published As

Publication number Publication date
MX149459A (es) 1983-11-08
BR8002591A (pt) 1980-12-09
DE3015567C2 (de) 1986-09-11
BE882941A (nl) 1980-10-24
IT1196912B (it) 1988-11-25
FR2455405B1 (fr) 1987-08-07
IT8021664A0 (it) 1980-04-24
DE3015567A1 (de) 1980-11-13
NL7903346A (nl) 1980-10-29
JPS55159688A (en) 1980-12-11
FR2455405A1 (fr) 1980-11-21
ES8101290A1 (es) 1980-12-01
AU5767180A (en) 1980-10-30
AR228738A1 (es) 1983-04-15
ES490898A0 (es) 1980-12-01
AU539806B2 (en) 1984-10-18
US4355405A (en) 1982-10-19
CH655419B (ja) 1986-04-15

Similar Documents

Publication Publication Date Title
JPH0127640B2 (ja)
US5497398A (en) Multi-carrier transceiver
US4442540A (en) Data over voice transmission arrangement
US4737658A (en) Centralized control receiver
US5636246A (en) Multicarrier transmission system
US4694482A (en) Digital tone detector
US4101738A (en) Arrangement for processing auxiliary signals in a frequency multiplex transmission system
US4460806A (en) Dual tone multifrequency and dial pulse receiver
JPS6010929A (ja) デイジタル・フイルタ初期化方法
US3971891A (en) Adaptable time division switch
GB1409101A (en) Demultiplexing
US4481385A (en) Arrangement for cancelling echo signals
EP1098468A1 (en) Method and apparatus for multiple access in a communication system
US5583887A (en) Transmission signal processing apparatus
US4293737A (en) Ringing decoder circuit
JPS63500767A (ja) 電話通信回線容量エキスパンダ
US4399536A (en) Convolution filter arrangement for digital multifrequency receiver
US5138569A (en) Dual tone multi-frequency detector
JPS6238097A (ja) 受信器
WO1989012359A1 (en) Signal processor
GB2113880A (en) Detecting multi-frequency signals
US4773092A (en) Speech scramblers
US3751596A (en) Data transmission system using complementary coding sequences
US3118019A (en) Telephone signaling circuit
US3773981A (en) Parallel tone multiplexer-receiver