JPH01272339A - Cyclic data transmission system - Google Patents
Cyclic data transmission systemInfo
- Publication number
- JPH01272339A JPH01272339A JP10200888A JP10200888A JPH01272339A JP H01272339 A JPH01272339 A JP H01272339A JP 10200888 A JP10200888 A JP 10200888A JP 10200888 A JP10200888 A JP 10200888A JP H01272339 A JPH01272339 A JP H01272339A
- Authority
- JP
- Japan
- Prior art keywords
- cyclic
- transmission
- slot
- data
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 106
- 125000004122 cyclic group Chemical group 0.000 title claims abstract description 105
- 230000015654 memory Effects 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000012369 In process control Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はプロセス制御システムなどに用いるサイクリ
ックデータ伝送方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a cyclic data transmission system used in process control systems and the like.
第４図は例えばデンジ トウキヨウ １９８２年「ハイ
スピード ダイレクト デジタル コントロール シス
テムに関するオプティカル データウエイの最新の動向
Ｐ７４〜７５」 （アイイーイーイー トウキヨウ
セクション １９８２年発行） （Ｄｅｎｓｈｉ Ｔｏ
ｋｙｏ １９８２ ｒＲＥＣＥＮＴＬＹ ＤＥＶＥＬＯ
ＰＥＤ ０ＰＴＩＣＡＬ ＤＡＴＩ聞ＡＹ ＦＯＲＩＩ
ＩＧＩＩ ５ＰＥＩ！Ｄ ＤＩＩ？ＥＣＴＤＩＧＩＴＡ
Ｌ Ｃ０ＮＴＲ０Ｌ ＳＹＳＴＥＭ Ｐ ７
４ 〜７ ５ Ｊ （ＩＥＥＥＴＯＫＹＯ５ＥＣ
ＴＩＯＮ １９８２）に示された、従来のサイクリック
データ伝送方式に用いられる、時分割多重フレーム（Ｆ
Ｍ）のスロット割付けを示すデータフォーマット図であ
り、図中、４１はフレーム同期スロット、５１はＲ／Ｗ
制御スロット、５２はサイクリックアドレス情報スロッ
ト、４３はサイクリックデータ伝送スロット割付のサイ
クリックデータ伝送エリアである。Figure 4 shows, for example, "Latest Trends in Optical Dataways Related to High-Speed Direct Digital Control Systems, P74-75," published by Denji Tokyo in 1982.
Section Published in 1982) (Denshi To
kyo 1982 rRECENTLY DEVELO
PED 0PTICAL DATI FORI
IGII 5PEI! DDII? ECTDIGITA
L C0NTR0L SYSTEM P 7
4 ~ 7 5 J (IEEETOKYO5EC
TION (1982), which is used in the conventional cyclic data transmission system.
It is a data format diagram showing the slot allocation of M), in which 41 is a frame synchronization slot, 51 is a R/W
A control slot, 52 a cyclic address information slot, and 43 a cyclic data transmission area allocated to a cyclic data transmission slot.
また、第１図はサイクリックデータ伝送システムの一例
を示すシステム構成図であり、図において、１〜３は伝
送装置１〜伝送装置３．４は中央同期装置、５はループ
伝送路、１１，２１．３１はそれぞれ、伝送装置の１．
伝送装置■２．伝送装置■３のサイクリックメモリ■、
サイクリ・ンクメモリ■、サイクリックメモリ■、１２
はサイクリックメモリ■１１をアクセスする、伝送装置
■１の外部制御機器としてのＣＰ、Ｕ、２２はサイクリ
ックメモリ■２１をアクセスする、伝送装置■２の外部
制御機器としてのプログラマブルコントローラ（ＰＣ）
、３２は、サイクリックメモリ■３１をアクセスする、
伝送装置■３の外部制御機器としてのプロセス入出力装
置（Ｐｒｏ）である。FIG. 1 is a system configuration diagram showing an example of a cyclic data transmission system. In the figure, 1 to 3 are transmission devices 1 to 3.4 are central synchronization devices, 5 is a loop transmission path, 11, 21 and 31 are respectively 1 and 31 of the transmission device.
Transmission device■2. Cyclic memory of transmission device ■3■,
Cyclic memory ■, cyclic memory ■, 12
22 is a programmable controller (PC) that accesses the cyclic memory ■21 and serves as an external control device for the transmission device ■2.
, 32 accesses cyclic memory ■31,
This is a process input/output device (Pro) as an external control device for transmission device 3.
次に動作について説明する。中央同期装置４は、前記時
分割多重フレームによるデータを、ループ伝送路５に送
出する。この時分割多重フレームは、先頭にフレーム同
期スロット４１を持ち、またサイクリックアドレス、情
報スロット５２には、各伝送装置１，２．３のサイクリ
ックメモリ１１゜２１．３１の書替えを行なうアドレス
変換用の情報が付加されている。また、Ｒ／Ｗ制御スロ
ット５１には、読込みサイクルであることを示す所定マ
ークコードが付加されている。そしてサイクリックデー
タ伝送エリア４３は、すべてリセットした状態とされて
いる。Next, the operation will be explained. The central synchronizer 4 sends the data based on the time division multiplexed frame to the loop transmission line 5. This time division multiplexed frame has a frame synchronization slot 41 at the beginning, and a cyclic address and information slot 52 contain address conversion for rewriting the cyclic memories 11, 21, and 31 of each transmission device 1, 2.3. information has been added. Furthermore, a predetermined mark code indicating that it is a read cycle is added to the R/W control slot 51. All of the cyclic data transmission areas 43 are in a reset state.
ループ伝送路５に接続された各伝送装置１，２゜３は、
送信されてきた前記時分割多重フレームのフレーム同期
スロット４１を検出すると、フレームの開始をｖ２識す
る。Each transmission device 1, 2゜3 connected to the loop transmission line 5 is
When the frame synchronization slot 41 of the transmitted time division multiplexed frame is detected, the start of the frame is recognized v2.
またＲ／Ｗ制御スロット５１のデータ内容から、読出し
サイクルであることがわかると、サイクリックアドレス
情報スロット５２のデータをアドレス変換し、しかして
その変換データが自己の送信したいサイクリックメモリ
のアドレスであれば、サイクリックデータ送信エリア４
３の該当スロットにそのサイクリックデータを書き込む
。Also, when it is determined that it is a read cycle from the data content of the R/W control slot 51, the data in the cyclic address information slot 52 is converted into an address, and the converted data becomes the address of the cyclic memory that the user wishes to transmit. If so, cyclic data transmission area 4
The cyclic data is written to the corresponding slot of No.3.
中央同期装置４は、送出した時分割多重フレームが、ル
ープを１周回して来ると、Ｒ／Ｗ制御スロット５１の読
み出しサイクルであることを示す所定マークコードを書
込みサイクルであることを示す他の所定マークコードに
書替え、時分割多重フレームを再び、ループ伝送路５に
送出する。When the transmitted time-division multiplexed frame has gone around the loop once, the central synchronizer 4 adds a predetermined mark code indicating that it is a read cycle of the R/W control slot 51 and another mark code indicating that it is a write cycle. The mark code is rewritten to a predetermined mark code, and the time division multiplexed frame is sent out to the loop transmission line 5 again.
ループ伝送路５に接続された各伝送装置は、フレーム同
期スロット４１を再び検出すると、フレームの開始を認
識する。そしてＲ／Ｗ制御スロット５１を判断して、書
込みサイクルであることを判断すると、サイクリックア
ドレス情報スロット５２のデータをアドレス変換し、フ
レーム中のサイクリックデータを自分のサイクリックメ
モリへ書込むことにより、サイクリックメモリの更新を
行なう。When each transmission device connected to the loop transmission path 5 detects the frame synchronization slot 41 again, it recognizes the start of a frame. Then, when it judges the R/W control slot 51 and determines that it is a write cycle, it converts the data in the cyclic address information slot 52 into an address and writes the cyclic data in the frame to its own cyclic memory. This updates the cyclic memory.
中央同期装置４は、送出したフレームがループ伝送路５
を２周回してきたとき、Ｒ／Ｗ制御スロット５１の内容
を調べ、その内容が書込みサイクルであることを示す前
記他の所定マークコードであることを判断すると、フレ
ーム番号を更新して新しい時分割多重フレームを生成し
、それをループ伝送路５に送出する。The central synchronizer 4 transmits the frame to the loop transmission path 5.
When the cycle has been completed twice, the content of the R/W control slot 51 is examined, and if it is determined that the content is the other predetermined mark code indicating a write cycle, the frame number is updated and a new time division is started. A multiplex frame is generated and sent to the loop transmission line 5.
このようにしてフレームがループ伝送路５を２周回する
と、すべてのサイクリックメモリの同一エリアが更新さ
れ、サイクリックメモリ内容の共通性が保障されるよう
になっている。When the frame makes two rounds around the loop transmission line 5 in this manner, the same area of all cyclic memories is updated, ensuring commonality of the contents of the cyclic memories.
従来のサイクリックデータ伝送方式は以上のように構成
されているので、サイクリックデータ伝送エリア４３内
のサイクリックデータ伝送スロツト群に相当するサイク
リックデータを、ループ伝送路５に接続された全サイク
リックメモリ１１１２．１３が更新されるためには、フ
レ・−ムが前記ループ伝送路５を２周回しなければなら
ず、伝送効率が低下するという問題点があった。Since the conventional cyclic data transmission method is configured as described above, the cyclic data corresponding to the cyclic data transmission slot group in the cyclic data transmission area 43 is transmitted to all the cycles connected to the loop transmission line 5. In order for the click memory 1112.13 to be updated, the frame must go around the loop transmission line 5 twice, resulting in a problem that the transmission efficiency is reduced.
この発明は、上記のような問題点を解消するためになさ
れたもので、伝送効率の高いサイクリックデータ伝送方
式を得ることを目的とする。The present invention has been made to solve the above-mentioned problems, and an object thereof is to obtain a cyclic data transmission method with high transmission efficiency.
この発明に係るサイクリックデータ伝送方式は、サイク
リックデータ伝送スロットへの書込み権を示すスロット
及びサイクリック先頭アドレススロットを時分割多重フ
レームにそれぞれ設け、前記書込み権を持つ伝送装置の
みが、サイクリックデータ伝送スロットサイクリックデ
ータを書込むことができるようにするとともに、サイク
リックメモリ上の先頭アトし・スをサイクリック先頭ア
ドレススロットへ書込むことができ、また書込みが終了
したら書込み権を次段の伝送装置に手渡すようにしたも
のである。In the cyclic data transmission method according to the present invention, a slot indicating a write right to a cyclic data transmission slot and a cyclic head address slot are provided in a time division multiplexed frame, and only a transmission device having the write right can perform a cyclic data transfer. Data transmission slot It is possible to write cyclic data, and the first address on the cyclic memory can be written to the cyclic first address slot, and when the writing is completed, the write right is transferred to the next stage. It was designed to be handed over to a transmission device.
この発明におけるサイクリックデータ伝送方式は、ある
伝送装置がサイクリックデータを書込んだフレームが１
周回する間に、全サイクリックメモリが更新され、さら
に次段の隣接する伝送装置に達すると、新たなサイクリ
ックデータが書込まれる。In the cyclic data transmission method of this invention, a frame into which a certain transmission device writes cyclic data is one
During the revolution, all cyclic memories are updated, and when the next adjacent transmission device is reached, new cyclic data is written.
以下、この発明の一実施例を図について説明する。尚、
この実施例におけるサイクリックデータ伝送方式のシス
テム構成は、上述した第１図のシステム構成と同一であ
り、したがってその構成の説明は省略する。An embodiment of the present invention will be described below with reference to the drawings. still,
The system configuration of the cyclic data transmission method in this embodiment is the same as the system configuration shown in FIG. 1 described above, so the explanation of the configuration will be omitted.
第２図は、この発明の時分割多重フレーム（ＦＭ）のス
ロット割付を示したもので、図において４１はフレーム
同期スロット、４２はサイクリック先頭アドレススロッ
ト、４３はサイクリックデータ伝送スロット群から成る
サイクリックデータ伝送エリア、４４は書込み権スロッ
トである。FIG. 2 shows the slot allocation of the time division multiplex frame (FM) of the present invention. In the figure, 41 is a frame synchronization slot, 42 is a cyclic head address slot, and 43 is a group of cyclic data transmission slots. Cyclic data transmission area 44 is a write right slot.
次に動作について説明する。時分割多重フレームの書き
込み権スロット４４には、書込み権ありの所定マークコ
ード又は、書込み権なしの所定マークコードが中央同期
装置４によりセットされて伝送される。ここで、書込み
権ありを受信した、例えば伝送装置１は、次のフレーム
のサイクリック先頭アドレススロット４２と、サイクリ
ックデータ伝送エリア４３のサイクリックデータ伝送ス
ロット群への書込み権をもつことになる。このように、
書込み権を獲得すると、書込み権スロット４４に書込み
権なしの所定マークコードを送出する。そしてこのよう
にして、書込み権獲得後においては、伝送装置は、該伝
送装置専用のサイクリックメモリ１１のエリア内のデー
タを順番に送信していく。Next, the operation will be explained. In the write right slot 44 of the time division multiplexed frame, a predetermined mark code with write right or a predetermined mark code without write right is set by the central synchronization device 4 and transmitted. Here, for example, the transmission device 1 that has received the write right message has the write right to the cyclic head address slot 42 of the next frame and the cyclic data transmission slot group of the cyclic data transmission area 43. . in this way,
When the write right is acquired, a predetermined mark code indicating no write right is sent to the write right slot 44. In this way, after acquiring the write right, the transmission device sequentially transmits the data in the area of the cyclic memory 11 dedicated to the transmission device.
サイクリックメモリ１１割付けの一例を第３図に示す。An example of the allocation of the cyclic memory 11 is shown in FIG.
図において、最も細分化されたエリア内のデータが、−
回分として送出されるサイクリックデータを示す。しか
して、１つの伝送装置が複数の細分化エリアを持つ場合
（例えば第３図において伝送装置２は４つの細分化エリ
アを持つ）、これらをすべて送信しおわるまで該伝送装
置の書込み権は保持しておく、そして送信が完了すると
、書込み権スロット４４に書込み権ありの所定マークコ
ードを送出することにより、次段に隣接する伝送装置へ
書込み権をバス（手渡し）する。In the figure, the data in the most segmented area is −
It shows cyclic data sent in batches. Therefore, if one transmission device has multiple subdivision areas (for example, transmission device 2 has four subdivision areas in FIG. 3), the write right of the transmission device is retained until all of these subdivision areas are transmitted. When the transmission is completed, a predetermined mark code indicating that there is a write right is sent to the write right slot 44, thereby passing the write right to the next adjacent transmission device.
サイクリックデータ受信時は、書込み潅の有無に関係な
く、サイクリック先頭アドレススロット４２のアドレス
が示すサイクリックメモリのロケーションを先頭として
、サイクリックデータ伝送エリア４３内のサイクリック
データ伝送スロット群のデータをサイクリックメモリに
順次格納する。When receiving cyclic data, the data in the cyclic data transmission slot group in the cyclic data transmission area 43 starts from the location of the cyclic memory indicated by the address of the cyclic head address slot 42, regardless of the presence or absence of writing. are sequentially stored in cyclic memory.
なお、上記実施例では書込み権スロット４４を時分割多
重フレームの最後に配置し、書込み権１１得時、次フレ
ームにサイクリックデータを書込んだが、書込み権スロ
ット４４を、サイクリック先頭アドレススロット４２お
よびサイクリックデータ伝送エリア４３内のサイクリッ
クデータ伝送スロット群よりも前に配置し、書込み権獲
得時、同一フレームにサイクリックデータを書込んでも
よい。In the above embodiment, the write right slot 44 is arranged at the end of the time division multiplexed frame, and when the write right 11 is acquired, cyclic data is written in the next frame. It may also be placed before the cyclic data transmission slot group in the cyclic data transmission area 43, and write cyclic data in the same frame when the write right is acquired.
また、サイクリック先頭アドレススロット４２とサイク
リックデータ伝送エリア４３の位置関係を入れ替えても
よい。Furthermore, the positional relationship between the cyclic head address slot 42 and the cyclic data transmission area 43 may be interchanged.
以上のように、この発明によればサイクリックデータ伝
送方式におけるサイクリックデータの書込み権を示すス
ロットを時分割多重フレームに設け、前記書込み権をも
つ伝送装置のみが、サイクリックデータ伝送スロットへ
サイクリックデータを書込むことができるようにすると
共に、サイクリックメモリ上の先頭アドレスをサイクリ
ック先頭アドレススロットへ書込むことができ、また書
込みが終了したら書込み権を順次、次段側隣接の伝送装
置にバスしてゆくように構成したので、伝送効率の高い
サイクリックデータ伝送方式が、容易に得られ効果があ
る。As described above, according to the present invention, a slot indicating the right to write cyclic data in a cyclic data transmission system is provided in a time division multiplex frame, and only a transmission device having the write right can write the cyclic data to the cyclic data transmission slot. In addition to being able to write click data, the start address on the cyclic memory can be written to the cyclic start address slot, and when the writing is completed, the write right is sequentially transferred to the adjacent transmission device on the next stage. Since the structure is configured such that the data is transferred to the bus, a cyclic data transmission method with high transmission efficiency can be easily obtained and is effective.
第１図はこの発明の一実施例及び従来のサイクリックデ
ータ伝送システムのシステム構成図、第２図は、上記実
施例によるサイクリックデータ伝送方式の時分割フレー
ムスロット割付けを示すデータフォーマット図、第３図
はサイクリックメモリの割付けを説明する説明図、第４
図は従来のサイクリックデータ伝送方式の時分割フレー
ム割付けを示すデータフォーマット図である。
１は伝送装置１ （伝送装置）、２は伝送装置２（伝送
装置）、３は伝送装置３（伝送装置）４は中央同期装置
、５はループ伝送路、１１はサイクリックメモリ１ （
サイクリックメモリ）、２１はサイクリックメモリ２
（サイクリックメモリ）、３１はサイクリックメモリ３
（サイクリックメモＩ７） 、１２はＣＰＵ （外部
側？ａ機器）、２２はプログラマブルコントローラ（外
部制御機器）、３２はプロセス入出力装置（外部制御機
器）、４２はサイクリック先頭アドレススロット、４３
はサイクリックデータ伝送エリア、４４は書込み権スロ
ット、ＦＭは時分割多重フレームである。
なお、図中、同一符号は同−又は相当部分を示す。
第１ｍ
５ニル−７°＠道路
＋２．２２，３２ ：外部制御機器
第２！！Ｉ
ＦＭ：時介割今！フし一ム
４２：ｆｆイ７リ−ｙ７先脛アドレススロット４４
： ＠ｉとと権スＴＪ−／トFIG. 1 is a system configuration diagram of an embodiment of the present invention and a conventional cyclic data transmission system. FIG. 2 is a data format diagram showing time division frame slot allocation of the cyclic data transmission system according to the above embodiment. Figure 3 is an explanatory diagram explaining the allocation of cyclic memory.
The figure is a data format diagram showing time-division frame allocation in a conventional cyclic data transmission system. 1 is a transmission device 1 (transmission device), 2 is a transmission device 2 (transmission device), 3 is a transmission device 3 (transmission device), 4 is a central synchronization device, 5 is a loop transmission path, 11 is a cyclic memory 1 (
cyclic memory), 21 is cyclic memory 2
(cyclic memory), 31 is cyclic memory 3
(Cyclic memo I7), 12 is CPU (external side?a device), 22 is programmable controller (external control device), 32 is process input/output device (external control device), 42 is cyclic head address slot, 43
is a cyclic data transmission area, 44 is a write right slot, and FM is a time division multiplex frame. In addition, in the figures, the same reference numerals indicate the same or corresponding parts. 1st m 5nil -7° @ road +2.22, 32: External control device 2nd! ! I FM: Jikaiwari now! Fushimi 42: ff i7 lee-y7 tip shin address slot 44
: @itotogonsuTJ-/to
Claims (1)
装置と、ループ伝送路と、このループ伝送路を介し前記
中央同期装置と接続される複数の伝送装置と、前記複数
の伝送装置の各々に接続されていると共に各伝送装置専
用の伝送エリアをそれぞれが有する複数のサイクリック
メモリと、前記複数のサイクリックメモリのそれぞれに
対応して設けられている複数の外部制御機器とから構成
され、前記伝送装置は、該伝送装置のサイクリックメモ
リ内の専用伝送エリアと他の伝送装置のサイクリックメ
モリ内の当該伝送装置に割当てられている専用伝送エリ
ア間においてデータ伝送を行い、前記外部制御機器は、
当該サイクリックメモリとデータ伝送を行うようにした
サイクリックデータ伝送方式において、前記時分割多重
フレームにサイクリック先頭アドレススロット及び書込
み権スロットを設け、前記書込み権スロットに書込み権
がセットされた際には、前記サイクリック先頭アドレス
スロット、サイクリックデータ伝送スロット群にそれぞ
れサイクリック先頭アドレス、サイクリックデータを書
込み、該書込み終了後には次段に隣接する前記伝送装置
に前記書込み権を手渡すと共に、前記サイクリックデー
タの読込み時には、前記サイクリック先頭アドレススロ
ットにより示される前記サイクリックメモリのエリアか
ら順次、前記サイクリックデータ伝送スロット群のデー
タを読出すようにしたことを特徴とするサイクリックデ
ータ伝送方式。A central synchronizer that outputs data consisting of time division multiplexed frames, a loop transmission path, a plurality of transmission devices connected to the central synchronization device via the loop transmission path, and a plurality of transmission devices connected to each of the plurality of transmission devices. The transmission device comprises a plurality of cyclic memories each having a transmission area dedicated to each transmission device, and a plurality of external control devices provided corresponding to each of the plurality of cyclic memories. performs data transmission between a dedicated transmission area in the cyclic memory of the transmission device and a dedicated transmission area allocated to the transmission device in the cyclic memory of another transmission device, and the external control device:
In a cyclic data transmission method that performs data transmission with the cyclic memory, a cyclic head address slot and a write right slot are provided in the time division multiplexed frame, and when a write right is set in the write right slot, writes the cyclic start address and cyclic data in the cyclic start address slot and the cyclic data transmission slot group, respectively, and after the writing is completed, hands over the write right to the transmission device adjacent to the next stage, and A cyclic data transmission method characterized in that when reading cyclic data, data of the cyclic data transmission slot group is read out sequentially from an area of the cyclic memory indicated by the cyclic head address slot. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10200888A JPH01272339A (en) | 1988-04-25 | 1988-04-25 | Cyclic data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10200888A JPH01272339A (en) | 1988-04-25 | 1988-04-25 | Cyclic data transmission system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01272339A true JPH01272339A (en) | 1989-10-31 |
Family
ID=14315747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10200888A Pending JPH01272339A (en) | 1988-04-25 | 1988-04-25 | Cyclic data transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01272339A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03289842A (en) * | 1990-04-06 | 1991-12-19 | Hitachi Ltd | Common memory communication method |
| JP2014052786A (en) * | 2012-09-06 | 2014-03-20 | Nec Network & Sensor Systems Ltd | Computer, computer system and shared memory control method |
-
1988
- 1988-04-25 JP JP10200888A patent/JPH01272339A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03289842A (en) * | 1990-04-06 | 1991-12-19 | Hitachi Ltd | Common memory communication method |
| JP2014052786A (en) * | 2012-09-06 | 2014-03-20 | Nec Network & Sensor Systems Ltd | Computer, computer system and shared memory control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4731785A (en) | Combined circuit switch and packet switching system | |
| JP3843667B2 (en) | Data transfer control device and electronic device | |
| KR920006858A (en) | Method and device for optimizing bus arbitration during direct memory access data transmission | |
| JPH0425582B2 (en) | ||
| JPS60500195A (en) | Method and device for smoothly interrupting digital communication links | |
| JPS63163930A (en) | Alignment correction system | |
| JPH01272339A (en) | Cyclic data transmission system | |
| JPH0221619B2 (en) | ||
| US6088810A (en) | Apparatus for synchronized data interchange between locally dedicated sources | |
| JP3029170B2 (en) | Data transmission method and apparatus, and asynchronous control system | |
| JP3265026B2 (en) | I / O data exchange method | |
| JPS6023387B2 (en) | data input device | |
| JPH05292555A (en) | Switch control method and switch system | |
| JP3947330B2 (en) | Synchronous serial communication controller | |
| JP2527335B2 (en) | High-speed transfer method | |
| JPS6367702B2 (en) | ||
| JPH02307151A (en) | Processor system | |
| JP3146864B2 (en) | Unidirectional loop transmission circuit | |
| JP2817974B2 (en) | Bus interface device | |
| JPH0448306B2 (en) | ||
| JP2823625B2 (en) | Data processing device | |
| JPS5830256A (en) | Communication controller | |
| JPS5943022B2 (en) | data transmission equipment | |
| JPS6211951A (en) | Channel device | |
| JPH1029477A (en) | Electronic control device and electronic controlling method |