JPH01268167A - Manufacture of schottky diode - Google Patents

Manufacture of schottky diode

Info

Publication number
JPH01268167A
JPH01268167A JP9733888A JP9733888A JPH01268167A JP H01268167 A JPH01268167 A JP H01268167A JP 9733888 A JP9733888 A JP 9733888A JP 9733888 A JP9733888 A JP 9733888A JP H01268167 A JPH01268167 A JP H01268167A
Authority
JP
Japan
Prior art keywords
semiconductor
metal film
film
annular layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9733888A
Other languages
Japanese (ja)
Inventor
Masashi Shimizu
昌司 清水
Yoshihiko Nagayasu
芳彦 長安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP9733888A priority Critical patent/JPH01268167A/en
Publication of JPH01268167A publication Critical patent/JPH01268167A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

PURPOSE:To restrict the superposition of a metal film and an annular layer to a necessary minimum limit and to rationalize a manufacture by reducing the number of photoetching times by performing a step of diffusing the annular layer after a step of forming a pattern of the metal film, and diffusing the annular layer with the metal film as a mask. CONSTITUTION:The surface of a semiconductor 1 is wholly covered with an oxide film as an insulating film 10, and a window 10a is formed by first photoetching. The whole surface is covered with a high melting point metal such as tungsten or the like to form a Schottky junction with the semiconductor 1, and a metal film 11 is insularly formed on the surface of the semiconductor 1 in the window 10a by second photoetching. Boron ions B are implanted as a p-type impurity by an ion implanting method from the exposed annular semiconductor surface to the surface of the semiconductor, the implanted boron 12a is diffused in a thermally diffusing step to form an annular layer 12. Thus, the layer 12 is effectively conductively brought into contact with the peripheral edge of the film 11. The layer 12 is provided thereby to prevent an electric field from concentrating at the peripheral edge of the film 11, and a breakdown strength value is provided at the formed Schottky diode.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、n形の半導体とショットキー接合する金属膜
の周縁下付近の半導体表面部に金属膜と導電的に接触す
るp形の環状層を拡散してなるショットキーダイオード
の製造方法、ないしはこのショットキーダイオードを組
み込んだ半導体装置の製造方法に関する。
Detailed Description of the Invention [Industrial Application Field] The present invention provides a p-type annular structure that is in conductive contact with a metal film on the semiconductor surface near the bottom of the periphery of a metal film that makes a Schottky junction with an n-type semiconductor. The present invention relates to a method of manufacturing a Schottky diode formed by diffusing layers, or a method of manufacturing a semiconductor device incorporating this Schottky diode.

〔従来の技術〕[Conventional technology]

よく知られているように、ショットキーダイオードは順
方向電圧降下が非常に小さくかつ大電流用に適する特長
があるが、一般に耐圧すなわち逆方向の耐電圧値があま
り高(ない欠点があり、この改善のために上記の環状層
ないしはガードリングを設けることが従来から行なわれ
ている。第3図はかかる従来のショットキーダイオード
を断面で示すものである。
As is well known, Schottky diodes have a very small forward voltage drop and are suitable for large currents. For improvement, it has been conventional practice to provide the above-mentioned annular layer or guard ring. FIG. 3 shows a cross section of such a conventional Schottky diode.

半導体1としては図示のようにn形のシリコンが用いら
れ、この半導体1の表面とふつうバリアメタルと称され
ている種々の金属からなる金属膜4とがショットキー接
合される。この接合により形成されるダイオードは金属
膜4から半導体lの方に電流が流れる状態で使用される
が、半導体1の方に正の電圧が掛かる逆バイアス状態で
金属膜4の周縁部で電圧降伏が発生しやすいので、この
周縁部下の半導体1の表面部に図示のように環状層2が
半導体1とは逆のp形で拡散される。絶縁膜ないし酸化
膜3は、もちろん半導体1の表面の保護用である。
As shown in the figure, n-type silicon is used as the semiconductor 1, and a Schottky junction is formed between the surface of the semiconductor 1 and a metal film 4 made of various metals, which is usually called a barrier metal. The diode formed by this junction is used in a state where current flows from the metal film 4 to the semiconductor 1, but in a reverse bias state where a positive voltage is applied to the semiconductor 1, a voltage breakdown occurs at the periphery of the metal film 4. Since this tends to occur, an annular layer 2 is diffused on the surface of the semiconductor 1 below the periphery in a p-type, which is opposite to that of the semiconductor 1, as shown in the figure. The insulating film or oxide film 3 is, of course, for protecting the surface of the semiconductor 1.

かかる構造のショットキーダイオードでは、環状層3が
金属膜4と実質的に同電位になって、金属膜40周縁が
いわば環状層3に拡大された形になり、周縁部の電界集
中が緩和されて耐電圧値が向上する。高電圧が逆方向に
掛かったとき、空乏層はふつう主にn形の半導体1の方
に延びる。
In a Schottky diode having such a structure, the annular layer 3 has substantially the same potential as the metal film 4, so that the periphery of the metal film 40 is expanded into the annular layer 3, so that electric field concentration at the periphery is alleviated. The withstand voltage value is improved. When a high voltage is applied in the opposite direction, the depletion layer usually extends mainly towards the n-type semiconductor 1.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、かかる従来のショットキーダイオードでは、
その製造上の理由のから環状層2の面積が必要以上に広
くなるためダイオードのサイズが大きくなりやすい問題
点がある。この理由を以下に説明する。
However, in such a conventional Schottky diode,
For manufacturing reasons, the area of the annular layer 2 becomes larger than necessary, resulting in a problem that the size of the diode tends to increase. The reason for this will be explained below.

第3図のショットキーダイオードの製作に当たっては、
まずn形の半導体1の表面に図示しない酸化膜を被着し
て、1回目のフォトエツチングによりそれに環状の窓を
明け、この窓つき酸化膜をマスクとして環状層2をp形
で拡散する。次に図の酸化膜3をつけて2回目のフォト
エツチングにより金属膜4とショットキー接合させるベ
キ場所に窓を抜く。さらに金属膜4用に所定の金属を全
面被着して、3回目のフォトエツチングで金属膜4を図
示のようにパターン形成する。
In manufacturing the Schottky diode shown in Figure 3,
First, an oxide film (not shown) is deposited on the surface of the n-type semiconductor 1, a ring-shaped window is formed therein by first photo-etching, and the annular layer 2 is diffused in p-type using the windowed oxide film as a mask. Next, the oxide film 3 shown in the figure is applied, and a second photo-etching process is performed to cut out a window at the location where Schottky bonding with the metal film 4 is to be made. Furthermore, a predetermined metal for the metal film 4 is deposited on the entire surface, and the metal film 4 is patterned as shown in the figure by a third photo-etching process.

この際に問題なのは、環状層2のパターンを決める1回
目のフォトエツチングと金属膜40半導体1ないし環状
層2との接触面を決める2回目のフォトエツチングとの
マスク合わせ上の精度であって、もしこのマスク合わせ
がずれると、金属膜4の周縁中に環状層2によって覆わ
れない部分が発生して、必要な耐電圧値が得られないこ
とになる。このため、マスク合わせ時に生しうるずれを
見込んで、金属膜4の環状層2との重なり合いを図示の
ようにかなり余分にとっておく要があり、この余分の重
なり合いの面積がむだになってショットキーダイオード
のサイズが必要以上に大きくなってしまうのである。
At this time, the problem is the accuracy in mask alignment between the first photoetching to determine the pattern of the annular layer 2 and the second photoetching to determine the contact surface between the metal film 40 and the semiconductor 1 or the annular layer 2. If this mask alignment deviates, there will be a portion of the periphery of the metal film 4 that is not covered by the annular layer 2, and the required withstand voltage value will not be obtained. For this reason, it is necessary to allow a considerable amount of overlap between the metal film 4 and the annular layer 2 as shown in the figure in anticipation of possible misalignment that may occur during mask alignment. The size of the diode becomes larger than necessary.

本発明はかかる従来の問題点を解決して、金属膜と環状
層との重なり合いを必要な最小限に留めることができる
ショットキーダイオードの製造方法を得ることを目的と
する。
SUMMARY OF THE INVENTION An object of the present invention is to solve these conventional problems and provide a method for manufacturing a Schottky diode that can minimize the overlap between the metal film and the annular layer.

〔課題を解決するための手段〕[Means to solve the problem]

この目的は本発明によれば、冒頭記載のようにn形の半
導体とショットキー接合する金属膜の周縁下付近の半導
体表面部に金属膜と導電的に接触するp形の環状層を拡
散してなるショットキーダイオードを、半導体の表面に
金属膜用の金属に対して不透過性の絶縁膜を被着して環
状層の外縁を限定する輪郭の窓を抜く工程と、ショット
キー接合用の金属として高融点の金属を被着して絶縁膜
の窓の中に島状に金属膜を形成する工程と、島状の金属
膜の周囲と絶縁膜の窓の輪郭との間の環状の半導体表面
からp形の不純物を拡散して環状層を半導体表面部に作
り込む工程とを経て製造することにより達成される。
According to the present invention, this purpose is achieved by diffusing a p-type annular layer in conductive contact with the metal film on the semiconductor surface near the bottom of the periphery of the metal film that forms a Schottky junction with the n-type semiconductor, as described at the beginning. A Schottky diode is manufactured by a process of coating the semiconductor surface with an insulating film that is impermeable to the metal for the metal film, cutting out a contour window that defines the outer edge of the annular layer, and forming a Schottky junction. A process of depositing a metal with a high melting point as a metal to form an island-shaped metal film inside an insulating film window, and a ring-shaped semiconductor between the periphery of the island-shaped metal film and the outline of the insulating film window. This is achieved by manufacturing through a step of diffusing p-type impurities from the surface to form an annular layer on the semiconductor surface.

〔作用〕[Effect]

上記の構成かられかるように、本発明は環状層の拡散工
程を従来とは逆に金属膜のパターン形成工程の後にし、
環状層を金属膜をマスクとして拡散することにより両者
の重なり合いを必要最低限に抑えることに成功したもの
である。しかし、金属膜の形成後に環状層を拡散すると
、金属膜が拡散時の高温に曝されることになるので、本
発明では上記の構成にいうように金属膜用にタングステ
ン、モリブデン、チタン、タンタル等の高融点金属を用
いる。
As can be seen from the above structure, the present invention performs the annular layer diffusion step after the metal film patterning step, contrary to the conventional method,
By diffusing the annular layer using the metal film as a mask, we succeeded in suppressing the overlap between the two to the necessary minimum. However, if the annular layer is diffused after the metal film is formed, the metal film will be exposed to high temperatures during diffusion. Use high melting point metals such as

かかる金属膜をマスクとして環状層を拡散する際、よく
知られているように不純物は半導体の表面に垂直な方向
に拡散するだけでなく、表面に沿う方向にも拡散して金
属膜下にも回り込むが、ショットキーダイオード用の半
導体には比較的不純物濃度が低いものが用いられるので
この回り込みが容易で、金属膜と環状層との間に良好な
重なり合い部が形成される。もちろんこの重なりの度合
いは、環状層の拡散深さを選択することにより制御する
ことができ、ふつう1μ程度あれば必要な耐電圧値を得
ることができる。従来この重なり合いの確保のために必
要であった少なくとも数μの余裕がこれによって不要に
なる。
When diffusing the annular layer using such a metal film as a mask, as is well known, impurities not only diffuse in the direction perpendicular to the surface of the semiconductor, but also diffuse in the direction along the surface and even under the metal film. However, since a semiconductor with a relatively low impurity concentration is used for the Schottky diode, this wrap-around is easy, and a good overlapping portion is formed between the metal film and the annular layer. Of course, the degree of this overlap can be controlled by selecting the diffusion depth of the annular layer, and the required withstand voltage value can usually be obtained with a depth of about 1 μm. This eliminates the need for a margin of at least a few microns that was conventionally necessary to ensure this overlap.

なお、本発明の製造方法において必要なフォトエツチン
グは、絶縁膜の窓明けと金属膜のパターン形成の2回で
あり、従来方法における3回からフォトエツチング回数
を1回減らして、本発明によりショットキーダイオード
の製造の合理化を図ることも可能である。
Note that the photo-etching required in the manufacturing method of the present invention is performed twice: opening the window in the insulating film and forming the pattern on the metal film.The number of photo-etching steps is reduced by one from the three times in the conventional method, and the shot-etching according to the present invention is performed. It is also possible to streamline the production of key diodes.

〔実施例〕〔Example〕

以下、図を参照しながら本発明の詳細な説明する。第1
図は本発明によるショットキーダイオードの製造方法を
その主な工程ごとに示すものである。
Hereinafter, the present invention will be described in detail with reference to the drawings. 1st
The figure shows the main steps of the method for manufacturing a Schottky diode according to the present invention.

同図(a)において、半導体1は例えばその比抵抗が1
00程度のn形のシリコン基板ないしはエピタキシャル
層であって、その表面に絶縁膜1oとして例えばスチー
ム酸化法によって酸化膜を全面被着した上で、1回目の
フォトエツチングにより窓10aを抜く。絶縁膜10と
してこの例のように酸化膜を用いる場合は、その上に次
の工程で金属膜が被着されて際に絶縁膜下の半導体表面
が金属により汚染されることがないよう、その厚みを0
.3μ以上として金属に対する不透過性を充分もたせて
おくのが望ましい。また窓10aは、その中に同一(b
)に示す金属膜11を作り込むために半導体表面を露出
させるほか、その輪郭で後の工程で拡散される同図(d
)に示す環状層12の外縁を限定するためでのものであ
る。
In the same figure (a), the semiconductor 1 has a specific resistance of 1, for example.
An oxide film is entirely deposited on the surface of an n-type silicon substrate or an epitaxial layer of about 0.00 nm by, for example, steam oxidation as an insulating film 1o, and then a window 10a is cut out by the first photoetching. When an oxide film is used as the insulating film 10 as in this example, it is necessary to prevent the semiconductor surface under the insulating film from being contaminated by the metal when a metal film is deposited thereon in the next step. Thickness 0
.. It is desirable to have a thickness of 3μ or more to ensure sufficient impermeability to metals. Moreover, the window 10a has the same (b)
) In addition to exposing the semiconductor surface to form the metal film 11 shown in (d), its outline will be diffused in a later process.
This is to limit the outer edge of the annular layer 12 shown in ).

同図ら)は金属膜11の形成工程を示し、半導体1とシ
ョットキー接合を作るための前述のタングステン、モリ
ブデン、チタン、タンタル等の高融点金属をスパッタ法
などによりふつうは0.5から1μまでの厚みに全面被
着した上で、2回目のフォトエツチングにより金属膜1
1を前述の窓10aの中の半導体1の表面上に図示のよ
うな島状に形成する。このエツチングに際しては化学エ
ツチング法によることもできるが、いわゆるドライエツ
チング法による方が好適である。この金属膜の形成後の
金属膜11と絶縁膜10との間に残る環状の半導体表面
はとくに広くとる要はなく、むしろ前述の2回目のフォ
トエツチング時のマスク合わせ上の誤差によってこの残
留表面がな(なってしまうことが少なくともないように
、絶縁膜lOに抜く窓10aの大きさがあらかじめ決め
られる。従って、このマスク合わせの誤差を例えば5μ
見込んだときには、平均51m強の幅の環状の半導体表
面が残ることになる。
Figures 1 and 2) show the process of forming a metal film 11, in which the above-mentioned high melting point metal such as tungsten, molybdenum, titanium, tantalum, etc. is deposited to form a Schottky junction with the semiconductor 1 by sputtering or the like to a thickness of 0.5 to 1 μm. After coating the entire surface to a thickness of
1 is formed in the shape of an island as shown in the figure on the surface of the semiconductor 1 inside the window 10a. Although a chemical etching method can be used for this etching, a so-called dry etching method is more suitable. The annular semiconductor surface remaining between the metal film 11 and the insulating film 10 after the formation of this metal film does not need to be particularly wide; rather, this residual surface is caused by errors in mask alignment during the second photo-etching described above. The size of the window 10a cut out in the insulating film 10 is determined in advance so as to at least avoid the occurrence of the gap.
When estimated, a ring-shaped semiconductor surface with an average width of just over 51 meters will remain.

同図(C)および(d)はこの露出された環状の半導体
表面から環状層12を拡散する工程を示し、この実施例
ではまず同図(C)のようにイオン注入法によりp形不
純物としてボロンイオンBを例えば1xlO”原子/c
II1前後のドーズ量で半導体表面に導入した上で、同
図(d)の熱拡散工程においてこの導入ボロン12aを
例えば1000〜1100°C230分〜1時間の条件
で、不純物濃度が1016から10′7原子/dになる
ように、かつふつうはII!m程度の深さまで拡散させ
ることにより環状層12を作り込む。
Figures (C) and (d) show the process of diffusing the annular layer 12 from the exposed annular semiconductor surface. For example, boron ion B is 1xlO” atom/c
After introducing the introduced boron 12a onto the semiconductor surface at a dose of around II1, the introduced boron 12a is heated at 1000 to 1100°C for 230 minutes to 1 hour in the thermal diffusion process shown in FIG. 7 atoms/d, and usually II! The annular layer 12 is created by diffusing to a depth of about m.

この際、不純物12aが半導体表面に沿う方向にも拡散
するので、環状層12は金属膜11の下側にもその拡散
深さのほぼ同じ1μ程度図示のようにもぐり込み、これ
によって環状層12が金属膜11の周縁部と確実に導電
接触される。なお、この際環状層12は絶縁膜10の下
にも図示のように若干もぐり込むが、これはショットキ
ーダイオードの性能にとくに影響を与えるものではない
。図かられかるように、この環状層12を設けることに
より金属膜11の周縁部の電界集中が防止され、環状層
12の拡散深さを前述のように1μ程度とした場合、以
上のようにして作られるショットキーダイオードに30
V程度の耐電圧値を持たせることができる。
At this time, since the impurity 12a also diffuses in the direction along the semiconductor surface, the annular layer 12 sinks into the lower side of the metal film 11 by about 1 μm, which is approximately the same diffusion depth as shown in the figure. is in reliable conductive contact with the peripheral edge of the metal film 11. Note that, at this time, the annular layer 12 slightly sinks under the insulating film 10 as shown in the figure, but this does not particularly affect the performance of the Schottky diode. As can be seen from the figure, the provision of this annular layer 12 prevents electric field concentration at the periphery of the metal film 11, and when the diffusion depth of the annular layer 12 is set to about 1 μm as described above, 30 to the Schottky diode made by
It can have a withstand voltage value of about V.

これかられかるように、本発明ではショットキーダイオ
ードを高耐電圧にするために環状層の拡散深さを増せば
、それに応じてその金属膜との重なり合いも増加して金
属膜の周縁部の電界集中に対する保護機能が同時に強化
される。しかし、もちろんこの重なり合いの程度は従来
と較べてずっと少なくなり、本発明によりその分だけシ
ョットキーダイオードを作り込むに要する半導体チップ
の面積を小さくすることができる。
As will be seen, in the present invention, if the diffusion depth of the annular layer is increased in order to make the Schottky diode high withstand voltage, the overlap with the metal film will increase accordingly, resulting in the electric field at the periphery of the metal film. The protection against concentration is simultaneously strengthened. However, of course, the degree of this overlap is much smaller than in the prior art, and the present invention can reduce the area of the semiconductor chip required to fabricate the Schottky diode by that much.

なお、本発明方法では金属膜を形成した時にもちろんそ
れと半導体との間のショットキー接合が形成され、この
接合は環状層の熱拡散時に高温を受けるわけであるが、
この際に前に形成済みのショットキー接合が悪影響を被
る心配はないことが実験等によって確かめられている。
In addition, in the method of the present invention, when the metal film is formed, a Schottky junction is formed between it and the semiconductor, and this junction is subjected to high temperature during thermal diffusion of the annular layer.
It has been confirmed through experiments and the like that there is no concern that the previously formed Schottky junction will be adversely affected at this time.

第2図は本発明方法によるショットキーダイオードDを
バイポーラトランジスタT内に組み込む例を示すもので
ある。同図(a)に示すように、金属膜11オよび環状
層12を備えるショットキーダイオードDがまず前述の
本発明方法により半導体lの表面部に作り込まれるが、
この際に環状層12を前の例よりは深目の例えば2μ程
度の深さに拡散するとともに、かつその左側部分を図示
のように広く拡散しておき、この左側部分をp形のベー
ス層とし半導体1をn形のコレクタ領域としてnpn形
のバイポーラトランジスタTを作り込む。このために酸
化膜13を全面被着した上で、3回目のフォトエツチン
グによりそれに明けた窓を介して、図示のようにエミツ
タ層14とコレクタ接続層15とをそれぞれn形で例え
ば1.51の深さに同時拡散する。さらにアルミ等の電
極膜15を図示のように所要個所に設けて、ベースB、
エミッタEおよびコレクタC用の端子をトランジスタT
用にそれぞれ導出する。
FIG. 2 shows an example of incorporating a Schottky diode D into a bipolar transistor T according to the method of the invention. As shown in FIG. 5A, a Schottky diode D comprising a metal film 11 and an annular layer 12 is first fabricated on the surface of a semiconductor I by the method of the present invention described above.
At this time, the annular layer 12 is diffused to a depth of about 2 μm, which is deeper than the previous example, and its left side is diffused widely as shown in the figure, and this left side is used as a p-type base layer. Then, an npn type bipolar transistor T is fabricated using the semiconductor 1 as an n type collector region. For this purpose, after depositing the oxide film 13 on the entire surface, the emitter layer 14 and the collector connection layer 15 are each made of an n-type layer with a thickness of, for example, 1.5 simultaneously diffuse to a depth of . Further, electrode films 15 made of aluminum or the like are provided at required locations as shown in the figure, and the base B,
Connect the terminals for emitter E and collector C to transistor T.
Each is derived for each purpose.

同図(b)はこのショットキーダイオードDが組み込ま
れたバイポーラトランジスタTの等価回路を示すもので
ある。図示のようにショットキーダイオードDは、トラ
ンジスタTのコレクタCとベースBとの間に逆方向に接
続されている。このように組み込まれたショットキーダ
イオードDは、よく知られているようにトランジスタT
を用いる論理ゲートないしは論理回路の動作速度とくに
そのオフ時の動作速度を向上させる上で非常に有用であ
る。
FIG. 2B shows an equivalent circuit of a bipolar transistor T incorporating this Schottky diode D. As shown, the Schottky diode D is connected between the collector C and the base B of the transistor T in a reverse direction. The Schottky diode D incorporated in this way is connected to the transistor T as is well known.
It is very useful for improving the operating speed of logic gates or logic circuits using the MOS transistor, especially the operating speed when the logic gate is turned off.

本発明方法によるショットキーダイオードはかかる種々
の態様で集積回路等に組み込むことができ、またそ力、
自身の構造も前述の実施例に限らず本発明の要旨内で種
々の態様で実施をすることができる。
The Schottky diode according to the method of the present invention can be incorporated into integrated circuits, etc. in various ways, and its capabilities,
Its structure is not limited to the above-described embodiments, but can be implemented in various ways within the scope of the present invention.

〔発明の効果] 以上説明したように、冒頭記載のn形の半導体とショッ
トキー接合する金属膜の周縁下付近の半導体表面部に金
属膜と導電的に接触するp形の環状層を拡散してなるシ
ョットキーダイオードを、半導体の表面に金属膜用の金
属に対して不透過性の絶縁膜を被着して環状層の外縁を
限定する輪郭の窓を抜く工程と、ショットキー接合用の
金属として高融点の金属を被着して絶縁膜の窓の中に島
状に金属膜を形成する工程と、島状の金属膜の周囲と絶
縁膜の窓の輪郭との間の環状の半導体表面からp形の不
純物を拡散して環状層を半導体表面部に作り込む工程と
を介して製造するようにしたので、本発明方法において
は金属膜が半導体の上にまず形成された上でそれをマス
クとして環状層が拡散され、これによって金属膜と環状
層との重なり合いの面積が従来より縮小されて、その分
だけショットキーダイオードを小形化することができる
。この利点はショットキーダイオードを集積回路装置中
にトランジスタ等に付属した形で、あるいは単独の形で
組み込む際にとくに重要で、本発明によりショットキー
ダイオードの組み込みに要する半導体チップの面積を縮
小してその集積度を上げることができる。また、実施例
の説明からもわかるように、本発明方法によりショット
キーダイオードの製造時に必要なフォトエツチングの回
数を従来の3回から2回に減らして、その製造費を削減
することができる。
[Effects of the Invention] As explained above, a p-type annular layer that is in conductive contact with the metal film is diffused into the semiconductor surface near the bottom of the periphery of the metal film that makes a Schottky junction with the n-type semiconductor described at the beginning. A Schottky diode is manufactured by a process of coating the semiconductor surface with an insulating film that is impermeable to the metal for the metal film, cutting out a contour window that defines the outer edge of the annular layer, and forming a Schottky junction. A process of depositing a metal with a high melting point as a metal to form an island-shaped metal film inside an insulating film window, and a ring-shaped semiconductor between the periphery of the island-shaped metal film and the outline of the insulating film window. In the method of the present invention, the metal film is first formed on the semiconductor and then the annular layer is formed on the semiconductor surface. The annular layer is diffused using this as a mask, and as a result, the overlapping area between the metal film and the annular layer is reduced compared to the conventional method, and the Schottky diode can be made smaller by that amount. This advantage is particularly important when incorporating a Schottky diode into an integrated circuit device, either as an attachment to a transistor or the like, or as a stand-alone device.The present invention reduces the area of the semiconductor chip required for incorporating the Schottky diode. The degree of integration can be increased. Furthermore, as can be seen from the description of the embodiments, the method of the present invention can reduce the number of photo-etching steps required when manufacturing a Schottky diode from the conventional three times to two times, thereby reducing manufacturing costs.

このように、本発明方法は集積回路装置等に適用して、
そのチップ面積を縮小するとともにその製造工程をも減
少させて、その製造を格段に合理化できる著効を有する
In this way, the method of the present invention can be applied to integrated circuit devices, etc.
This has the remarkable effect of reducing the chip area and reducing the number of manufacturing steps, thereby significantly streamlining the manufacturing process.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図が本発明に関し、第1図は本発明方
法により製造されるショットキーダイオードの例を主な
工程ごとの状態で示す断面図、第2図は本発明によるシ
ョットキーダイオードをバイポーラトランジスタに組み
込んだ例を示す断面図およびその等価回路図である。第
3図は従来方法により製造されたショットキーダイオー
ドの断面図である。図において、 1:半導体、2:環状層、3:酸化膜、4:金属膜、1
0:絶縁膜ないしは酸化膜、10a:窓、11:金属膜
、12:環状層、12a:環状層用に導入された不純物
、13:酸化膜、14:エミツタ層、15:コレクタ接
続層、16:電極膜、B:ベース、C:コレクタ、Dニ
ジヨツトキーダイオード、E:エミッタ、T:バイポー
ラトランジスタ、である。
1 and 2 relate to the present invention, FIG. 1 is a cross-sectional view showing an example of a Schottky diode manufactured by the method of the present invention in each main process, and FIG. 2 is a Schottky diode according to the present invention. FIG. 2 is a cross-sectional view and an equivalent circuit diagram showing an example in which the device is incorporated into a bipolar transistor. FIG. 3 is a cross-sectional view of a Schottky diode manufactured by a conventional method. In the figure, 1: semiconductor, 2: annular layer, 3: oxide film, 4: metal film, 1
0: Insulating film or oxide film, 10a: Window, 11: Metal film, 12: Annular layer, 12a: Impurity introduced for the annular layer, 13: Oxide film, 14: Emitter layer, 15: Collector connection layer, 16 : electrode film, B: base, C: collector, D nitrogen diode, E: emitter, T: bipolar transistor.

Claims (1)

【特許請求の範囲】[Claims]  n形の半導体とショットキー接合する金属膜の周縁下
付近の半導体表面部に金属膜と導電的に接触するp形の
環状層を拡散してなるショットキーダイオードの製造方
法であって、半導体の表面に金属膜用の金属に対して不
透過性の絶縁膜を被着して環状層の外縁を限定する輪郭
の窓を抜く工程と、ショットキー接合用の金属として高
融点の金属を被着して絶縁膜の窓の中に島状に金属膜を
形成する工程と、この島状の金属膜の周囲と絶縁膜の窓
の輪郭との間の環状の半導体表面からp形の不純物を拡
散して環状層を半導体表面部に作り込む工程とを含むこ
とを特徴とするショットキーダイオードの製造方法。
A method for manufacturing a Schottky diode in which a p-type annular layer in conductive contact with a metal film is diffused into a semiconductor surface near the bottom edge of a metal film that makes a Schottky junction with an n-type semiconductor, the method comprising: The process of applying an insulating film that is impermeable to the metal for the metal film on the surface and cutting out a window to define the outer edge of the annular layer, and applying a metal with a high melting point as the metal for the Schottky junction. a step of forming an island-shaped metal film inside the window of the insulating film, and diffusing p-type impurities from the annular semiconductor surface between the periphery of the island-shaped metal film and the outline of the window of the insulating film. 1. A method for manufacturing a Schottky diode, comprising the step of: forming an annular layer on a semiconductor surface portion.
JP9733888A 1988-04-20 1988-04-20 Manufacture of schottky diode Pending JPH01268167A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9733888A JPH01268167A (en) 1988-04-20 1988-04-20 Manufacture of schottky diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9733888A JPH01268167A (en) 1988-04-20 1988-04-20 Manufacture of schottky diode

Publications (1)

Publication Number Publication Date
JPH01268167A true JPH01268167A (en) 1989-10-25

Family

ID=14189699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9733888A Pending JPH01268167A (en) 1988-04-20 1988-04-20 Manufacture of schottky diode

Country Status (1)

Country Link
JP (1) JPH01268167A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375595B1 (en) * 2000-08-09 2003-03-15 한국과학기술연구원 Method for fabricating a high voltage Schottky diode by using ion implantation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375595B1 (en) * 2000-08-09 2003-03-15 한국과학기술연구원 Method for fabricating a high voltage Schottky diode by using ion implantation

Similar Documents

Publication Publication Date Title
US4375717A (en) Process for producing a field-effect transistor
EP0112773B1 (en) Buried schottky clamped transistor
US4151631A (en) Method of manufacturing Si gate MOS integrated circuit
US4146413A (en) Method of producing a P-N junction utilizing polycrystalline silicon
JPH0529342A (en) Manufacture of power misfet
US4740482A (en) Method of manufacturing bipolar transistor
JPH0316791B2 (en)
US4035907A (en) Integrated circuit having guard ring Schottky barrier diode and method
US4119446A (en) Method for forming a guarded Schottky barrier diode by ion-implantation
JPH01268167A (en) Manufacture of schottky diode
JPS61274366A (en) High dielectric strength semiconductor device
JP3167362B2 (en) Manufacturing method of bipolar type MOS semiconductor device
EP0213352B1 (en) Method of manufacturing a lateral transistor
JPH0252463A (en) Semiconductor integrated circuit device
JPS6020568A (en) Semiconductor device
JPS6054789B2 (en) semiconductor equipment
US3877050A (en) Integrated circuit having guard ring schottky barrier diode and method
JPH02122669A (en) Manufacture of semiconductor device
JPS58164241A (en) Manufacture of semiconductor device
JPH02296342A (en) Manufacture of mosfet
JPS60207375A (en) Manufacture of semiconductor device
JPS6237964A (en) Schottky barrier type semiconductor device and manufacture thereof
JPH09181336A (en) Semiconductor device
JPH03201558A (en) Bi-cmos semiconductor device
JPS6014461A (en) Complementary insulated gate field-effect transistor