JPH01267766A - System for loading program - Google Patents

System for loading program

Info

Publication number
JPH01267766A
JPH01267766A JP9717888A JP9717888A JPH01267766A JP H01267766 A JPH01267766 A JP H01267766A JP 9717888 A JP9717888 A JP 9717888A JP 9717888 A JP9717888 A JP 9717888A JP H01267766 A JPH01267766 A JP H01267766A
Authority
JP
Japan
Prior art keywords
program
module
storage device
auxiliary storage
destination information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9717888A
Other languages
Japanese (ja)
Inventor
Shinobu Nochisawa
忍 後沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9717888A priority Critical patent/JPH01267766A/en
Publication of JPH01267766A publication Critical patent/JPH01267766A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Stored Programmes (AREA)

Abstract

PURPOSE:To improve the using efficiency of an auxiliary storage device and a program loading efficiency by dividing a program for functions, adding the destination information of a main storage and loading the program to the main storage based on the destination information. CONSTITUTION:The module of '1' is stored into an auxiliary storage device 3 for respective functions in a module unit in which the program made necessary for each processing part is divided for each function, simultaneously, the destination information of a main storage 8 of '1' or above to which the module is loaded in each module unit, each stored module is read by a control part 4, and it is loaded to the main storage 8 of '1' or above based on the destination information. Thus, it is made sufficient to store only one module common to respective processing parts, the using efficiency of the auxiliary storage device 3 can be improved, and since it is made sufficient to read it only once from the auxiliary storage device 3, the efficiency of the program loading can be also improved.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、マルチプロセッサシステム、すなわちマル
チプロセッサ構成の計算機システムにおいて補助記憶装
置から各プロセッサの主記憶上にプログラムをローディ
ングするプログラムローディング方式に関するものであ
る。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a program loading method for loading a program from an auxiliary storage device onto the main memory of each processor in a multiprocessor system, that is, a computer system with a multiprocessor configuration. It is.

[従来の技術] 第3図は従来のプログラムローディング方式における補
助記憶装置内のプログラム格納形態を示す図であり、図
において、la、lb・・・、11〜1nはそれぞれ成
る特定の機能を実行するプログラムモジュール、21〜
2nはそれぞれ複数のプログラムモジュールで構成され
るプログラムファイルであり、補助記憶装置3にはマル
チプロセッサシステムの各プロセッサ毎に対応するプロ
グラムファイル21〜2nが格納される。
[Prior Art] FIG. 3 is a diagram showing a program storage format in an auxiliary storage device in a conventional program loading method. In the figure, la, lb..., 11 to 1n each carry out a specific function. program module, 21~
2n are program files each composed of a plurality of program modules, and the auxiliary storage device 3 stores program files 21 to 2n corresponding to each processor of the multiprocessor system.

第4図はマルチプロセッサシステムの一般的な構成を示
すブロック図であり9図において、4は補助記憶装置3
を制御する制御カード、51〜5nはそれぞれ個々に処
理を実行可能な処理カード、6は上記制御カード4及び
複数の処理カード51〜5nの各カード間を接続するバ
スであり、各処理カード51〜5nはそれぞ乳プロセッ
サ7と主記憶8を備えた構成となっている。
FIG. 4 is a block diagram showing the general configuration of a multiprocessor system, and in FIG. 9, 4 is an auxiliary storage device 3.
51 to 5n are processing cards that can each individually execute processing; 6 is a bus that connects the control card 4 and each of the plurality of processing cards 51 to 5n; ~5n are each equipped with a milk processor 7 and a main memory 8.

次に動作について説明する。Next, the operation will be explained.

補助記憶装置3には予め複数のプログラムモジュール1
8〜1nを処理カード51〜5n単位に構成したプログ
ラムファイル21〜2nが格納されている。
A plurality of program modules 1 are stored in the auxiliary storage device 3 in advance.
Program files 21 to 2n are stored in which processing cards 8 to 1n are configured in units of processing cards 51 to 5n.

制御カード4は補助記憶装置3から先ずプログラムファ
イル21を読み出しバス6を介して対応する処理カード
51の主記憶8ヘローデイングする。制御カード4は全
ての処理カード51〜5nに対して上記と同様な動作を
実施して当該システムのプログラムローディングを終了
する。
The control card 4 first reads the program file 21 from the auxiliary storage device 3 and loads it into the main memory 8 of the corresponding processing card 51 via the bus 6. The control card 4 performs the same operation as above for all the processing cards 51 to 5n, and finishes the program loading of the system.

ここで、各プログラムファイル21〜2nは。Here, each program file 21-2n.

全ての処理カード51〜5 nに共通なプログラムモジ
ュールla、lb・・・と各処理カード51〜5nに固
有のプログラムモジュール11〜1nによって構成され
ており、各プログラムファイル21〜2nの中には共通
のプログラムモジュールla、lb・・・が存在するた
め、補助記憶装置3全体として考えると同一のプログラ
ムモジュールla、lb・・・を複数個格納しているこ
とになる。また、制御カード4は補助記憶装置3から同
一のプログラムモジュールla、lb・・・を複数回読
み出していることになる。
It is composed of program modules la, lb... common to all processing cards 51 to 5n, and program modules 11 to 1n specific to each processing card 51 to 5n, and each program file 21 to 2n includes Since there are common program modules la, lb, . . . , the auxiliary storage device 3 as a whole stores a plurality of the same program modules la, lb, . Furthermore, the control card 4 reads the same program modules la, lb, . . . from the auxiliary storage device 3 multiple times.

[発明が解決しようとする課題] 従来のプログラムローディング方式は以上のようになさ
れているが、同一のプログラムモジュールが補助記憶装
置に複数個格納されるため補助記憶装置の使用効率が悪
く、また、それにより同一のプログラムモジュールを何
度も読み出すことになりプログラムローディングの効率
を悪くしているという問題点があった。
[Problems to be Solved by the Invention] The conventional program loading method is performed as described above, but since a plurality of the same program modules are stored in the auxiliary storage device, the usage efficiency of the auxiliary storage device is poor, and As a result, the same program module is read out many times, resulting in a problem of poor program loading efficiency.

この発明は上記のような問題点を解消するためになされ
たもので、補助記憶装置の使用効率とプログラムローデ
ィングの効率の向上が図れるプログラムローディング方
式を得ることを目的とする。
The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a program loading method that can improve the usage efficiency of an auxiliary storage device and the efficiency of program loading.

[課題を解決するための手段] この発明に係るプログラムローディング方式は、各処理
部毎に必要となるプログラムを機能毎に分割したモジュ
ール単位で各機能毎に1のモジュールを補助記憶装置に
格納するとともに、各モジュール単位にそのモジュール
がローディングされるべき1以上の主記憶の宛先情報を
付加し。
[Means for Solving the Problems] The program loading method according to the present invention stores a program required for each processing unit in a module unit by dividing it by function, and storing one module for each function in an auxiliary storage device. At the same time, one or more main memory destination information into which the module should be loaded is added to each module.

格納された各モジュールを制御部が読み出して宛先情報
に基づき1以上の主記憶にローディングするようにした
ものである。
The control unit reads each stored module and loads it into one or more main memories based on destination information.

[作用コ この発明においては、各処理部に共通なモジュールは1
つだけ補助記憶装置に格納され、また、−度だけ補助記
憶装置から読み出すことにより、宛先情報に従って各処
理部に必要なプログラムがローディングされる。
[Function] In this invention, there is one module common to each processing section.
By storing only one program in the auxiliary storage device and reading it from the auxiliary storage device only one time, necessary programs are loaded into each processing unit according to the destination information.

[実施例] 以下、この発明の一実施例を図について説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

マルチプロセッサシステムの構成は第4図に示した従来
のものと同様であるが、補助記憶装置3内のプログラム
格納形態と制御カード4の制御形態が従来のものとは異
なる。
The configuration of the multiprocessor system is similar to the conventional system shown in FIG. 4, but the program storage format in the auxiliary storage device 3 and the control format of the control card 4 are different from the conventional system.

第1図は本実施例による補助記憶装置3内のプログラム
格納形態を示す図である0図において。
FIG. 1 is a diagram showing a program storage format in the auxiliary storage device 3 according to the present embodiment.

la、lb・・・、11〜1nはプログラムモジュール
、9a、9b ・・*、91〜9nは上記プログラムモ
ジュール18〜1nに付加されたヘッダ部、10a、1
0b −・m、101−1゜nはプログラムモジュール
18〜1nとヘッダ部98〜9nにより構成されるロー
ドモジュールであり、上記各ヘッダ部9a〜9nには当
該プログラムモジュールがロードされるべき1以上の処
理カードにおける主記憶8の宛先情報が与えられる。す
なわち、補助記憶装置3には、各処理カード51〜5n
毎に必要となるプログラムを機能毎に分割したモジュー
ル単位で各機能毎に1のモジュールが格納されるととも
に、各モジュール東位にそのモジュールがロードされる
べき1以上の処理カードにおける主記憶8の宛先情報が
付加される。例えば、各処理カード51〜5nに共通な
プログラムモジュールla、lbに付加されたヘッダ部
9a、9bにはそれぞれ全ての処理カード51〜5 r
lにおける主記憶8の宛先情報が、また処理カード51
,5nに固有のプログラムモジュール11.inに付加
されたヘッダ部91゜9nには該当処理カード51.5
nにおける主記憶8のみの宛先情報が与えられる。なお
、宛先情報としては、具体的には各処理カード51〜5
nにおけるプロセッサ7対応の主記憶8のアドレス情報
が与えられる。
la, lb..., 11-1n are program modules, 9a, 9b...*, 91-9n are header sections added to the program modules 18-1n, 10a, 1
0b-・m, 101-1゜n are load modules composed of program modules 18 to 1n and header sections 98 to 9n, and each of the header sections 9a to 9n contains one or more of the program modules to be loaded. The destination information of the main memory 8 in the processing card is given. That is, each processing card 51 to 5n is stored in the auxiliary storage device 3.
One module is stored for each function in module units in which the programs required for each function are divided by function, and the main memory 8 of one or more processing cards to which the module is to be loaded is stored in the east position of each module. Destination information is added. For example, the header sections 9a and 9b added to the program modules la and lb that are common to the processing cards 51 to 5n include the header sections 9a and 9b for all the processing cards 51 to 5r, respectively.
The destination information in the main memory 8 in 1 is also stored in the processing card 51.
, 5n-specific program module 11. The header section 91゜9n added to in contains the corresponding processing card 51.5.
Destination information of only the main memory 8 at n is given. Note that the destination information specifically includes each processing card 51 to 5.
Address information of the main memory 8 corresponding to the processor 7 at n is given.

次に動作について説明する。Next, the operation will be explained.

システムの立ち上げ時等に、制御カード4が補助記憶装
置3からロードモジュール10a〜10nを読み出し、
ヘッダ部9a〜9nの宛先情報に基づいて場合によって
は複数の処理カード51〜5nに同一のプログラムモジ
ュールla、lb・・・をロードする。補助記憶装置3
内のロードモジュール10a〜1’Onを全て読み出し
、各処理カード51〜5nにロードし終わると、プログ
ラムのローディングが完了する。
When starting up the system, the control card 4 reads the load modules 10a to 10n from the auxiliary storage device 3,
Depending on the case, the same program module la, lb, . . . is loaded onto a plurality of processing cards 51 to 5n based on the destination information in the header sections 9a to 9n. Auxiliary storage device 3
When all the load modules 10a to 1'On are read out and loaded to each processing card 51 to 5n, the loading of the program is completed.

第2図にこのプログラムローディング方式のフローチャ
ートを示す。このフローチャートは制御カード4により
実行されるもので、以下フローチャートに従って詳細に
説明する。
FIG. 2 shows a flowchart of this program loading method. This flowchart is executed by the control card 4, and will be explained in detail below according to the flowchart.

先ず、ローディング開始時に制御カード4が補助記憶装
置3のディレクトリ情報をリードし、これを内部情報と
して持つ(ステップ1)。次に、この情報を基にロード
モジュールloaをリードし、ヘッダ部9aを検索して
宛先情報を読み取り(ステップ2)、該当処理カード5
1ヘプログラムモジユール1aのローディングを行なう
(ステップ3)。その後、再度ヘッダ部9aを検索して
他の宛先があるか否かを判断しくステップ4)、他の宛
先があれば同一プログラムモジュール1aの該当処理カ
ード52〜5nへのローディングを行ない、これを全て
の宛先に対して行なうまで繰り返す。次に、先の内部情
報から他のロードモジュールの有無を判断しくステップ
5)、他のロードモジュールがある場合には上記ステッ
プ2からステップ4の動作を繰り返し、ロードモジュー
ルが無くなった時点でローディング完了となる。なお、
制御カード4による上記制御は、例えば制御カード4に
簡易なプロセッサと、上記フローチャートを実行するプ
ログラムが予め書き込まれたROMと補助記憶装置3か
ら読み込まれたディレクトリ情報やロードモジュールを
一時保持するRAMからなる主記憶とを備えることによ
り容易に実現することができる。
First, at the start of loading, the control card 4 reads the directory information of the auxiliary storage device 3 and holds this as internal information (step 1). Next, based on this information, the load module loa is read, the header section 9a is searched, and the destination information is read (step 2), and the corresponding processing card 5
1 to load the program module 1a (step 3). Thereafter, the header section 9a is searched again to determine whether there are other destinations or not (step 4). If there are other destinations, loading is performed on the corresponding processing cards 52 to 5n of the same program module 1a, and this is done. Repeat until all destinations are reached. Next, determine whether there is another load module based on the internal information (step 5). If there is another load module, repeat steps 2 to 4 above, and loading is completed when there are no more load modules. becomes. In addition,
The above control by the control card 4 includes, for example, a simple processor in the control card 4, a ROM in which a program for executing the above flowchart is written in advance, and a RAM that temporarily holds directory information and load modules read from the auxiliary storage device 3. This can be easily realized by providing a main memory such as:

ところで、上記実施例では、各処理カード51〜5n毎
にそれぞれのプロセッサ7対応の主記憶8が搭載された
ものについて示したが、処理カードとは別に大容量のメ
モリカードを備えて、記憶領域を分割して各プロセッサ
の主記憶として割当てるものにおいても、主記憶として
割当てられた記憶領域の宛先情報をプログラムモジュー
ルに付加するようにして本発明を適用することができる
By the way, in the above embodiment, each processing card 51 to 5n is equipped with a main memory 8 corresponding to each processor 7, but a large capacity memory card is provided separately from the processing card to increase the storage area. The present invention can also be applied to a program module in which the program module is divided and allocated as the main memory of each processor, by adding destination information of the storage area allocated as the main memory to the program module.

[発明の効果] 以上のように、この発明によれば、各処理部毎に必要と
なるプログラムを機能毎に分割したモジュール単位で各
機能毎に1のモジュールを補助記憶装置に格納するとと
もに、各モジュール単位にそのモジュールがローディン
グされるべき1以上の主記憶の宛先情報を付加し、格納
された各モジュールを制御部が読み出して宛先情報に基
づき1以上の主記憶にローディングするようにしたこと
により、各処理部に共通なモジュールは1つだけ格納す
れば良くなるので補助記憶装置の使用効率が向上し、ま
た補助記憶装置3から一度だけ読み出せば良くなるので
プログラムローディングの効率も向上するという効果が
得られる。
[Effects of the Invention] As described above, according to the present invention, the program required for each processing unit is divided into modules for each function, and one module for each function is stored in the auxiliary storage device. Destination information of one or more main memories into which the module should be loaded is added to each module, and the control unit reads out each stored module and loads it into one or more main memories based on the destination information. This improves the usage efficiency of the auxiliary storage device because only one module common to each processing unit needs to be stored, and also improves the efficiency of program loading because it only needs to be read from the auxiliary storage device 3 once. This effect can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例による補助記憶装置内のプ
ログラム格納形態を示す図、第2図は実施例の動作を示
すフローチャート、第3図は従来例による補助記憶装置
内のプログラム格納形態を示す図、第4図はマルチプロ
セッサシステムの一般的な構成を示すブロック図である
。 1a〜1nはプログラムモジュール、3は補助記憶装置
、4は制御カード(制御部)、51〜5nは処理カード
(処理部)、7はプロセッサ、8は主記憶、9a〜9 
nはヘッダ部て宛先情報)、10a〜10nはロードモ
ジュール。 なお1図中、同一符号は同一、又は相当部分を示す。 代理人  大 岩  増 雄(ばか2名)稟1目 稟3図 窮4図 手続補正書(自発) 21発明の名称 プログラムローディング方式 訊補正をする者 事件との関係 特許出願人 代表者 志 岐 守 哉 4、代理人 5 補正の対象 発明の詳細な説明の欄。 6 補正の内容 fi+明細書第2頁第3行目乃至第4行目「構成の計算
機システムにおいてノとあるのを「構成の処理装置にお
いて」と補正する。 (2)同書第4頁第9行目乃至第10行目「以上のよう
になされているが、」とあるのを「以上のようになされ
ており、」と補正する。 以上
FIG. 1 is a diagram showing a program storage format in an auxiliary storage device according to an embodiment of the present invention, FIG. 2 is a flowchart showing the operation of the embodiment, and FIG. 3 is a diagram showing a program storage format in an auxiliary storage device according to a conventional example. FIG. 4 is a block diagram showing the general configuration of a multiprocessor system. 1a to 1n are program modules, 3 is an auxiliary storage device, 4 is a control card (control unit), 51 to 5n are processing cards (processing units), 7 is a processor, 8 is a main memory, 9a to 9
n is the header (destination information), and 10a to 10n are load modules. In addition, in FIG. 1, the same reference numerals indicate the same or equivalent parts. Agent Masuo Oiwa (2 idiots) 1st name 3rd figure 4th figure procedural amendment (voluntary) 21 Name of invention Program loading method Relationship to the case of the person making the amendment Patent applicant representative Mamoru Shiki Ya 4, Agent 5 Column for detailed explanation of the invention subject to amendment. 6. Contents of the amendment fi+In the third and fourth lines of page 2 of the specification, the phrase ``in the computer system of the configuration'' is amended to read ``in the processing device of the configuration''. (2) On page 4, lines 9 and 10 of the same book, the phrase ``It has been done as described above,'' has been amended to ``It has been done as described above.''that's all

Claims (1)

【特許請求の範囲】[Claims]  補助記憶装置を制御する制御部と、それぞれプロセッ
サを有し個々に処理を実行可能な複数の処理部とを備え
、各処理部毎に必要となるプログラムを補助記憶装置に
格納して制御部により対応する処理部におけるプロセッ
サの主記憶にローディングするマルチプロセッサシステ
ムにおけるプログラムローディング方式において、各処
理部毎に必要となるプログラムを機能毎に分割したモジ
ュール単位で各機能毎に1のモジュールを補助記憶装置
に格納するとともに、各モジュール単位にそのモジュー
ルがローディングされるべき1以上の主記憶の宛先情報
を付加し、格納された各モジュールを制御部が読み出し
て宛先情報に基づき1以上の主記憶にローディングする
ことを特徴とするプログラムローディング方式。
It is equipped with a control unit that controls an auxiliary storage device, and a plurality of processing units each having a processor and capable of executing processing individually.The program required for each processing unit is stored in the auxiliary storage device and the control unit controls the processing unit. In a program loading method in a multiprocessor system in which the program is loaded into the main memory of the processor in the corresponding processing unit, the program required for each processing unit is divided into modules for each function, and one module for each function is stored in the auxiliary storage. At the same time, destination information of one or more main memories where the module should be loaded is added to each module, and the control unit reads each stored module and loads it into one or more main memories based on the destination information. A program loading method that is characterized by:
JP9717888A 1988-04-20 1988-04-20 System for loading program Pending JPH01267766A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9717888A JPH01267766A (en) 1988-04-20 1988-04-20 System for loading program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9717888A JPH01267766A (en) 1988-04-20 1988-04-20 System for loading program

Publications (1)

Publication Number Publication Date
JPH01267766A true JPH01267766A (en) 1989-10-25

Family

ID=14185331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9717888A Pending JPH01267766A (en) 1988-04-20 1988-04-20 System for loading program

Country Status (1)

Country Link
JP (1) JPH01267766A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5141551B2 (en) * 2006-03-15 2013-02-13 富士通株式会社 ROM storage data generation method and ROM storage data generation program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5141551B2 (en) * 2006-03-15 2013-02-13 富士通株式会社 ROM storage data generation method and ROM storage data generation program

Similar Documents

Publication Publication Date Title
JPS6027964A (en) Memory access control circuit
JPH01267766A (en) System for loading program
JPS62126451A (en) Initial program load system for distributed processor
JPH02105962A (en) System starting device
JPH113229A (en) Program loading method and system for realizing the method
JPS6022779B2 (en) Multiprocessing system program loading method
JP2611490B2 (en) System operating environment setting device
JPS6143367A (en) Register control system
JPH02259828A (en) File mergence processing system
JPS5850B2 (en) Main memory expansion unit access method
JPH056343A (en) Method for loading program
JPS63118852A (en) Control system for virtual memory
JPH02133749U (en)
JPH03282822A (en) Executive program generating system
JPH04116728A (en) Retrieval processing system in repetitive library search
JPS61198351A (en) Direct memory access control circuit
JPH0327439A (en) Shared module managing system for program
JPH0325645A (en) Swapping system for virtual space
JPH01286053A (en) Data control system over plural types of computers
JPH0844570A (en) System and method for program execution
JPS6036615B2 (en) Memory control method
JPS6089256A (en) File controller
JPH03147593A (en) Bit block transfer device
JPS61233834A (en) Microprogram processor
JPS6186859A (en) Bus selector