JPH01264525A - Digital protective relay device - Google Patents

Digital protective relay device

Info

Publication number
JPH01264525A
JPH01264525A JP63092385A JP9238588A JPH01264525A JP H01264525 A JPH01264525 A JP H01264525A JP 63092385 A JP63092385 A JP 63092385A JP 9238588 A JP9238588 A JP 9238588A JP H01264525 A JPH01264525 A JP H01264525A
Authority
JP
Japan
Prior art keywords
module
processing
protection relay
modules
relay device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63092385A
Other languages
Japanese (ja)
Other versions
JP2955710B2 (en
Inventor
Tomio Chiba
千葉 富雄
Hiroyuki Kudo
博之 工藤
Mitsuyasu Kido
三安 城戸
Junzo Kawakami
川上 潤三
Yoshiaki Matsui
義明 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63092385A priority Critical patent/JP2955710B2/en
Publication of JPH01264525A publication Critical patent/JPH01264525A/en
Application granted granted Critical
Publication of JP2955710B2 publication Critical patent/JP2955710B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

PURPOSE:To prevent a system from going down by replacing one module for processing, if its malfunction is detected, with another module contained in the same processor having the module. CONSTITUTION:A trouble detection module 2, a main relay input converter module 3 having the same hardware as that of the module 2, a main relay calculating module 4, a sequence processing module 5, doubled digital input/ output module 7a, 7b are connected to a system bus 11. The modules 2 and 3 back up each other in case of a trouble. A processor 41 of the module 4 and a processor 33 of the module 3 back up each other. A CPU II 44 of the module 4, a CPU II 54 of the module 5, a CPU I 51 of the module 5 and a CPU I 71a of a module 7a back up each other.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電力系統の事故を検出して系#(を保護する
保護リレー装置に係り、具体的には保護リレー機能をテ
ジタルプロセンサにより行なう構成のデジタル保護リレ
ー装置に関する。 〔従来の技術〕 従来、デジタル保護リレー装置にあって、保護リレー装
置自体に異常が発生した場合の対策として特開昭59−
6569号公報、特開昭62−33813号公報に記載
された技術が知られている。 これらの従来技術によれば、保護リレー装置を自動的に
点検したり常時監視し、不良を検出した場合にはしゃ断
指令出力などのリレー動作をロックし、保護リレー装置
としての機能を停止するようにしている。 〔発明が解決しようとする課題〕 しかし、上記従来技術によれば、不良が発生した場合に
全ての保護機能が停止されてしまい、完全なシステムダ
ウンになってしまうという問題がある。 このような問題を解消するため、保護リレー装置を二重
化することがなされているが、装置構成が大形になると
いう問題があるばかりでなく、この場合であっても不良
の回復修理が終了するまでは一重系となるため、信頼度
が大幅に低下することになる。 、本発明の目的は、不良発生に起因するシステムダウン
を防止するとともに装置を小形化することができるデジ
タル保護リレー装置を提供することにある。 〔課題を解決するための手段〕 本発明は、上記目的を達成するため、保護対象電力系統
の各種状態量を取り込み、予め定められた処理手順に従
って一定周期ごとに保護リレー演算処理を行ない、その
結果に基づいて電力系統に保護指令を出力するデジタル
保護リレー装置において、保護リレー演算処理に係る処
理手段を処理機能に基づいてそれぞれ独立した複数のモ
ジュールに分割し、かつ同一種類のプロセッサが塔載さ
れてなるモジュールが少なくとも2以上含まれるように
各モジュールにプロセッサを塔載し、一のモジュールの
不良発生が検出されたとき当該モジュールの処理機能を
当該モジュールと同一のプロセッサが塔載された1又は
複数の他のモジュールにより代行処理する構成としたこ
とにある。 なお、前記代行処理は自己のモジュールと不良モジュー
ルの処理機能を前記一定周期ごとに交互に行なう構成に
できる。  ゛ また、前記代行処理は自己のモジュールと不良モジール
の処理機能を前記一定周期の゛複数回に亘って分割処理
する構成にできる′。 また、前記代行処理するモジュールは被代行処理モジュ
ールの処理機能に係るプログラムと同一プログラムによ
り代行処理する構成にできる。 また、一のモジュールに他のモジュールに塔載された全
てのプロセッサと同一種類のプロセッサを塔載し、該一
のモジュールにより前記代行処理を行なわせる構成にで
きる。 〔作用〕 このように構成することにより、一つのモジュールに不
良が発生しても、当該モジュールか処理機能はこれと同
一のプロセッサを肴する1又は2以上の他のモジュール
が代行処理するので、保護リレー装置としての機能が自
己復旧され、システムダランが防止されることになる。 すなわち、本発明は、処理機能に基づいて各モジュール
に機能を分散するとともに各モジュールにプロセッサを
塔載した構成とし、しかも同一種類のプロセッサを塔載
したものを含むように分散構成したことを基本とする。 そして、モジュール単位で代行処理する構成としたもの
である。 各モジュール間は標準化されたシステムバス又は他のバ
ス等を介してデータ転送可能になっている。 代行処理は関係づけられたモジュール間で相互に行なう
ことも、また一方だけが代行機能を具備する構成とする
こともできる。 代゛行処理するプロセッサは、本来の自己の処理機能に
係るプログラムの他に、代行処理する他のプロセッサの
プログラムを具備する。このプログラムはプロセッサが
同一種類であるから、殆んど同一のプログラムで対応で
きる。なお、代行処理するモジュールの数を1又は2に
選定するように機能分散すれば、代行処理プログラムを
記憶するメモリ容量(ROM)の増加は、必らすしもハ
ードとしてのI(、−ROM等の個数の増加にはつなが
らない。したがって、実質的に二重化の信頼度を得るこ
とができるにも拘らず、装置の大形化にはつながらない
。 また、代行処理時には、各プロセッサは自己の演算処理
と代行の演算処理を交互に時分割処理(例えば一定演算
周期ごとに交互に)するが、状態量データの取込みは一
定演算周期ごとに行なうようにする。したがって、保護
リレー演算の精度が低下するということはない。なお、
事故判定の出力は時分割のやり方により1又は数周期遅
れる4 場合があるが、実用上は問題ない。 〔実施例〕 以下本発明を実施例に基づいて説明する。 第1図に本発明の一実施例の全体構成図を示し、第2図
に要部の詳細構成図を示す。 本実施例は、電力系統の電圧、電流等の系統状態量デー
タを入力とし、この入力データに所期の保護リレー演算
のアルゴリズムに従ったディジタル演算処理を施し、送
電線あるいは配電線の事故検出を行うディジタル保護リ
レー装置に適用したものである。 図のように、系統の電圧・電流データを入力とする補助
電圧及び電流変成器モジュール1、事故検出演算モジュ
ール2、主リレー用入力変換回路モジュール3、主リレ
ー演算モジュール4、シーケンス処理・整定処理・自動
監視用モジュール(以下シーケンス処理モジュールと総
称する)5゜整定表示パネル6、ディジタル入出カモジ
ュール7a、7b、補助リレーモジュール8、通信用イ
ンターフェイスモジュール9、電源モジュール10から
構成されている。 なお、変成器モジュール1には電力系統の送電線りに設
けられた電圧変成器PTと電流変成器C′Fから電圧・
電流データが入力されている。補助リレーモジュール8
からは事故判定の結果として。 例えばしゃ断器CBに1へリップ指令が出力されるよう
になっている。 上記モジュールのうちモジュール3,4..5゜7a、
7b、9は、標準化されたシステムバス11に接続され
、このバスを介してデータ転送が相互に行なわれる。変
成器モジュール1から出力されるアナログ入力データは
専用バス12を介してモジュール2,3に入力される。 また、事故検出演算モジュール2は専用バス13を介し
て主リレー演算モジュール4とシーケンス処理モジュー
ル5に接続されている。これは、システムバス11が事
故してもモジュール2,4.5間のデータ転送を確保す
るためである。一方、デジタル入出カモジュール7a、
7bから出力されるトリップ指令などの出力信号は専用
バス14を介して補助リレーモジュール8に入力されて
いる。 各モジュールの機能と代行関係の構成について第2図を
用いて説明する。各モジュール2,3゜4.5.7a、
7bにはそれぞれプロセッサが塔載された演算モジュー
ルとなっている。そして機能に応じてデジタルシグナル
プロセッサDSP、セン1へラルプロセッシングユニッ
トCPUI又はCPUITが1個又は2個設けられてい
る。 ここで、各モジュールの概要と、そのプロセッサの処理
概要について説明する。 (1)事故検出演算モジュール2 このモジュール2は周知の過電流リレーや不足電圧リレ
ーに係るリレー演算を実行するものである。まず、デー
タサンプリング周期ごとに電圧、電流などのアナログ入
力データを取込み、 A/D変換器21でデジタル量に
変換した後、データメモリ22に記憶する。DSP23
はROM24内のプログラムAに従ってデータメモリ2
2内のデータを用い、デジタルフィルタ演算を実行して
入力データ中の高調波を除去した後、上述の事故検出演
算を行なう。この演算結果は専用バス13を介してモジ
ュール4又は5に転送される。 DSP23は第3図に示すように公知の構成のものであ
る。同図に示すように、アドレスレジスタARIII、
データレジスタDR112、データメモリRAMI 1
3、乗算回路MPY114、アリスメティック・ロジッ
ク・ユニットALU115、アキュムレータACC11
6、命令用メモリROM1’17、コントロール回路C
NT118、内部バス119から構成されている。 すなわち、DSPは、プログラミングすることにより1
チツプで−通りのディジタル信号処理が実現できる一種
の1チツプマイクロコンピユータである。しかも、高速
算術演算を実現するために、■乗算器を内蔵し、また0
乗算器と累算器のパイプライン・アーキテクチャを採用
し、かっ■マイクロプログラミングによる並列処理記述
などを取り込れて構成されている。 (2)  主リレー用入力変換回路モジュール3このモ
ジュール3は前記モジュール2と同一のハードを有して
構成され、バス12を介してアナログデータを取込み、
変換器31にてデジタル量に変換してデータメモリ32
に記憶する。そしてDSP33はROM34内に格納さ
れているプログラムBに従って高調波除去のデジタルフ
ィルタ演算を実行する。このフィルタ演算はモジュール
2と同棲π定演算周期内において複数の入力に対して行
なう。また、この演算結果は他のモジュールに転送され
る。 なお、フィルタ演算などの共通の機能をモジュール2と
3に分割して重複した構成としたのは、信頼性向上のた
めである。 (3)主リレー演算モジュール4 このモジュール4は主リレー用人力変換回路モジュール
3の出力データを用い、ROM42内のプログラムC1
に従って、送電線りのインピーダンスを算出するなどの
主リレー演算をDSP41により高速演算する。 モジュール3からの上記出力データはCPTJ 144
によりデータメモリ43に取込まれる。その他、CPU
I44はり、5P41の演算結果をシーケンス処理モジ
ュール5へ転送制御する機能を有する。CP U j 
4.4はROM45内のプログラムC2に従って処理を
実行する。I) S P 4.1の他にCP U I 
4.4を設けたのは、一般にDSP41のデータ転送能
力が劣ること及び信頼性向上のためである。 (4)  シーケンス処理モジュール5第2図に示すよ
うに、cpur51.ROM52、データメモリ53、
cpun+br、ROM55から構成されている。  
   CPU■54はROM55内に格納されたプログラムD
2に従い、保護りレージ−ケンス処理、自動監視処理を
実行する。 一方、CPUl51はROM52のプログラム口工に従
い、リレーの整定処理、パネルに対する表示処理等を実
行する。 (5)デジタル入出カモジュール7a、7bこのモジュ
ール7aと7bは入出力処理を実行するインターフェイ
スであり、同一のモジュールを二重化した構成となって
いる。それぞれCPU171a、’71bは、ROM7
2a、72bに格納されているプログラムEi+’E2
に従っt処理を実行する。一般にレベル変換回路、ライ
ントライバ及びレシーバ−、フォトカプラを用いて構成
される。 次に、本発明の特徴に係る代行処理について詳細に説明
する。 第2図から明らかなように、各モジュールの分割は、全
体として同一種類のプロセッサが少なくとも2以上具備
するようになされている。これにより、一のモジュール
に不良が発生した場合に、他のモジュールに塔載された
同一種類のプロセッサを用い、同一のプログラムによっ
て代行処理可能になる。  □ 本実施例におけるモジュールの代行関係は次のようにな
っている。 ■モジュール2とモジュール3は相互に代行処理可能に
なっている。 ■モジュール4のDSP41関係が不良の場合にはモジ
ュール3のDSP33がその代行処理をする。 ■モジュール4とモジュール5のC,PUII44と5
3は相互に代行処理可能になっている。 ■モジュール5のCI)UI51が不良の場合は、モジ
ュール7aのCPtJI71aがその代行処理をする。     ・ ■モジュール’7a’、’7bのCP(JI71a、7
1bは相互に代行処理可能になっている。 上記した対応の代行処理のために代行処理プログラムを
内蔵する必要があり、各プロセッサに対応する命令格納
用メモリであるROM24−.34.。 4.2,45,52,55.72a、72bには、自己
のプログラムの他、代行処理プログラムが格納されてい
る。 すなわち、モジュール2のROM24には自己のモジュ
ールに係るプログラムAの他に代行処理に係るモジュー
ル3のプログラムBが格納されている。他のモジュール
についても図示のように、代行処理に係るプログラムが
格納されている。モジュール4のDSP41と、モジュ
ール5のCPUl51は他のプロセッサの代行処理をし
ないので、それぞれ本来のプログラムC□とDlのみが
格納される。 次に、代行処理の実行タイミング登第4図を用いて説明
する。第4図において、(a)は電力系統の電圧、電流
データをティジタル量に変換するためのサンプリングタ
イミング(周期)を示す。 本実施例ではサンプリング周期と演算周期と一致してお
り保護リレー演算などは、この1つのサンプリンク間隔
内に所定のアルコリス11を実行完了する。同図(b)
はモジュール3の処理タイミングチャーI−であり、代
行処理に係るモジュール2が正常の場合を示している。 したがって、サンプリング周期ごとに本来の処理プログ
ラムBのみ繰返し実行する。すなわち、時間帯S1、−
0にてn−1時刻のデータを取込み、つづいて時間帯P
1、−0においではn−1時刻以前に取込んだデータを
も含め、必要なデータを用いてプログラムBを実行して
所定の演算を行なう。同様にn、n+1.n+2.  
において所定のデータ取込みと演算を実行する。そして
、同図(d)に示すタイミングで、プログラムBによる
処理結果をサンプリング周期ごとに出力する。 なお、正常動作時におけるモジュール2の処理も図(b
)と同しであり、図(d)に示すようにサンプリング周
期ごとに処理結果が出力される。 ここで、モジュール2に不良が発生した場合の代行処理
について説明する。・不良発生の検出はウエイストオブ
タイマやパリティチエツク等を含む周知の手段により行
なわれ、不良検出に基づいてモジュール3に代行処理指
令が与えられる。モジュール3は第4図(c)に示すよ
うに代行するモジュール2のプログラムAと自己のプロ
グラムBとを交互に実行する。データ入力処理は毎サン
ブリンク周期の時間帯5n−0,Sn、Sn+□・ で
行なう。所定の演算処理は隔サンプリング周期ごとに行
なう。演算処理は2サンプリング周期間隔になるが、入
力データは毎回取込むようにしていることから、演算処
理の精度は正常動作時と同一の精度を確保できる。 なお、各プログラムA、Bによる演算結果の出力タイミ
ングは、第4図(e)に示す非同期式又は同図(f)に
示す同期式を選択できる。非同期式はプログラムA、B
に係る演算処理が同じ時刻の入力データを用いる必要が
ない場合に適用され、各演算は最新の入力データを用い
、その演算周期内に演算結果を出力する。したがって、
同図(e)に示すようにプログラムAとBの演算結果は
1つずれた時刻の入力データを基礎とするものとなって
いる。 一方、同期式はプログラムAとBの処理内容から、同一
時刻の入力データを用いる必要がある場合に適用される
。まず、モジュール3は時間帯Sn−□でn−1時刻の
入力データを取込み記憶する。 そして、つづく時間帯Pn−0でプログラムAの処理を
実行し、その演算結果は出力しないで一旦記憶しておく
。次に、時間帯Snでn時刻のデータを取込み記憶する
。つづく時間帯P nで行なうプログラムBの処理は上
記n−1時刻の入力データを用いて処理を行なう。この
処理の終了と同時に上記プログラムAの結果と合わせて
プログラムBの結果を出力する(同図(f))。このよ
うにすることにより、同一の入力データに基づいた処理
を行なわせることができる。 ここで、正常動作から代行処理に移行する段階の処理手
順および代行処理時の隔サンプリング周期の切替え手順
について、第5図を参照して説明する。同図に示したも
のはモジュール3の処理概要である。 ステップ121ではモジュール2が不良がどうかの判定
を行い、不良でない正常の場合にはステップ122に進
み、モジュール3の本来の処理Bを実行した後、ステッ
プ123に進んでサンプル周期更新し、以下、倍周期同
様の処理をくり返し実行する。 一方、ステップ121でモジュール2が不良と判定され
た場合には、ステップ124に進み、フラグにaをセッ
トして、ステップ125に進む。 ここでフラグの内容がbかどうかの判定を行う。 この場合はステップ124でフラグにaをセットしたの
で、ステップ125の判定は否定であるからステップ1
26に進む。 ステップ126では、第4図(c)で説明したように、
そのサンプリング時刻の入力データを取込むと共に記憶
し、不良モジュール2の処理プログラムAを実行する。 プログラムAの処理終了後はステップ127に進み、フ
ラグをbにセットしてステップ128に進みサンプル周
期を1サンプル更新して、ステップ125に戻る。そし
て再びステップ125では、フラグがbかどうかの判定
を行う。この場合ステップ127でフラグをbにセット
したのでステップ9に進み、第4図(c)で説明したよ
うに、モジュール3の本来の処理プログラムBを実行し
、ステップ130に進んでフラグをaにセットする。 そして、再びステップ128に進み、1サンプル周期更
新してステップ125に戻る。以下同様にしてプログラ
ムA、Hの処理がくり返し実行される。 以上の説明では、第2図におけるモジュール2の不良を
モジュール3で代行処理する例について述べたが、他の
モジュールの不良に対しても、前述した対応する別のモ
ジュールで同様に代行する。 上述したように、格別なハードを設けることなくソフト
的な対応により、不良モジュールに係る処理を他のモジ
ュールで代行処理するようにしていることから、システ
ムダウンを防止することが=19− でき、信頼度を向上できるとともに装置の小形化を図る
ことができる。 また、別な角度からみれば、システム全体の1つのモジ
ュールが不良になっても他あモジュールで代行できるこ
とができ、システムの停止(ダウン)がない高信頼度な
システムを実現できる。 すなわち、1つのモジュール(プリント基板)に不良が
発生しても、他のモジュールで代行処理していることか
ら、機能上は自己復旧できるディジタル保護リレー装置
が実現できる。また、不良モジュールを交換する時だけ
、システムを停止させればよく、実質的にはオンライン
保守が実現でき、信頼度の大幅な向上が期待でき、シス
テムダウンをなくせるため実用上のメリットは非常に大
きい。 以上説明した実施例は故障した1つのモジュールの全機
能を別の1つのモジュールで全て代行処理する例であり
、また処理タイミングとしては、本来の一処理と代行処
理を1サンプリング周期おきで行うようにした例につい
て説明゛したが、これに限られるものではなく、次に述
べる構成としても同一の効果を奏することができる。 例えば、代行処理を1つのモジュールにより処理するこ
とに代えて、゛複数のモジュールにその代行処理プログ
ラムを分割実装しておき、複数のモジュールで故障モジ
ュールを分割代行処理することもできる。 つまり、第2図におけるモジュール2のDSP23が故
障した場合には、その機能をモジュール3とモジュール
4のI)SP33と41が分割代行処理するようにする
ことができる。 また、演算処理のタイミングについても、上記実施例で
は、故障モジュールの全機能を1サンプリング周期内に
全機能の代行処理をする例について述べたが、複数サン
プリング周期にわたって分割して全機能を代行処理する
ようにしてもよい。 さらに、不良発生篩の代行処理専用モジュールを付加し
、これにより不良モジュールの代行処理を行うようにし
てもよいことは言うまでもない。 この代行処理専用モジュールの構成として、次のように
することができる。 ユ)システムで使用しているプロセッサの全ての種類を
実装しておき(第2図の例では3種類(DSP、CI)
Ul、CPUII)他のモジュールと全く同一のプログ
ラムを実行するようにする。 1])1種のプロセッサで、プログラム形式、アルゴリ
ズム等は異る(同しであってもよい)が、機能の、みを
代行処理する。 〔発明の効果〕 以上説明したように、本発明によれば、モジュール単位
で不良検出ができ、不良モジュールの全機能を正常な他
のモジュールで代行処理できるので、すなわち、自己復
旧が可能であるので、システムダウンを防止でき、高信
頼度なものとすることができる。 また、代行処理に係るプロセッサを同一種類のものとし
ていることから、全く同一の言語・構成のプログラムを
用いることができ、特にハード的な構成品の増加がない
ことから、小形で低価な装置を実現できる。 また、代行処理に際し、不良モジュールの機能に係る入
力データを、正常時と全く同一の入力データを用いるよ
うにしていることから、保護リレー演算に係る演算を高
い精度で行なうことができ、高性能なシステ11を実現
することができる。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a protection relay device that detects an accident in an electric power system and protects the system. Specifically, the protection relay function is performed using a digital processor. [Prior Art] Conventionally, in a digital protection relay device, as a countermeasure in the event that an abnormality occurs in the protection relay device itself, Japanese Patent Application Laid-Open No. 59-1999
Techniques described in Japanese Patent Application Laid-open No. 6569 and Japanese Patent Application Laid-Open No. 62-33813 are known. According to these conventional technologies, the protective relay device is automatically inspected or constantly monitored, and if a defect is detected, the relay operation such as the output of a cutoff command is locked, and the function as a protective relay device is stopped. I have to. [Problems to be Solved by the Invention] However, according to the above-mentioned conventional technology, there is a problem in that when a defect occurs, all protection functions are stopped, resulting in a complete system down. In order to solve this problem, protective relay devices are duplicated, but this not only causes the problem of increasing the size of the device configuration, but even in this case, recovery and repair of defects is completed. Until then, the system becomes a single-layer system, resulting in a significant drop in reliability. SUMMARY OF THE INVENTION An object of the present invention is to provide a digital protection relay device that can prevent system failure due to occurrence of defects and can be made smaller. [Means for Solving the Problems] In order to achieve the above object, the present invention takes in various state quantities of the power system to be protected, performs protection relay calculation processing at regular intervals according to a predetermined processing procedure, and In a digital protection relay device that outputs protection commands to the power system based on the results, the processing means related to protection relay calculation processing is divided into multiple independent modules based on processing functions, and the same type of processor is installed in each module. A processor is installed in each module so that at least two modules are included, and when a failure in one module is detected, the processing function of the module is changed to one in which the same processor as the module is installed. Alternatively, the configuration is such that the processing is performed on behalf of a plurality of other modules. It should be noted that the proxy processing can be configured such that the processing functions of the own module and the defective module are performed alternately at the predetermined period. ``Furthermore, the proxy processing can be structured so that the processing functions of the own module and the defective module are divided and processed multiple times at the constant period.'' Further, the module that performs proxy processing can be configured to perform proxy processing using the same program as the program related to the processing function of the delegated processing module. Further, it is also possible to configure one module to include processors of the same type as all the processors installed in other modules, so that the one module performs the above-described proxy processing. [Operation] With this configuration, even if a defect occurs in one module, the processing function of that module or its processing function will be processed on behalf of one or more other modules that serve the same processor. The function as a protection relay device is self-restored, and system failure is prevented. In other words, the present invention is based on a structure in which functions are distributed to each module based on processing functions, and a processor is mounted on each module, and furthermore, the distributed structure is such that it includes modules mounted with the same type of processor. shall be. The configuration is such that proxy processing is performed on a module-by-module basis. Data can be transferred between each module via a standardized system bus or other bus. The proxy processing can be mutually performed between related modules, or only one module can have a proxy function. A processor that performs proxy processing includes programs for other processors that perform proxy processing in addition to programs related to its own processing functions. Since this program uses the same type of processor, almost the same program can be used. Note that if the functions are distributed so that the number of modules that perform proxy processing is selected to 1 or 2, the memory capacity (ROM) for storing the proxy processing program will necessarily increase, but the hardware I(, -ROM, etc.) will increase. This does not lead to an increase in the number of processors.Therefore, although it is possible to substantially obtain the reliability of duplication, it does not lead to an increase in the size of the device.Furthermore, during proxy processing, each processor performs both its own arithmetic processing and Alternate time-sharing processing is performed on the proxy calculations (for example, alternately at fixed calculation cycles), but state quantity data is taken in at fixed calculation cycles.As a result, the accuracy of protection relay calculations is reduced. There is no such thing.In addition,
The output of accident judgment may be delayed by one or several cycles depending on the time division method, but this is not a problem in practice. [Examples] The present invention will be described below based on Examples. FIG. 1 shows an overall configuration diagram of an embodiment of the present invention, and FIG. 2 shows a detailed configuration diagram of main parts. In this embodiment, system state quantity data such as voltage and current of the power system is input, and this input data is subjected to digital calculation processing according to the desired protective relay calculation algorithm to detect faults on power transmission lines or distribution lines. This is applied to a digital protection relay device that performs As shown in the figure, an auxiliary voltage and current transformer module 1 that inputs system voltage and current data, an accident detection calculation module 2, a main relay input conversion circuit module 3, a main relay calculation module 4, and a sequence processing/setting process. - An automatic monitoring module (hereinafter collectively referred to as a sequence processing module) is composed of a 5° setting display panel 6, digital input/output modules 7a and 7b, an auxiliary relay module 8, a communication interface module 9, and a power supply module 10. Note that the transformer module 1 receives voltage and
Current data is input. Auxiliary relay module 8
As a result of the accident determination. For example, a rip command to 1 is output to the circuit breaker CB. Among the above modules, modules 3 and 4. .. 5°7a,
7b and 9 are connected to a standardized system bus 11, and data transfer is performed between them via this bus. Analog input data output from transformer module 1 is input to modules 2 and 3 via dedicated bus 12. Further, the accident detection calculation module 2 is connected to the main relay calculation module 4 and the sequence processing module 5 via a dedicated bus 13. This is to ensure data transfer between the modules 2, 4.5 even if the system bus 11 fails. On the other hand, the digital input/output module 7a,
Output signals such as trip commands output from 7b are input to the auxiliary relay module 8 via a dedicated bus 14. The functions of each module and the configuration of agency relationships will be explained using FIG. 2. Each module 2,3゜4.5.7a,
Each of 7b is an arithmetic module having a processor mounted thereon. Depending on the function, one or two digital signal processors DSP, sensor 1 heral processing units CPUI or CPUIT are provided. Here, an overview of each module and an overview of the processing of its processor will be explained. (1) Accident detection calculation module 2 This module 2 executes relay calculations related to well-known overcurrent relays and undervoltage relays. First, analog input data such as voltage and current is taken in every data sampling period, converted into digital quantities by the A/D converter 21, and then stored in the data memory 22. DSP23
is stored in data memory 2 according to program A in ROM 24.
After performing digital filter calculation using the data in 2 to remove harmonics in the input data, the above-mentioned accident detection calculation is performed. This calculation result is transferred to the module 4 or 5 via the dedicated bus 13. The DSP 23 has a known configuration as shown in FIG. As shown in the figure, address register ARIII,
Data register DR112, data memory RAMI 1
3. Multiplier circuit MPY114, arithmetic logic unit ALU115, accumulator ACC11
6. Instruction memory ROM1'17, control circuit C
It consists of an NT 118 and an internal bus 119. That is, the DSP can be programmed to
It is a type of one-chip microcomputer that can perform a variety of digital signal processing on a single chip. Moreover, in order to realize high-speed arithmetic operations, ■ a built-in multiplier and a 0
It adopts a pipeline architecture of multipliers and accumulators, and incorporates parallel processing descriptions using microprogramming. (2) Main relay input conversion circuit module 3 This module 3 is configured with the same hardware as the module 2, and takes in analog data via the bus 12.
Converter 31 converts into digital quantity and data memory 32
to be memorized. Then, the DSP 33 executes a digital filter operation for removing harmonics according to the program B stored in the ROM 34. This filter operation is performed on a plurality of inputs within the same π-definite operation cycle as the module 2. Furthermore, this calculation result is transferred to other modules. Note that the reason why common functions such as filter calculations are divided into modules 2 and 3 to have an overlapping configuration is to improve reliability. (3) Main relay calculation module 4 This module 4 uses the output data of the main relay human power conversion circuit module 3, and uses the program C1 in the ROM 42.
Accordingly, main relay calculations such as calculating the impedance of the power transmission line are performed at high speed by the DSP 41. The above output data from module 3 is CPTJ 144
The data is taken into the data memory 43 by. Others, CPU
The I44 has a function of controlling the transfer of the calculation result of 5P41 to the sequence processing module 5. CP U j
4.4 executes processing according to program C2 in the ROM 45. I) In addition to SP 4.1, CPU
4.4 is provided because the data transfer ability of the DSP 41 is generally poor and to improve reliability. (4) Sequence processing module 5 As shown in FIG. 2, cpur51. ROM52, data memory 53,
It consists of cpun+br and ROM55.
The CPU 54 executes the program D stored in the ROM 55.
In accordance with 2, the protection recency process and the automatic monitoring process are executed. On the other hand, the CPU 51 executes relay setting processing, panel display processing, etc. according to the program instructions in the ROM 52. (5) Digital input/output modules 7a, 7b These modules 7a and 7b are interfaces that execute input/output processing, and have a configuration in which the same modules are duplicated. The CPUs 171a and ’71b each have ROM7
Program Ei+'E2 stored in 2a and 72b
Execute t processing according to the following. Generally, it is constructed using a level conversion circuit, a line driver and receiver, and a photocoupler. Next, proxy processing according to a feature of the present invention will be explained in detail. As is clear from FIG. 2, each module is divided so that at least two processors of the same type are provided as a whole. As a result, when a defect occurs in one module, processing can be performed on behalf of another module by using the same type of processor and the same program. □ The agency relationship of modules in this embodiment is as follows. (2) Module 2 and module 3 can perform processing on behalf of each other. (2) If the DSP 41 of the module 4 is defective, the DSP 33 of the module 3 performs processing on its behalf. ■Module 4 and module 5 C, PUII44 and 5
3 can perform processing on behalf of each other. (2) If the CI (CI) UI 51 of the module 5 is defective, the CPtJI 71a of the module 7a performs processing on its behalf.・ ■CP of module '7a', '7b (JI71a, 7
1b can perform processing on behalf of each other. It is necessary to incorporate a proxy processing program for the above-mentioned corresponding proxy processing, and the ROM 24-. 34. . 4.2, 45, 52, 55.72a and 72b store their own programs as well as proxy processing programs. That is, the ROM 24 of module 2 stores program A of module 3 relating to proxy processing in addition to program A relating to its own module. As shown in the figure, other modules also store programs related to proxy processing. Since the DSP 41 of module 4 and the CPU 151 of module 5 do not perform processing on behalf of other processors, only the original programs C□ and Dl are stored, respectively. Next, the execution timing of proxy processing will be explained using FIG. 4. In FIG. 4, (a) shows the sampling timing (period) for converting voltage and current data of the power system into digital quantities. In this embodiment, the sampling period and the calculation period match, and the protection relay calculation and the like are completed in a predetermined arcoris 11 within this one sampling link interval. Same figure (b)
is a processing timing chart I- of module 3, which shows a case where module 2 related to proxy processing is normal. Therefore, only the original processing program B is repeatedly executed at each sampling period. That is, time period S1, -
0, import the data at time n-1, and then import the data at time period P.
At times 1 and -0, program B is executed using necessary data, including data taken in before time n-1, to perform a predetermined calculation. Similarly, n, n+1. n+2.
In this step, predetermined data acquisition and calculation are performed. Then, at the timing shown in FIG. 4(d), the processing results by program B are output for each sampling period. The processing of module 2 during normal operation is also shown in figure (b).
), and the processing results are output at each sampling period, as shown in Figure (d). Here, a description will be given of proxy processing when a defect occurs in the module 2. - Detection of the occurrence of a failure is performed by well-known means including a waste of timer, a parity check, etc., and a proxy processing command is given to the module 3 based on the failure detection. As shown in FIG. 4(c), the module 3 alternately executes the program A of the module 2 on its behalf and its own program B. Data input processing is performed in time slots 5n-0, Sn, and Sn+□ of every Sunblink cycle. Predetermined arithmetic processing is performed at every sampling period. Although the arithmetic processing is performed at intervals of two sampling periods, since the input data is taken in every time, the accuracy of the arithmetic processing can be maintained at the same accuracy as during normal operation. Note that the output timing of the calculation results by each of the programs A and B can be selected from the asynchronous method shown in FIG. 4(e) or the synchronous method shown in FIG. 4(f). Programs A and B are asynchronous.
It is applied when the calculation processing related to the above does not need to use input data at the same time, and each calculation uses the latest input data and outputs the calculation result within the calculation cycle. therefore,
As shown in FIG. 4(e), the calculation results of programs A and B are based on input data at times that are shifted by one. On the other hand, the synchronous method is applied when it is necessary to use input data at the same time due to the processing contents of programs A and B. First, the module 3 captures and stores input data at time n-1 in time zone Sn-□. Then, in the following time period Pn-0, the processing of program A is executed, and the calculation results are temporarily stored without being output. Next, data at time n is captured and stored in time zone Sn. The processing of program B to be performed in the subsequent time period Pn is performed using the input data at time n-1. At the same time as this processing is completed, the results of program B are output together with the results of program A (FIG. 4(f)). By doing so, it is possible to perform processing based on the same input data. Here, the processing procedure at the stage of transition from normal operation to proxy processing and the procedure for switching the interval sampling period during proxy processing will be explained with reference to FIG. What is shown in the figure is an outline of the processing of module 3. In step 121, the module 2 determines whether it is defective or not. If the module 2 is normal and not defective, the process proceeds to step 122, and after executing the original processing B of the module 3, the process proceeds to step 123 to update the sample period. Execute the same process repeatedly with double cycle. On the other hand, if module 2 is determined to be defective in step 121, the process proceeds to step 124, where a is set in the flag, and the process proceeds to step 125. Here, it is determined whether the content of the flag is b. In this case, since the flag is set to a in step 124, the determination in step 125 is negative, so step 1
Proceed to step 26. In step 126, as explained in FIG. 4(c),
The input data at the sampling time is captured and stored, and the processing program A of the defective module 2 is executed. After the processing of program A is completed, the process proceeds to step 127, sets the flag to b, proceeds to step 128, updates the sampling period by one sample, and returns to step 125. Then, in step 125 again, it is determined whether the flag is b. In this case, since the flag is set to b in step 127, the process proceeds to step 9, where the original processing program B of module 3 is executed as explained in FIG. 4(c), and the process proceeds to step 130, where the flag is set to a. set. Then, the process goes to step 128 again, updates one sample period, and returns to step 125. Thereafter, the processes of programs A and H are repeatedly executed in the same manner. In the above explanation, an example has been described in which a failure in module 2 in FIG. 2 is handled by module 3, but failures in other modules are handled in the same way by the corresponding other module described above. As mentioned above, since the processing related to the defective module is handled on behalf of another module by software without installing special hardware, it is possible to prevent the system from going down. It is possible to improve reliability and downsize the device. Also, from a different perspective, even if one module in the entire system becomes defective, it can be replaced by another module, making it possible to realize a highly reliable system that does not experience system downtime. In other words, even if a defect occurs in one module (printed circuit board), other modules handle the defect on behalf of the defect, so a digital protection relay device that can functionally recover by itself can be realized. In addition, the system only needs to be stopped when replacing a defective module, making online maintenance possible, which can be expected to significantly improve reliability, and eliminate system downtime, which has great practical benefits. big. The embodiment described above is an example in which all the functions of one failed module are processed on behalf of another module, and the processing timing is such that the original processing and the substitution processing are performed every other sampling period. Although an example has been described, the present invention is not limited to this, and the same effect can be achieved with the following configuration. For example, instead of performing proxy processing in one module, it is also possible to divide and implement the proxy processing program in multiple modules and perform the divided proxy processing on a faulty module in the multiple modules. That is, if the DSP 23 of module 2 in FIG. 2 fails, its function can be divided and processed by the I) SPs 33 and 41 of module 3 and module 4. Regarding the timing of arithmetic processing, in the above embodiment, an example was described in which all functions of a failed module are processed on behalf of one sampling period, but all functions are processed on behalf of a faulty module by dividing it over multiple sampling periods. You may also do so. Furthermore, it goes without saying that a module dedicated to proxy processing of defective sieves may be added to perform proxy processing of defective modules. The configuration of this proxy processing dedicated module can be as follows. e) All types of processors used in the system are implemented (in the example in Figure 2, there are three types (DSP, CI)).
Ul, CPU II) Executes exactly the same program as other modules. 1]) One type of processor performs processing on behalf of only the functions, although the program format, algorithm, etc. may be different (or may be the same). [Effects of the Invention] As explained above, according to the present invention, defects can be detected on a module-by-module basis, and all functions of the defective module can be handled on behalf of other normal modules, in other words, self-recovery is possible. Therefore, system failure can be prevented and high reliability can be achieved. In addition, since the processors involved in proxy processing are of the same type, programs with the same language and configuration can be used, and there is no increase in the number of hardware components, resulting in a compact and low-cost device. can be realized. In addition, during proxy processing, the input data related to the function of the defective module is exactly the same as when it is normal, so calculations related to protection relay calculations can be performed with high precision, resulting in high performance. A system 11 can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の全体構成図、第2図は第1
図実施例の要部詳細図、第3図はデジタルシグナルプロ
セッサのブロック構成図、第4図は実施例の代行処理タ
イミングを説明するタイミングチャート、第5図は代行
処理の一実施例手順を示すフローチャー1・である。 2・・事故検出演算モジュール、 3 ・主リレー用入力変換回路モジュール、4・・主リ
レー演算モジュール、 5 シーケンス処理モジュール、 7a、7.b・・・デジタル入出力処理モジュール、2
3.33.4−1・・デジタルシグナルプロセッサ、5
1.71a、71b−CPUI、 4.4.53−CPUn。
FIG. 1 is an overall configuration diagram of an embodiment of the present invention, and FIG.
Figure 3 is a block configuration diagram of the digital signal processor; Figure 4 is a timing chart explaining the timing of proxy processing in the embodiment; Figure 5 shows the procedure of an example of proxy processing. Flowchart 1. 2. Accident detection calculation module, 3. Main relay input conversion circuit module, 4. Main relay calculation module, 5 Sequence processing module, 7a, 7. b...Digital input/output processing module, 2
3.33.4-1...Digital signal processor, 5
1.71a, 71b-CPUI, 4.4.53-CPUn.

Claims (1)

【特許請求の範囲】 1、保護対象電力系統の各種状態量を取り込み、予め定
められた処理手順に従って一定周期ごとに保護リレー演
算処理を行ない、その結果に基づいて電力系統に保護指
令を出力するデジタル保護リレー装置において、保護リ
レー演算処理に係る処理手段を処理機能に基づいてそれ
ぞれ独立した複数のモジュールに分割し、かつ同一種類
のプロセッサが塔載されてなるモジュールが少なくとも
2以上含まれるように各モジュールにプロセッサを塔載
し、一のモジュールの不良発生が検出されたとき当該モ
ジュールの処理機能を当該モジュールと同一のプロセッ
サが塔載された1又は複数の他のモジュールにより代行
処理する構成としたデジタル保護リレー装置。 2、前記代行処理は自己のモジュールと不良モジュール
の処理機能を前記一定周期ごとに交互に行なう構成とし
た請求項1記載のデジタル保護リレー装置。 3、前記代行処理は自己のモジュールと不良モジールの
処理機能を前記一定周期の複数回に亘つて分割処理する
構成とした請求項1記載のデジタル保護リレー装置。 4、前記代行処理するモジュールは被代行処理モジュー
ルの処理機能に係るプログラムと同一プログラムにより
代行処理する構成とした請求項1、2又は3記載のデジ
タル保護リレー装置。 5、一のモジュールに他のモジュールに塔載された全て
のプロセッサと同一種類のプロセッサを塔載し、該一の
モジュールにより前記代行処理を行なわせる構成とした
請求項1記載のデジタル保護リレー装置。
[Claims] 1. Taking in various state quantities of the power system to be protected, performing protection relay calculation processing at regular intervals according to a predetermined processing procedure, and outputting a protection command to the power system based on the results. In the digital protection relay device, the processing means related to protection relay calculation processing is divided into a plurality of independent modules based on processing functions, and at least two or more modules each having the same type of processor installed are included. A configuration in which a processor is mounted on each module, and when a failure in one module is detected, the processing function of that module is processed on behalf of one or more other modules equipped with the same processor as that module. Digital protection relay device. 2. The digital protection relay device according to claim 1, wherein said proxy processing alternately performs processing functions for its own module and for a defective module at said fixed period. 3. The digital protection relay device according to claim 1, wherein said proxy processing is configured to divide the processing functions of the own module and the defective module over a plurality of times in said fixed period. 4. The digital protection relay device according to claim 1, wherein said module performing proxy processing is configured to perform proxy processing by the same program as a program related to the processing function of the delegated processing module. 5. The digital protection relay device according to claim 1, wherein one module is equipped with processors of the same type as all the processors installed on other modules, and the one module is configured to perform the proxy processing. .
JP63092385A 1988-04-14 1988-04-14 Digital protection relay device Expired - Fee Related JP2955710B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63092385A JP2955710B2 (en) 1988-04-14 1988-04-14 Digital protection relay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63092385A JP2955710B2 (en) 1988-04-14 1988-04-14 Digital protection relay device

Publications (2)

Publication Number Publication Date
JPH01264525A true JPH01264525A (en) 1989-10-20
JP2955710B2 JP2955710B2 (en) 1999-10-04

Family

ID=14052957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63092385A Expired - Fee Related JP2955710B2 (en) 1988-04-14 1988-04-14 Digital protection relay device

Country Status (1)

Country Link
JP (1) JP2955710B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5131928A (en) * 1974-09-13 1976-03-18 Fuji Thomson Co Ltd NETSUODOSHIKI BUNKIRYUROKAIHEIBEN
JPS60113615A (en) * 1983-11-24 1985-06-20 株式会社東芝 Digital protecting relaying unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5131928A (en) * 1974-09-13 1976-03-18 Fuji Thomson Co Ltd NETSUODOSHIKI BUNKIRYUROKAIHEIBEN
JPS60113615A (en) * 1983-11-24 1985-06-20 株式会社東芝 Digital protecting relaying unit

Also Published As

Publication number Publication date
JP2955710B2 (en) 1999-10-04

Similar Documents

Publication Publication Date Title
JP3220660B2 (en) Power signal processing system and power signal processing method
CN111352338A (en) Dual-redundancy flight control computer and redundancy management method
CN117573609B (en) System-on-chip with redundancy function and control method thereof
JPH01264525A (en) Digital protective relay device
JP2858754B2 (en) Digital protection relay
JPH01202113A (en) Digital protective-relay
JPH09289535A (en) Information communication device
JP4340918B2 (en) Digital protection controller
JPH047645A (en) Fault tolerant computer
JPH03266131A (en) Power source state decision system for multiple system
JPS6358545A (en) Information processing system
JPH03251032A (en) Fault zone detector
JPH0272436A (en) Redundant system for microcomputer
JPS61182107A (en) Digital controller
JP3330261B2 (en) Digital protection and control equipment
JPH07114521A (en) Multimicrocomputer system
JPS59223856A (en) Arithmetic and logic unit
CN115903629A (en) Industrial control system and control method thereof
JPH02246726A (en) Method of detecting monitoring failure of digital relay
JPH08339335A (en) Redundant system switching monitor controller
JPH03288205A (en) Programmable controller system
JPH02311933A (en) Interruption control system
JPH08163766A (en) Fault avoidance method of digital protection relay device
JPS63216173A (en) Instruction transfer controller
JPS62138942A (en) Information processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees