JPH01256880A - ビデオフォーマット信号の信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、通常のＴＶ信号と同様な構成のいわゆるビデ
オフォーマット信号の信号処理装置に関し、特に、映画
フィルムソースから得られる情報を内容とするビデオフ
ォーマット信号を処理して従来のインタレース方式に比
して垂直解像度が高く効果的な映像再生が行なえるノン
インタレース方式のビデオフォーマット信号を形成する
信号処理装置に関する。

背景技術 いわゆるビデオフォーマット信号は、水平・垂直同期信
号、ブランキング信号等を含んで通常のＴＶ信号と同様
な構成であり、いわゆる飛び越し走査等によってブラウ
ン管上に再生され得る映像情報を担う信号を言う。

映画フィルムソースの内容をビデオディスク或いはビデ
オテープによって記録再生するためには、映画フィルム
ソースの内容を一旦ＮＴＳＣ方式等によるビデオフォー
マット信号に変換しなければならない。

しかしながら、通常の映画フィルムのコマ送り速度は毎
秒２４コマであり、ＮＴＳＣ方式のビデオフォーマット
信号のフレーム数が毎秒３０個である故、ビデオフォー
マット信号の各フレームを一対一に対応させることは困
難である。そこで、映画フィルムの奇数コマに２つのフ
ィールドを対応させ、偶数コマに３つのフィールドを対
応させるといういわゆる２−３プルダウン方式が採用さ
れることが多い。換言すれば、映画フィルムの各コマに
フレーム群を対応させ、各フレーム群のフレーム数を適
宜変動させてコマ送り速度とフレーム周波数との相違に
よる時間的ズレを解消しているのである。

一方、ＮＴＳＣ方式等の標準方式によるビデオフォーマ
ット信号は、飛び越し走査によって得られるので、細か
い横しま模様にフリッカが生じるいわゆるラインフリッ
カが生じたり、動画像では粗い走査線構造からなるフィ
ールド画像が見えるなどの問題がある。そこで、ビデオ
フォーマット信号の走査線構造を線順次走査によって得
られる構造に変換する方法が種々考えられており、各フ
ィールドの各水平走査線に対応する部分間に直前のフィ
ールドにおける各水平走査線に対応する部分を挿入する
というフィールド間挿入をなすいわゆるフィールドメモ
リ方式が周知となっている。

このフィールドメモリ方式によってビデオフォーマット
信号の信号処理を行なう従来の信号処理装置においては
、映画フィルムソースがら得られる情報を内容とするビ
デオフォーマット信号の走査線構造を変換する場合、映
画フィルムの互いに異なるコマのフィールド情報による
補間がなされる場合が生じることとなるので、シーンの
切換時等において現実には有り得ない画像が形成される
という問題点があった。

発明の概要 本発明は、上記した点に鑑みてなされたものであって、
映画フィルムソースから得られる情Ｎを内容とするビデ
オフォーマット信号の走査線構造の変換を良好になすこ
とができる信号処理装置を提供することを目的とする。

上記目的を達成するために、本発明によるビデオフォー
マット信号の信号処理装置は、映画フィルムソースから
得られるビデオフォーマット信号を１フィールド期間と
は１／２水平走査期間だけ異なる第１期間だけ遅延する
第１信号遅延手段と、この第１信号遅延手段の出力を１
フレーム期間より第１期間だけ小なる第２期間だけ遅延
する第２信号遅延手段とを備え、ビデオフォーマット信
号と第２信号遅延手段の出力間の差の所定演算処理を行
なって得られる値が所定値以下になる期間を基準にして
１フィールド期間おきに映画フィルムソースのコマとビ
デオフォーマット信号のフィールドとの対応関係に応じ
た規則に従って変化する制御信号を発生し、この制御信
号に応じて入力ビデオフォーマット信号及び第２信号遅
延手段の出力のうちの一方を信号選択手段により選択し
、第１信号遅延手段の出力及び信号選択手段の出力の各
水平走査線に対応する部分を１／２に時間軸圧縮して１
／２水平走査期間おきに交互に出力する構成となってい
る。

また、ビデオフォーマット信号及び第２信号遅延手段の
出力の各々の１フィールド期間に生ずる部分からなる２
つの単位区間信号のうちの第１信号遅延手段の出力との
差の所定演算処理を行なって得られる値が小なる一方を
信号選択手段によって選択するようにしてもよい。

また、ビデオフォーマット信号と第２信号遅延手段の出
力間の差の所定演算処理を行なって得られる値が所定値
以下になる期間を基準にして１フィールド期間おきに順
次変化する符号を第１信号遅延手段及び信号選択手段の
うちの少なくとも一方に付加するようにすることもでき
る。

実施例 以下、本発明の実施例につき添附図面を参照して詳細に
説明する。

第１図において、ビデオフクーマット信号が入力端子Ｉ
Ｎに供給されている。このビデオフォーマット信号は、
例えばこのビデオフォーマット信号を所定周期でサンプ
リングして得られるサンプル値に対応する画素データと
してのディジタルデータに変換して得られるディジタル
信号からなっている。このビデオフォーマット信号は、
演算回路１、遅延回路２及び信号選択回路３に供給され
る。遅延回路２は、例えば２６２Ｈ（２６２水平走査期
間）内に生ずるビデオフォーマット信号を記憶し得る記
憶容量を有するＦＩＦＯ（先入れ先出し）形式のメモリ
からなり、ビデオフォーマット信号を順次書き込むと共
に書き込みタイミングより２６２Ｈだけ遅れたタイミン
グで順次読み出してビデオフォーマット信号を２６２Ｈ
だけ遅延する構成となっている。この遅延回路２によっ
て２６２Ｈだけ遅延されたビデオフォーマット信号は、
遅延回路４及び倍速変換回路５に供給される。

遅延回路４は、例えば２６３Ｈ内に生ずるビデオフォー
マット信号を記憶し得る記憶容量を有するＦＩＦＯ形式
のメモリからなり、遅延回路２と同様にしてビデオフォ
ーマット信号を２６３Ｈだけ遅延する構成となっている
。また、倍速変換回路５は、例えばビデオフォーマット
信号の１水平走査線に対応する全画素データを格納し得
るラインメモリを２つ有し、これら２つのラインメモリ
に供給されたビデオフォーマット信号の各水平走査線に
対応する画素データを交互に書き込むと共に２つのライ
ンメモリの記憶データを書き込み時の速度の２倍の速度
で２回ずつ交互に読み出して出力する構成となっている
。

遅延回路４によって２６３Ｈだけ遅延されたビデオフォ
ーマット信号は、演算回路１及び信号選択回路３に供給
される。演算回路１は、入力ビデオフォーマット信号と
この入力ビデオフォーマット信号を遅延回路２及び４に
よって１フレーム期間だけ遅延して得られる信号との画
素データ毎の差を計算し、各水平走査線毎に画素データ
毎の差の絶対値の最大値を得、得た最大値を加算して得
たデータを出力する構成となっている。この演算回路１
の出力データは、ラッチ回路６に供給される。ラッチ回
路６には同期分離回路（図示せず）によってビデオフォ
ーマット信号から分離された垂直同期信号Ｖが供給され
ており、この垂直同期信号Ｖによって演算回路１の出力
データがラッチ回路６に記憶保持される。このラッチ回
路６の出力データはコンパレータ７に供給される。コン
パレータ７は、例えばラッチ回路６の出力データを所定
基準値と比較し、ラッチ回路６の出力データが基準値よ
り小のとき低レベルの信号を出力する構成となっている
。このコンパレータ７の出力は、選択制御回路８に供給
される。選択制御回路８は、例えばコンパレータ７から
出力される低レベル信号によってリセットされかつ垂直
同期信号Ｖによってカウントアツプするカウンタを有し
、このカウンタの出力によって１フィールド期間おきに
所定の規則に従ってレベルが変化する信号を選択制御信
号として出力する構成となっている。この選択制御回路
８の出力は、信号選択回路３に供給される。信号選択回
路３は、選択制御信号が低レベルの時は入力ビデオフォ
ーマット信号を選択的に出力し、選択制御信号のレベル
が高レベルの時は遅延回路４の出力を選択的に出力する
構成となっている。この信号選択回路３の出力は、倍速
変換回路９に（ｊＬ給される。倍速変換回路９は、倍速
変換回路５と同様に構成されている。これら倍速変換回
路５及び９の出力は、切換スイッチ１０に供給されてい
る。切換スイッチ１０には切換制御回路１１の出力が供
給される。切換制御回路１１には同期分離回路（図示せ
ず）によって入力ビデオフォーマット信号から分離され
た水平同期信号りが供給されている。切換制御回路１１
は、例えば水平同期信号りに同期しかつこの水平同期信
号りの１／２の周期で反転する切換制御信号を出力する
＃を成となっている。この切換制御回路１１の出力は、
切換スイッチ１０に供給される。切換スイッチ１０は、
例えば切換制御信号が低レベルのときは倍速変換回路５
の出力を選択的に出力し、かつ切換制御信号が高レベル
のときは倍速変換回路９の出力を選択的に出力する構成
となっている。

この切換スイッチ１０の出力が出力端子ＯＵＴに供給さ
れる。

以上の構成において、入力ビデオフォーマット信号は第
２図に示す如くフィールドａ、ａ’、ａ。

ｂ％Ｅ”　、Ｃｓ　Ｃ’　、Ｃｓ　Ｌ　ｄ’　、ｅ・”
”・からなり、映画フィルムのコマＡは、２つの奇数フ
ィールドａと偶数フィールドａ′に対応し、コマＢは、
奇数フィールドｂと偶数フィールドｂ′に対応している
。換言すれば、コマＡは飛び越し走査によって１フレー
ム分走査されたのち、１フィールド分余分に走査される
のである。

同様にして以下コマＣ，Ｄについても３回走査と２回走
査を交互に繰り返してフィールドＣ１ｃ’、ｃＳｄＳｄ
’が得られるのである。従って、このビデオフォーマッ
ト信号は、５フィールド期間を周期として規則的に変化
する。

第３図（Ａ）に示す如き入力ビデオフォーマット信号α
が遅延回路２によって２６２Ｈだけ遅延されると、同図
（Ｂ）に示す如きビデオフォーマット信号βが得られる
。また、この遅延回路２の出力が遅延回路４によって２
６３Ｈだけ遅延されると、第３図（Ｃ）に示す如きビデ
オフォーマット信号γが得られる。

入力ビデオフォーマット信号αは、５フィールド期間を
周期とする変換処理がなされているので、入力ビデオフ
ォーマット信号αと入力ビデオフォーマット信号αを１
フレーム期間だけ遅延して得られる信号間には互いに一
致する１フィールド期間Ｔが５フィールド周期で存在す
る。この期間Ｔにおいては、演算回路１の出力は、′０
”になるので、コンパレータ７における基弗値を０ｍよ
り若干大なる値にすることにより期間Ｔにおいてコンパ
レータ７から低レベル信号からなるリセット信号が選択
制御回路８に供給されることとなる。

ここで、選択制御回路８においてこのリセット信号の立
ち下がり時から１フィールド期間が経過する毎に第３図
（Ｄ）に示す如くレベルが変化する切換指令信号δが生
成されるものとすれば、信号選択回路３から第３図（Ｅ
）に示す如きフィールド類のビデオフォーマット信号ε
が出力される。

この信号選択回路３から出力されるビデオフォーマット
信号εと遅延回路２から出力されるビデオフォーマット
信号βは、互いに同一のコマを飛び越し走査して得られ
る一対の信号となる。これら遅延回路２の出力及び信号
選択回路３の出力が倍速変換回路５．９に供給され、倍
速変換回路５．９からこれら信号選択回路３の出力及び
遅延回路２の出力を１／２に時間軸圧縮して得られる信
号が１ライン毎に繰り返して出力される。これら倍速変
換回路５．９の出力が切換スイッチ１０によってＩＨの
１／２の周期で交互に取り出されてフイールド間挿入が
なされ、ノンインクレースのビデオフォーマット信号が
形成されるので、走査線構造の変換が良好になされるこ
ととなる。

第４図は、本発明の他の実施例を示すブロック図であり
、遅延回路２、信号選択回路３、遅延回路４、倍速変換
回路５．９、切換スイッチ１０、切換指令信号発生回路
１１は第１図の装置と同様に接続されている。しかしな
がら、本例においては遅延回路２及び信号選択回路３に
は遅延回路１５によって遅延されたビデオフォーマット
信号が供給されている。遅延回路１５は、遅延回路４と
同様に入力ビデオフォーマット信号を２６３Ｈだけ遅延
する構成となっている。また、この遅延回路１５の出力
は、演算回路１６に供給される。演算回路１６には入力
ビデオフォーマット信号も供給されている。この演算回
路１６は、入力ビデオフォーマット信号とこの人力ビデ
オフォーマット信号を遅延回路１５によって２６３Ｈだ
け遅延して得られる信号との画素データ毎の差を計算し
、各水平走査線毎に画素データ毎の差の絶対値の最大値
を得、得た最大値を加算して得たデータを出力する構成
となっている。この演算回路１６の出力データは、ラッ
チ回路１７に供給される。ラッチ回路１７には同期分離
回路（図示せず）によってビデオフォーマット信号から
分離された垂直同期信号Ｖが供給されており、この垂直
同期信号Ｖによって演算回路１６の出力データがラッチ
回路１７に記憶保持される。このラッチ回路１７の出力
はコンパレータ１８及びラッチ回路１９に供給される。

ラッチ回路１９には垂直同期信号Ｖが供給されており、
この垂直同期信号Ｖによってラッチ回路１７の出力デー
タがラッチ回路１９に記憶保持される。コンパレータ１
８は、これらラッチ回路１７及び１９の出力を比較し、
比較結果に応じた信号を出力する。このコンパレータ１
８の出力が信号選択回路３に選択制御信号として供給さ
れる。

以上の構成において、第１図の装置と同様に遅延回路２
から出力されるビデオフォーマット信号に信号選択回路
３によって択一的に出力される遅延回路２の入力及び遅
延回路４の出力のうちの一方のフィールド間挿入がなさ
れる。ここで、入力端子ＩＮに供給されるビデオフォー
マット信号αの連続する３つのフィールドを第５図（Ａ
）に示す如（ｘ、ｙ、ｚとすると、遅延回路１５、遅延
回路２、遅延回路４からそれぞれ出力されるビデオフォ
ーマット信号ζ、β、γは、同図（Ｂ）乃至同図（Ｄ）
にそれぞれ示す如くなる。遅延回路２から出力されるビ
デオフォーマット信号のフィールドｙに挿入されるフィ
ールドは、遅延回路２の入力のフィールド２及び遅延回
路４から出力されるビデオフォーマット信号のフィール
ドＸのうちの一方となる。

このとき、ラッチ回路１９にはフィールドｙが遅延回路
２から出力されているときから２フイールド前における
遅延回路１５の入力と出力すなわちフィールドＸ及び７
間の各水平走査線毎に画素データ毎の差の絶対値の最大
値を加算して得られるデータが記憶保持されている。ま
た、ラッチ回路１７にはフィールドｙ及び２間の各水平
走査線毎に画素データ毎の差の絶対値の最大値を加算し
て得られるデータが記憶保持されている。これらラッチ
回路１９及び１７の出力がコンパレータ１８によって比
較され、比較結果に応じた選択制御信号が生成されて信
号選択回路３に供給される。

今、フィールＦｘ及びｙが映画フィルムの同一コマに対
応するものとすれば、フィールドＸ及びｙの各画素デー
タ間の差はゼロに近いものとなり、ラッチ回路１９の出
力データは、ラッチ回路１７の出力データより小となる
。従って、このときコンパレータ１°８から高レベルの
信号が出力されるようにすれば、遅延回路４から出力さ
れるビデオフォーマット信号γのフィールドＸが信号選
択回路３から選択的に出力されて映画フィルムの同一の
コマから得られるビデオフォーマット信号同士のフィー
ルド間挿入がなされ、ノンインクレースのビデオフォー
マット信号が形成される。また、フィールドｙ及び２が
映画フィルムの同一コマに対応するものとすれば、フィ
ールドｙ及び２の各画素データ間の差はゼロに近いもの
となり、ラッ子回路１７の出力データは、ラッチ回路１
９の出力データより小となる。従って、このときコンパ
レータ１８から低レベルの信号が出力されるようにすれ
ば、遅延回路１５から出力されるビデオフォーマット信
号このフィールド２が信号選択回路３から選択的に出力
されて映画フィルムの同一のコマから得られるビデオフ
ォーマット信号同士のフィールド間挿入がなされ、ノン
インクレースのビデオフォーマット信号が形成される。

従って、本例においても第１図の装置と同様に走査線構
造の変換が良好になされると共に、コンパレータ１８に
おいて固定された基準値が使用されてないので第１図の
装置に比してダイナミックな動作が可能となる。

第６図は、本発明の更に他の実施例を示すブロック図で
あり、遅延回路２と倍速変換回路５間にフィールド番号
付加回路２１が接続されていることを除いて各部は第１
図の装置と同様に構成されている。フィールド番号付加
回路２１は、例えばコンパレータ７から出力される低レ
ベルのリセット信号によってリセットされかつ垂直同期
信号Ｖによってカウントアツプするカウンタを有し、こ
のカウンタの出力データを遅延回路２から出力されるビ
デオフォーマット信号の垂直帰線期間内の所定水平走査
線に対応する部分に重畳する構成となっている。

以上の構成においては、出力端子ＯＵＴに導出される５
フィールド期間を周期とするノンインタレースのビデオ
フォーマット信号の１周期内の各フィールド毎に異なる
符号が付加されることとなり、ディジタル処理が容易な
ノンインタレースのビデオフォーマット信号が得られる
こととなる。

尚、上記実施例においては、遅延回路２の遅延時間は２
６２Ｈであり、かつ遅延回路４及び１５の遅延時間は２
６３Ｈであるとしたが、遅延回路２の遅延時間を２６３
Ｈとし、かつ遅延回路４及び１５の遅延時間を２６２Ｈ
としてもよい。

また、上記実施例においてはフィールド番号付加回路２
１は、遅延回路２と倍速変換回路５の間に接続されると
したが、フィールド番号付加回路２１を信号選択回路３
と倍速変換回路９の間に接続してもよく、また、遅延回
路２と倍速変換回路５の間及び信号選択回路３と倍速変
換回路９の間の双方に接続してもよい。

発明の効果 以上詳述した如く本発明によるビデオフォーマット信号
の信号処理装置は、ビデオフォーマット信号を１フィー
ルド期間とは１／２水平走査期間だけ異なる第１期間だ
け遅延する第１信号遅延手段と、この第１信号遅延手段
の出力を１フレーム期間より第１期間だけ小なる第２期
間だけ遅延する第２信号遅延手段とを備え、ビデオフォ
ーマット信号と第２信号遅延手段の出力間の差の所定演
算処理を行なって得られる値が所定値以下になる期間を
基準にして１フィールド期間おきに映画フィルムソース
のコマとビデオフォーマット信号のフィールドとの対応
関係に応じた規則に従って変化する制御信号を発生し、
この制御信号に応じてビデオフォーマット信号及び第２
信号遅延手段の出力のうちの一方を信号選択手段により
選択し、第１信号遅延手段の出力及び信号選択手段の出
力の各水平走査線に対応する部分を１／２に時間軸圧縮
して１／２水平走査期間おきに交互に出力する構成とな
っているので、映画フィルムソースの同一コマから得ら
れるビデオフォーマット信号同士のフィールド間挿入に
よってノンインタレースのビデオフォーマット信号が得
られることとなり、走査線構造の変換を良好になすこと
ができるのである。

また、ビデオフォーマット信号及び第２信号遅延手段の
出力の各々の１フィールド期間に生ずる部分からなる２
つの単位区間信号のうちの第１信号遅延手段の出力との
差の所定演算処理を行なって得られる値が小なる一方を
信号選択手段によって選択するようにすることによって
も、映画フィルムソースの同一コマから得られるビデオ
フォーマット信号同士のフィールド間挿入によってノン
インクレースのビデオフォーマット信号が得られ、走査
線構造の変換を良好になすことができるのである。

また、ビデオフォーマット信号と第２信号遅延手段の出
力間の差の所定演算処理を行なって得られる値が所定値
以下になる期間を基準にして１フィールド期間おきに順
次変化する符号を第１信号遅延手段及び信号選択手段の
うちの少なくとも一方に付加するようにすることにより
、ディジタル処理が容易なノンインタレースのビデオフ
ォーマット信号が得られることとなる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、映画フィルムソースのコマとビデオフォーマット信
号のフィールドとの対応関係を示す図、第３図は、第１
図の装置の各部の動作を示すタイミングチャート、第４
図、本発明の他の実施例を示すブロック図、第５図は、
第４図の装置の各部の動作を示すタイミングチャート、
第６図は、本発明の更に他の実施例を示すブロック図で
ある。 主要部分の符号の説明 １・・・・・・演算回路 ２．４．１５・・・・・・遅延回路 ３・・・・・・信号選択回路 ５．６・・・・・・倍速変換回路 ８・・・・・・選択制御回路 １０・・・・・・切換スイッチ 出願人　　　パイオニア株式会社

Claims (3)

【特許請求の範囲】
1. （１）映画フィルムソースから得られる情報を内容とす
   るビデオフォーマット信号の信号処理を行なう信号処理
   装置であって、前記ビデオフォーマット信号を１フィー
   ルド期間とは１／２水平走査期間だけ異なる第１期間だ
   け遅延する第１信号遅延手段と、前記第１信号遅延手段
   の出力を１フレーム期間より前記第１期間だけ小なる第
   ２期間だけ遅延する第２信号遅延手段と、前記ビデオフ
   ォーマット信号と前記第２信号遅延手段の出力間の差の
   所定演算処理を行なって得られる値が所定値以下になる
   期間を基準にして１フィールド期間おきに前記映画フィ
   ルムソースのコマと前記ビデオフォーマット信号のフィ
   ールドとの対応関係に応じた規則に従って変化する制御
   信号を発生する制御信号発生手段と、前記制御信号に応
   じて前記ビデオフォーマット信号及び前記第２信号遅延
   手段の出力のうちの一方を選択して出力する信号選択手
   段とを含み、前記第１信号遅延手段の出力及び前記信号
   選択手段の出力の各水平走査線に対応する部分を１／２
   に時間軸圧縮して１／２水平走査期間おきに交互に出力
   するようにしたビデオフォーマット信号の信号処理装置
   。
2. （２）映画フィルムソースから得られる情報を内容とす
   るビデオフォーマット信号の信号処理を行なう信号処理
   装置であって、前記ビデオフォーマット信号を１フィー
   ルド期間とは１／２水平走査期間だけ異なる第１期間だ
   け遅延する第１信号遅延手段と、前記第１信号遅延手段
   の出力を１フレーム期間より前記第１期間だけ小なる第
   ２期間だけ遅延する第２信号遅延手段と、前記ビデオフ
   ォーマット信号及び前記第２信号遅延手段の出力の各々
   の１フィールド期間に生ずる部分からなる２つの単位区
   間信号のうちの前記第１信号遅延手段の出力との差の所
   定演算処理を行なって得られる値が小なる一方を選択し
   て出力する信号選択手段とを含み、前記第１信号遅延手
   段の出力及び前記信号選択手段の出力の各水平走査線に
   対応する部分を１／２に時間軸圧縮して１／２水平走査
   期間おきに交互に出力するようにしたビデオフォーマッ
   ト信号の信号処理装置。
3. （３）前記ビデオフォーマット信号と前記第２信号遅延
   手段の出力間の差の所定演算処理を行なって得られる値
   が所定値以下になる期間を基準にして１フィールド期間
   おきに順次変化する符号を前記第１信号遅延手段及び前
   記信号選択手段のうちの少なくとも一方に付加する符号
   付加手段を備えたことを特徴とする請求項１又は２記載
   のビデオフォーマット信号の信号処理装置。