JPH0124990Y2 - - Google Patents

Info

Publication number
JPH0124990Y2
JPH0124990Y2 JP13004683U JP13004683U JPH0124990Y2 JP H0124990 Y2 JPH0124990 Y2 JP H0124990Y2 JP 13004683 U JP13004683 U JP 13004683U JP 13004683 U JP13004683 U JP 13004683U JP H0124990 Y2 JPH0124990 Y2 JP H0124990Y2
Authority
JP
Japan
Prior art keywords
frequency
circuit
sensitivity
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13004683U
Other languages
Japanese (ja)
Other versions
JPS6037949U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13004683U priority Critical patent/JPS6037949U/en
Publication of JPS6037949U publication Critical patent/JPS6037949U/en
Application granted granted Critical
Publication of JPH0124990Y2 publication Critical patent/JPH0124990Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【考案の詳細な説明】 本考案は、ラジオ受信機に係り、とくに電子同
調ラジオ受信機の周波数に対する感度を自動的に
調整出来るようにしたラジオ受信機に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a radio receiver, and more particularly to a radio receiver in which the frequency sensitivity of an electronically tuned radio receiver can be automatically adjusted.

ラジオ受信機では、従来から、同調式又は非同
調式入力回路に高周波アンプを設け、高周波増幅
を行なつて感度や選択度を上げたり、又周波数変
換回路等から出る雑音に対して信号対雑音比すな
わちS/N比の改善を図るようにしている。第1
図に従来の高周波アンプの一例として、カーラジ
オなどに於けるAM受信用非同調式入力回路の高
周波増幅回路を示す。ロツドアンテナで受信した
高周波信号は、AM帯の雑音防止用コイルL11
直流阻止用コンデンサC11を経て高周波増幅回路
としてのFET2へ送られる。FET2には、ソー
ス自己バイアス抵抗R11,R12、側路コンデンサ
C12が接続されている。このFET2で所定レベル
に増幅された高周波信号は次段のミキサー回路又
は高周波増幅回路などへ送られるようになつてい
る。
Conventionally, in radio receivers, a high frequency amplifier is installed in a tuned or non-tuned input circuit to perform high frequency amplification to increase sensitivity and selectivity, and to improve signal-to-noise ratios against noise generated from frequency conversion circuits, etc. The aim is to improve the ratio, that is, the S/N ratio. 1st
As an example of a conventional high-frequency amplifier, the figure shows a high-frequency amplification circuit for an untuned input circuit for AM reception in car radios and the like. The high frequency signal received by the rod antenna is passed through the AM band noise prevention coil L11 ,
The signal is sent to FET2, which serves as a high frequency amplification circuit, via a DC blocking capacitor C11 . FET2 includes source self-bias resistances R 11 , R 12 and bypass capacitors.
C 12 is connected. The high frequency signal amplified to a predetermined level by this FET 2 is sent to the next stage mixer circuit or high frequency amplification circuit.

カーラジオに用いられるロツドアンテナは、高
インピーダンス(約1MΩ)であり、かつ、容量
がアンテナ長で変化するので、そのままでは同調
回路を接続することができない。このため、非同
調式入力回路では、前記高周波増幅回路が使われ
ている。
Rod antennas used in car radios have high impedance (approximately 1MΩ), and the capacitance changes depending on the length of the antenna, so it is not possible to connect a tuning circuit as is. For this reason, the above-mentioned high frequency amplifier circuit is used in the non-tunable input circuit.

ところで、ラジオ周波数のような高周波領域で
FETを使用して高周波増幅を行なうと、ドレイ
ン・ソース間のチヤネル容量(第1図のC0参照)
などの並列容量の影響で、周波数が高くなるにつ
れて利得が減少したり、またC12のインピーダン
スがZ12=(1/jωC12)であるため、受信機の対
周波数受信感度が第2図の実線Aに示す如く減少
曲線となる。よつて、1400KHz付近での後段で発
生する雑音に対するS/N比を大きくするため感
度を上げようとすると600KHz付近の感度が上が
り過ぎて発振したり、当該高周波増幅回路で発生
する雑音成分が増大されたりし、逆に、600KHz
付近での発振や雑音成分の増大を防ぐため感度を
下げようとすると1400KHz付近でのS/Nが非常
に悪くなるという不都合があつた。
By the way, in a high frequency region such as radio frequency,
When performing high frequency amplification using FET, the channel capacitance between drain and source (see C 0 in Figure 1)
Because the gain decreases as the frequency increases due to the influence of parallel capacitances such as As shown by solid line A, it becomes a decreasing curve. Therefore, if you try to increase the sensitivity to increase the S/N ratio for noise generated in the subsequent stage around 1400KHz, the sensitivity around 600KHz will increase too much and oscillate, or the noise components generated in the high frequency amplifier circuit will increase. or vice versa, 600KHz
When trying to lower the sensitivity to prevent oscillations and increases in noise components in the vicinity, there was an inconvenience that the S/N ratio around 1400KHz became extremely poor.

本考案は、斯かる従来技術の欠点に鑑みなされ
たものであり、周波数に対する感度を自動調整し
て受信帯域内の感度差を少なくし、帯域全体の
S/N比を向上せしめ、かつ、雑音成分を抑制し
て安定度の高いラジオ受信機を提供することを、
その目的とする。
The present invention was developed in view of the shortcomings of the conventional technology, and it automatically adjusts the sensitivity to frequency to reduce the difference in sensitivity within the reception band, improve the S/N ratio of the entire band, and reduce noise. To provide a highly stable radio receiver by suppressing components,
That purpose.

そこで、本考案は、周波数に関連する制御信号
で共振回路の回路定数を変え電子同調を行なうラ
ジオ受信機の増幅回路に、増幅利得を可変する感
度調整回路を設け、この感度調整回路を電子同調
用の制御信号で制御し、受信帯域内の感度が略一
定となるように調整するという構成を採用し、こ
れによつて前記目的を達成しようとするものであ
る。
Therefore, the present invention provides a sensitivity adjustment circuit that varies the amplification gain in the amplifier circuit of a radio receiver that performs electronic tuning by changing the circuit constant of the resonant circuit using a frequency-related control signal. The purpose of the present invention is to achieve the above object by adopting a configuration in which the sensitivity within the receiving band is controlled to be approximately constant by controlling the signal using a specific control signal.

以下、本考案の一実施例を第3図及び第4図に
基づいて説明する。
An embodiment of the present invention will be described below with reference to FIGS. 3 and 4.

第3図は、本考案に係るカーラジオ用のPLL
式電子同調AM受信機を示す一部ブロツク化した
回路図である。図に於て、ロツドアンテナ10に
接続された非同調式入力回路としての高周波増幅
回路11は、C1,L1から成る帯域通過フイルタ
12と、この帯域通過フイルタ12を介して受信
信号(高周波信号)を入力するバツフアアンプと
してのFET13と、このFET13に接続された
ソース自己バイアス抵抗R1,R2、コンデンサC2
C3およびトランジスタ14から成る側路コンデ
ンサ回路15と、FET13の出力側に接続され
たトランスT1、コンデンサC4,C5及びバリキヤ
ツプ(可変容量ダイオード)D1から成る二次側
単共振の同調回路16とから構成されている。前
記バリキヤツプD1は、逆方向電圧の大きさによ
り静電容量が変化する特性を有しており、この容
量変化で二次共振周波数を電子的に変化させるこ
とにより電子同調を行なうことが出来る。このバ
リキヤツプD1の静電容量は、後述する位相同期
ループ(PLL)の低域通過フイルタ26から抵
抗Rを介して入力される周波数に関連した制御信
号(バラクタ電圧;第4図参照)により制御され
るように成つている。
Figure 3 shows the PLL for car radio according to the present invention.
1 is a partially block circuit diagram showing an electronically tuned AM receiver; FIG. In the figure, a high-frequency amplifier circuit 11 as a non-tunable input circuit connected to a rod antenna 10 includes a band-pass filter 12 consisting of C 1 and L 1 , and a received signal (high-frequency signal ), source self-bias resistances R 1 , R 2 , capacitors C 2 ,
Tuning of a secondary side single resonance consisting of a bypass capacitor circuit 15 consisting of C 3 and a transistor 14, a transformer T 1 connected to the output side of the FET 13, capacitors C 4 and C 5 and a variable capacitance diode D 1 It is composed of a circuit 16. The varicap D1 has a characteristic that its capacitance changes depending on the magnitude of the reverse voltage, and electronic tuning can be performed by electronically changing the secondary resonance frequency by changing the capacitance. The capacitance of this variable cap D1 is controlled by a frequency-related control signal (varactor voltage; see Figure 4) input via a resistor R from a low-pass filter 26 of a phase-locked loop (PLL), which will be described later. It is designed to be done.

前記側路コンデンサ回路15に設けられたトラ
ンジスタ14は、導通状態(オン状態)から非導
通状態までの変化で側路コンデンサ回路15のイ
ンピーダンスを大容量性から小容量性まで変化さ
せ、FET13の増幅利得を可変とするためのも
のであり、入力側のベースに接続されたレベル補
正回路17とともに感度調整回路18を構成す
る。レベル補正回路17は、バツフア回路19を
介して送られる周波数に関連する制御信号を所定
の補正曲線に従つてレベル補正してトランジスタ
14のベースに印加し、受信周波数が帯域内の高
域部に在るときはベース電圧を大きくして導通状
態に近づけることにより利得を増大させ、一方、
受信周波数が低域部に在るときはベース電圧を小
さくして非導通状態に近づけることにより利得を
減小させ、これによつて、FET13の高周波領
域におけるチヤンネル容量とC2のインピーダン
スZ2=(1/jωC2)を考慮した全体的な対周波数
感度が、第2図の破線Bに示す如く受信帯域内で
略一定で、かつ、FET13が発振せず、雑音成
分も無視出来る範囲で可能な限りの高感度が得ら
れるように設定するためのものである。
The transistor 14 provided in the bypass capacitor circuit 15 changes the impedance of the bypass capacitor circuit 15 from large capacitance to small capacitance by changing from a conductive state (on state) to a non-conductive state, and amplifies the FET 13. This is for making the gain variable, and forms a sensitivity adjustment circuit 18 together with a level correction circuit 17 connected to the base on the input side. The level correction circuit 17 corrects the level of the control signal related to the frequency sent via the buffer circuit 19 according to a predetermined correction curve and applies it to the base of the transistor 14, so that the received frequency is shifted to the high frequency region within the band. When present, the gain is increased by increasing the base voltage to bring it closer to the conduction state, while
When the reception frequency is in the low frequency range, the gain is reduced by reducing the base voltage to bring it close to a non-conducting state, thereby reducing the channel capacitance of FET 13 in the high frequency region and the impedance of C 2 Z 2 = (1/jωC 2 ) is possible within the range where the overall frequency sensitivity is approximately constant within the reception band as shown by the broken line B in Figure 2, the FET 13 does not oscillate, and the noise component can be ignored. This setting is to obtain the highest possible sensitivity.

前記同調回路16の二次コイル20に設けられ
たタツプ端子から高周波増幅回路11の出力信号
が取り出され、次段に接続した高周波増幅回路2
1へ送られる。この高周波増幅回路21は、出力
側にバリキヤツプを用いた同調回路(図示せず)
が設けられており、ここで高周波増幅された信号
は次段に接続した周波数変換回路22に於て、局
部発振回路としての電圧制御発振器23の発振信
号と混合され中間周波信号となる。前記電圧制御
発振器23は、バリキヤツプを用いた発振回路か
ら成り、外部から加える電圧(バラクタ電圧)の
大きさに応じて発振周波数が変化する機能を有し
ている。この電圧制御発振器23は、分周用のプ
ログラマブル・カウンタ24、位相検波器25、
低域通過フイルタ26とともに閉ループ接続され
て位相同期ループをなしており、プログラマブ
ル・カウンタ24の分周比が一定のとき、前記電
圧制御発振器23が発振する分周後の帰還信号周
波数とその位相とが、位相検波器25に接続され
た水晶発振子27から入力される基準信号の周波
数及び位相に各々一致するように、フイードバツ
ク制御されるように成つている。又、プログラマ
ブル・カウンタ24に接続されたコントローラ2
8からプログラムデータを送出して所望の分周比
をセツトすることにより、基準信号周波数のステ
ツプで任意の発振周波数を得ることができる。コ
ントローラ28は、自動選局、プリセツト・メモ
リによる飛越選局などの機能を持つており、キー
入力で外部操作できるように成つている。
The output signal of the high frequency amplification circuit 11 is taken out from the tap terminal provided on the secondary coil 20 of the tuned circuit 16, and the output signal is taken out from the high frequency amplification circuit 2 connected to the next stage.
Sent to 1. This high frequency amplification circuit 21 is a tuning circuit (not shown) using a varicap on the output side.
The high-frequency amplified signal here is mixed with the oscillation signal of a voltage controlled oscillator 23 as a local oscillation circuit in a frequency conversion circuit 22 connected to the next stage to become an intermediate frequency signal. The voltage controlled oscillator 23 is composed of an oscillation circuit using a varicap, and has a function of changing the oscillation frequency according to the magnitude of the voltage (varactor voltage) applied from the outside. This voltage controlled oscillator 23 includes a programmable counter 24 for frequency division, a phase detector 25,
It is connected in a closed loop with the low-pass filter 26 to form a phase locked loop, and when the frequency division ratio of the programmable counter 24 is constant, the frequency of the divided feedback signal oscillated by the voltage controlled oscillator 23 and its phase are are subjected to feedback control so that they match the frequency and phase of a reference signal input from a crystal oscillator 27 connected to a phase detector 25. Further, the controller 2 connected to the programmable counter 24
By sending program data from 8 and setting a desired frequency division ratio, an arbitrary oscillation frequency can be obtained in steps of the reference signal frequency. The controller 28 has functions such as automatic channel selection and skip channel selection using a preset memory, and can be operated externally by key input.

ここで、位相同期ループの動作を略述すると、
まず、前記位相検波器25は基準信号と帰還信号
の位相の進み・遅れを判別し、位相誤差に相当す
る電圧を出力する。具体的には、例えば基準信号
が帰還信号より位相が進んでいる場合、位相差に
等しい時間だけチヤージポンプ(図示せず)出力
を「ハイ」とし、逆に基準信号が帰還信号より遅
れている場合は位相差に等しい時間だけチヤージ
ポンプ出力を「ロー」とするようになつている。
位相検波器25のチヤージポンプ出力は、ダーリ
ントン接続した二つのトランジスタ29,30、
帰還素子R4,R5,C6、抵抗R6,R7で構成された
能動型の低域通過フイルタ26へ送られる。この
低域通過フイルタ26は位相検波器25の出力を
積分し、位相誤差を直流電圧に変換し、また、位
相検波器25から位相誤差が出力されない場合す
なわち位相同期ループがロツクしたとき、その電
圧を保持する機能を有する。低域通過フイルタ2
6の出力は、前記電圧制御発振器23へ周波数制
御用のバラクタ電圧として送出される。そして、
分周比が一定のときは、低域通過フイルタ26の
出力が或る一定のロツク電圧を中心に僅かに変動
し発振周波数が或る一定値となるように制御す
る。また、分周比が変わると、低域通過フイルタ
26の出力は当該分周比に応じたロツク電圧まで
変化するように成つており、このため電圧制御発
振器23の発振周波数も分周比に応じた値に変化
する。従つて前記低域通過フイルタ26の出力は
周波数に関連する制御信号となり、局部発振回路
としての電圧制御発振器23へ送出されるほか、
前記高周波増幅回路11の同調回路16および高
周波増幅回路21に設けた同調回路にバラクタ電
圧として印加されトラツキングがとられるように
成つている。但し、同調回路の共振周波数(受信
周波数)は電圧制御発振器の発振周波数より中間
周波数分だけ高く設定されている。また、前記低
域通過フイルタ26の出力は前述したように、バ
ツフア回路19を介して感度調整回路18のレベ
ル補正回路17へ送出される。第4図に低域通過
フイルタ26の出力電圧と同調回路の共振周波
数、即ち受信周波数との関係を示す。
Here, the operation of the phase-locked loop is briefly explained.
First, the phase detector 25 determines the phase lead/lag of the reference signal and the feedback signal, and outputs a voltage corresponding to the phase error. Specifically, for example, if the reference signal leads the feedback signal in phase, the charge pump (not shown) output is set to "high" for a time equal to the phase difference, and conversely, if the reference signal lags the feedback signal, is adapted to keep the charge pump output "low" for a period of time equal to the phase difference.
The charge pump output of the phase detector 25 is provided by two Darlington-connected transistors 29, 30,
The signal is sent to an active low-pass filter 26 composed of feedback elements R 4 , R 5 , C 6 and resistors R 6 and R 7 . This low-pass filter 26 integrates the output of the phase detector 25 and converts the phase error into a DC voltage. It has the function of holding. Low pass filter 2
The output of 6 is sent to the voltage controlled oscillator 23 as a varactor voltage for frequency control. and,
When the frequency division ratio is constant, the output of the low-pass filter 26 is controlled to vary slightly around a certain constant lock voltage, and the oscillation frequency is controlled to be a certain constant value. Furthermore, when the frequency division ratio changes, the output of the low-pass filter 26 changes to a lock voltage according to the frequency division ratio, and therefore the oscillation frequency of the voltage controlled oscillator 23 also changes according to the frequency division ratio. The value changes. Therefore, the output of the low-pass filter 26 becomes a frequency-related control signal, which is sent to the voltage-controlled oscillator 23 as a local oscillator circuit.
The voltage is applied as a varactor voltage to the tuning circuit 16 of the high frequency amplification circuit 11 and the tuning circuit provided in the high frequency amplification circuit 21 to perform tracking. However, the resonant frequency (reception frequency) of the tuned circuit is set higher than the oscillation frequency of the voltage controlled oscillator by an amount corresponding to the intermediate frequency. Further, as described above, the output of the low-pass filter 26 is sent to the level correction circuit 17 of the sensitivity adjustment circuit 18 via the buffer circuit 19. FIG. 4 shows the relationship between the output voltage of the low-pass filter 26 and the resonance frequency of the tuned circuit, that is, the reception frequency.

前記周波数変換回路22の出力側には、中間周
波増幅回路31が接続されており、ここで増幅さ
れた中間周波信号は、検波回路32で音声信号に
復調されたのち更に低周波増幅回路33で電力増
幅されスピーカー34から音声出力されるように
成つている。
An intermediate frequency amplification circuit 31 is connected to the output side of the frequency conversion circuit 22, and the intermediate frequency signal amplified here is demodulated into an audio signal by a detection circuit 32 and then further demodulated by a low frequency amplification circuit 33. The power is amplified and the sound is output from the speaker 34.

検波回路32には、自動利得調節回路35が接
続されており、ロツドアンテナ10から入力され
る高周波信号の電圧がフエージングなどの原因で
変化する場合、その大きさに応じて中間周波増幅
回路31又は高周波増幅回路11にAGC(自動利
得制御)が掛けられ音量が一定とされる。高周波
増幅回路11は、音量変化が大きいときに高周波
AGCが掛けられるように成つている。前記高周
波増幅回路11には、自動利得調節回路35から
送られる高周波AGC信号がそのベースに印加さ
れるとともに、FET13の出力側が中和用のコ
ンデンサC7を介してコレクタ側に接続されるエ
ミツタホロワ型のトランジスタ36と、このトラ
ンジスタ36のエミツタ端子出力をベース入力と
し、コレクタ側が抵抗R8を介してFET13のゲ
ート側に接続されたトランジスタ37とから成る
中和型の高周波自動利得制御回路38が備えられ
ている。トランジスタ36は、高周波AGC信号
に中和信号を重畳する機能を有する。ここで、中
和とは、FET13のゲート・ドレイン間の障壁
容量を通して内部帰還される電流に対しこれを打
ち消すための電流を外部容量C7を通して入力側
に帰還し、これによつて発振を防止する方法であ
り、FET13にAGCが掛かるとその大きさによ
つて中和条件が変化することから、トランジスタ
36で常に最適な帰還電流となるように調整され
るように成つている。トランジスタ36にはバイ
アス抵抗R9、高調波除去用の接地コンデンサC8
が接地されている。トランジスタ36で中和信号
が重畳された高周波AGC信号は、トランジスタ
37を介してFET13のベース側に印加され、
利得調節が行なわれる。
An automatic gain adjustment circuit 35 is connected to the detection circuit 32, and when the voltage of the high frequency signal input from the rod antenna 10 changes due to fading or the like, the intermediate frequency amplifier circuit 31 or the automatic gain adjustment circuit 35 is connected to the detection circuit 32. AGC (automatic gain control) is applied to the high frequency amplification circuit 11 to keep the volume constant. The high frequency amplification circuit 11 generates a high frequency signal when the volume change is large.
It is configured so that AGC can be applied. The high frequency amplification circuit 11 is of an emitter follower type in which the high frequency AGC signal sent from the automatic gain adjustment circuit 35 is applied to its base, and the output side of the FET 13 is connected to the collector side via a neutralizing capacitor C7 . A neutralizing type high frequency automatic gain control circuit 38 is provided, which is composed of a transistor 36 and a transistor 37 whose base input is the emitter terminal output of this transistor 36 and whose collector side is connected to the gate side of the FET 13 via a resistor R8. It is being The transistor 36 has a function of superimposing a neutralization signal on the high frequency AGC signal. Here, neutralization means that a current is returned to the input side through the external capacitor C7 to cancel the current that is internally fed back through the barrier capacitance between the gate and drain of FET 13, thereby preventing oscillation. When AGC is applied to the FET 13, the neutralization conditions change depending on the magnitude of the AGC, so the transistor 36 always adjusts the feedback current to the optimum value. The transistor 36 has a bias resistor R 9 and a ground capacitor C 8 for harmonic removal.
is grounded. The high frequency AGC signal on which the neutralization signal is superimposed by the transistor 36 is applied to the base side of the FET 13 via the transistor 37.
Gain adjustment is performed.

前記FET13の出力側には、電界強度に応じ
て受信レベルを可変するためのLOCAL/DX切
換用AGC端子が接続されている。
An AGC terminal for LOCAL/DX switching is connected to the output side of the FET 13 to vary the reception level according to the electric field strength.

次に、上記実施例の内、周波数に対する自動感
度調整部分の作用を、自動選局がなされる場合に
ついて説明する。
Next, the operation of the automatic frequency sensitivity adjustment part of the above embodiment will be described in the case where automatic channel selection is performed.

キー操作でコントローラ28に自動選局を指示
すると、このコントローラ28は、まずプログラ
マブル・カウンタ24に受信帯域内の最小周波数
に係る分周比を設定したのち、位相同期ループを
稼動し、徐々に分周比を大きくしていく。この
際、前記低域通過フイルタ26からは、受信周波
数に関連した制御信号が電圧制御発振器23、同
調回路16等及び感度調整回路18の各々に送ら
れ、当該受信周波数が徐々に高くなつていく。感
度調整回路18は制御信号を入力すると、その大
きさで表わされる受信周波数に対する適当なレベ
ルの電圧をトランジスタ14に出力し、そのコレ
クタ・エミツタ間のインピーダンスを変えて側路
コンデンサ回路15の容量成分を変化させ、高周
波増幅回路11の感度が第2図の点線で示すよう
に周波数に拘わらず略一定となるように調整す
る。
When the controller 28 is instructed to automatically select a channel by key operation, the controller 28 first sets the frequency division ratio related to the minimum frequency within the reception band in the programmable counter 24, and then operates a phase-locked loop to gradually divide the channel. Increase the circumference ratio. At this time, a control signal related to the reception frequency is sent from the low-pass filter 26 to each of the voltage-controlled oscillator 23, the tuning circuit 16, etc., and the sensitivity adjustment circuit 18, and the reception frequency is gradually increased. . When the sensitivity adjustment circuit 18 receives a control signal, it outputs a voltage at an appropriate level for the reception frequency represented by the magnitude to the transistor 14, changes the impedance between its collector and emitter, and adjusts the capacitance component of the bypass capacitor circuit 15. is adjusted so that the sensitivity of the high-frequency amplifier circuit 11 remains approximately constant regardless of the frequency, as shown by the dotted line in FIG.

前記コントローラ28は、搬送波のピーク検出
等の方法で局信号を検出すると成る時間の間分周
比の変化を停止して聞き手の希望に適うか否か判
断せしめ、一定時間内にキーを操作して受信継続
を指示すると、当該局に受信状態が固定され、キ
ー操作がない場合は再び分周比を変化させて次の
選局動作に移るように成つている。このようにし
て、受信帯域内の最高周波数まで選局し終わる
と、もう一度最低周波数へ戻り、同様の動作をく
り返す。
The controller 28 stops changing the frequency division ratio for a period of time when a local signal is detected by a method such as carrier peak detection, and allows the listener to judge whether the change satisfies his or her wishes, and then operates a key within a certain period of time. When the user instructs the station to continue receiving, the reception state is fixed for that station, and if there is no key operation, the frequency division ratio is changed again and the next channel selection operation is started. In this way, when the highest frequency within the reception band has been selected, it returns to the lowest frequency and repeats the same operation.

尚、上記実施例に於ては、側路コンデンサ回路
15の容量成分をトランジスタを用いて可変し利
得調節を行なうようにしたが、バリキヤツプを用
いても同様にすることができ、更に、第5図に示
す如く、FET13Aのソースバイアス抵抗R2A
側路コンデンサC2Aと並列に、抵抗R10、トラン
ジスタ14Aを接続し、このトランジスタ14A
をバツフア回路19A、レベル補正回路17Aを
介して周波数に関連する制御信号で制御するよう
にしてもよい。また感度調整は、上述した高周波
増幅回路11で行なうほか、高周波増幅回路21
又は中間周波増幅回路31でも同様に行なうこと
ができるのは言うまでもない。
In the above embodiment, the capacitance component of the bypass capacitor circuit 15 is varied using a transistor to adjust the gain, but the same can be done by using a varicap. As shown in the figure, the source bias resistance R 2A of FET13A,
A resistor R 10 and a transistor 14A are connected in parallel with the bypass capacitor C 2A , and this transistor 14A
may be controlled by a frequency-related control signal via the buffer circuit 19A and the level correction circuit 17A. In addition to the above-mentioned high-frequency amplification circuit 11, sensitivity adjustment is performed by the high-frequency amplification circuit 21.
It goes without saying that the intermediate frequency amplification circuit 31 can also perform the same operation.

以上説明した如く、本考案によれば、受信帯域
内の感度差をなくし、高域部のS/N比を向上で
きるとともに、低域部の発振及び雑音成分の増大
を防止できる。
As described above, according to the present invention, it is possible to eliminate sensitivity differences within the reception band, improve the S/N ratio in the high frequency range, and prevent oscillation and increase in noise components in the low frequency range.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の高周波増幅回路を示す回路
図、第2図は、受信周波数と相対感度の関係を示
す線図、第3図は本考案の実施例に係るPLL式
電子同調AM受信機を示す回路図、第4図は、第
3図の一部に係る低域通過フイルタの周波数・出
力電圧特性を示す線図、第5図は、他の実施例を
示す回路図である。 11……高周波増幅回路、14,14A……感
度調整回路の要部としてのトランジスタ、16…
…同調回路、18……感度調整回路、23……電
圧制御発振器、24……プログラマブル・カウン
タ、25……位相検波器、26……低域通過フイ
ルタ。
Fig. 1 is a circuit diagram showing a conventional high-frequency amplification circuit, Fig. 2 is a diagram showing the relationship between receiving frequency and relative sensitivity, and Fig. 3 is a PLL type electronically tuned AM receiver according to an embodiment of the present invention. FIG. 4 is a diagram showing the frequency/output voltage characteristics of the low-pass filter according to a part of FIG. 3, and FIG. 5 is a circuit diagram showing another embodiment. 11... High frequency amplifier circuit, 14, 14A... Transistor as a main part of the sensitivity adjustment circuit, 16...
... Tuning circuit, 18 ... Sensitivity adjustment circuit, 23 ... Voltage controlled oscillator, 24 ... Programmable counter, 25 ... Phase detector, 26 ... Low pass filter.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 周波数に関連する制御信号を印加して共振回路
の回路定数を変え電子同調を行なう非同調式入力
回路を備えたラジオ受信機に於て、このラジオ受
信機の高周波増幅回路に増幅利得を可変する感度
調整回路を設け、この感度調整回路を前記周波数
に関連する制御信号によつて高周波数側では感度
が高く、低周波数側では感度が低くなるように制
御し、受信帯域内の感度が略一定となるように調
整することを特徴としたラジオ受信機。
In a radio receiver equipped with a non-tunable input circuit that applies a frequency-related control signal to change the circuit constant of a resonant circuit and perform electronic tuning, the amplification gain is varied in the radio frequency amplifier circuit of the radio receiver. A sensitivity adjustment circuit is provided, and this sensitivity adjustment circuit is controlled by a control signal related to the frequency so that the sensitivity is high on the high frequency side and the sensitivity is low on the low frequency side, so that the sensitivity within the reception band is approximately constant. A radio receiver characterized in that it can be adjusted so that.
JP13004683U 1983-08-23 1983-08-23 radio receiver Granted JPS6037949U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13004683U JPS6037949U (en) 1983-08-23 1983-08-23 radio receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13004683U JPS6037949U (en) 1983-08-23 1983-08-23 radio receiver

Publications (2)

Publication Number Publication Date
JPS6037949U JPS6037949U (en) 1985-03-15
JPH0124990Y2 true JPH0124990Y2 (en) 1989-07-27

Family

ID=30294469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13004683U Granted JPS6037949U (en) 1983-08-23 1983-08-23 radio receiver

Country Status (1)

Country Link
JP (1) JPS6037949U (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330516Y2 (en) * 1986-03-24 1991-06-27
JPS63104556U (en) * 1986-12-25 1988-07-06

Also Published As

Publication number Publication date
JPS6037949U (en) 1985-03-15

Similar Documents

Publication Publication Date Title
US7164895B2 (en) Antenna tuned circuit for a superheterodyne receiver
US5758276A (en) Double super-heterodyne receiver with low-pass and high-pass filters controlled by respective switching devices
US6968173B2 (en) Tuner
US4479091A (en) Phase locked loop FM demodulator with variable bandwidth loop filter
JPS6035856B2 (en) Receiving machine
JP2542955B2 (en) Signal strength peak detection circuit in automatic tuning circuit
JPH0124990Y2 (en)
JPH048675Y2 (en)
JPH0254705B2 (en)
JPS6220410A (en) Radio receiver provided with search function of electronic tuning tuner
JP3223003B2 (en) Multiplex circuit
JPS6143319Y2 (en)
JPH0514569Y2 (en)
JPS6036904Y2 (en) radio receiver
JPH0457134B2 (en)
JPS639153Y2 (en)
JPS6016127Y2 (en) receiving device
JPH0227639Y2 (en)
JPS584270Y2 (en) radio receiver
JPH0565135U (en) Synthesizer tuner
JPH0112439Y2 (en)
JPH08163463A (en) Oscillation level adjustment circuit
JPH0645958A (en) Radio receiver
JPH0662341A (en) Demodulating circuit fir receiving satellite broadcasting
JPS61251314A (en) Electronic tuning type receiver