JPH01248240A - Process control system - Google Patents

Process control system

Info

Publication number
JPH01248240A
JPH01248240A JP7719188A JP7719188A JPH01248240A JP H01248240 A JPH01248240 A JP H01248240A JP 7719188 A JP7719188 A JP 7719188A JP 7719188 A JP7719188 A JP 7719188A JP H01248240 A JPH01248240 A JP H01248240A
Authority
JP
Japan
Prior art keywords
task
ecb
pattern
storage area
event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7719188A
Other languages
Japanese (ja)
Inventor
Eiji Hirose
廣瀬 英二
Soichiro Miyano
宮野 壮一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7719188A priority Critical patent/JPH01248240A/en
Publication of JPH01248240A publication Critical patent/JPH01248240A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To control a waiting state of a specific task by providing each store area of a set pattern, a wait pattern, a previous ECB pointer, a next ECB pointer and a holding pointer, on an vent control block (ECB). CONSTITUTION:First of all, a system call is issued by other task, and an ECB 6 and an ECB 12 having ID numbers X, Y are generated in an OS. Subsequently, a task A 18, a task B 19 and a task C 20 issue a system call, set an ID number every task and obtain an access address of the corresponding ECB. Next, the system call is issued by each task and an access address of other ECB which s linked with the ECBs being in the previous ECB pointer store area and the next ECB pointer store area of the ECB corresponding to each ID number is registered. Also, a task D 21 issues a system call and stores a waiting pattern and an access address of its own task in a wait pattern store area and a holding pointer store area of each ECB. In such a way, the task D 21 becomes an execution waiting state.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置のオペレーティングシステムにお
けるプロセス制御方式に関し、複数のイベントコントロ
ールブロックのパターンによりプロセスの実行待ち状態
を制御するプロセス制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a process control method in an operating system of an information processing device, and more particularly to a process control method that controls the execution waiting state of a process using a pattern of a plurality of event control blocks.

〔従来の技術〕[Conventional technology]

従来、この種のプロセス制御方式は同期をとるためのイ
ベントフラグを識別(ID)番号でもってオペレーティ
ングシステム(O8)に生成し、ある事象を待つタスク
はイ、ベントフラグの待合せパターンを登録した後、実
行待ち状態となる。事象があったことを知らせる複数の
タスクはID番号でもって堆−のイベントフラグのアク
セスアドレスを獲得し、事象が発生した時点でイベント
フラグにビットパターンを設定する。この時、イベント
フラグが待ち状態となっているタスクの条件を満足する
ビットパターンであれば待ち状態から解除され、タスク
は起動される。
Conventionally, in this type of process control method, an event flag for synchronization is generated in the operating system (O8) with an identification (ID) number, and a task that waits for a certain event is created after registering the event flag waiting pattern. , and enters the execution waiting state. A plurality of tasks that notify that an event has occurred acquire the access address of the event flag using the ID number, and set a bit pattern in the event flag when the event occurs. At this time, if the event flag is a bit pattern that satisfies the conditions for the task in the waiting state, the task is released from the waiting state and the task is activated.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のプロセス制御方式では、イベントフラグ
の待合せパターンを構成するビット数により待ち状態を
制御できるタスクの数に制限がある。また、複数のタス
クに対してそれぞれ異なるビットパターンを設定して、
待ち状態を制御したいシステムにおいて全事象の発生パ
ターンについて1つの待合せパターンしか設定すること
ができないという問題がある。
In the conventional process control method described above, the number of tasks whose waiting states can be controlled is limited by the number of bits that constitute the event flag queuing pattern. Also, by setting different bit patterns for multiple tasks,
In a system in which it is desired to control the waiting state, there is a problem in that only one waiting pattern can be set for all event occurrence patterns.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のプロセス制御方式は情報処理装置で実行される
プロセスの制御をイベントコントロールブロックという
主記憶上の管理表により行うオペレーティングシステム
において、実行中のタスクに事象が発生した時、このタ
スクの事象発生パターンを設定するセットパターン格納
域と、待ち状態にあるタスクが前記イベントコントロー
ルブロックの条件を満足するビットパターンを設定する
ウェイトパターン格納域と、待ち状態にあるタスクの同
期をとるために生成される複数の前記イベントコントロ
ールブロックの間を連結するため前記イベントコントロ
ールブロックにリンクされる前後の前記イベントコント
ロールブロックのアクセスアドレスを格納する第1イベ
ントコントロールブロックポインタ格納域及び第2イベ
ントコントロールブロツクポインク格納域と、待ち状態
にあるタスクのアクセスアドレスを格納する待機ポイン
タ格納域とを備え、複数存在する前記イベントコントロ
ールブロックの内のいずれかのイベントコントロールブ
ロックの前記セットパターンと前記ウェイトパターンと
が一致17たとき待ち状態にあるタスクに起動をかけろ
構成である。
The process control method of the present invention is an operating system in which processes executed in an information processing device are controlled using a management table in main memory called an event control block. A set pattern storage area for setting a pattern, a wait pattern storage area for setting a bit pattern that makes the task in the waiting state satisfy the condition of the event control block, and a task in the waiting state are generated to synchronize the tasks. A first event control block pointer storage area and a second event control block pointer storage area that store access addresses of the event control blocks before and after being linked to the event control block in order to connect the plurality of event control blocks. and a standby pointer storage area for storing an access address of a task in a waiting state, and if the set pattern and the wait pattern of any one of the plurality of event control blocks match 17. The configuration is such that a task that is in a waiting state is activated.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例におけるイベントコントロー
ルブロックの構成図である。イベントコントロールブロ
ック(ECB )t−t、システムコールで生成され、
生成された時点ではゼロで初期化されている。セットパ
ターン]は実行中のタスクに事象が発生した時、このタ
スクの事象発生パターンを設定する格納域である。ウェ
イトパターン2は実行待ち状態のタスクがECHの条件
を満足するだめのビットパターンを設定する格納域であ
る。
FIG. 1 is a configuration diagram of an event control block in an embodiment of the present invention. Event control block (ECB) t-t, generated by system call,
It is initialized to zero when it is created. [Set pattern] is a storage area for setting the event occurrence pattern of a task when an event occurs in the task being executed. Wait pattern 2 is a storage area in which a bit pattern for a task in a waiting state to satisfy the ECH condition is set.

前ECBポインタ格納域3はあるECBO前にリンクさ
れている他のECBのアクセスアドレスを登録する領域
である。次ECBポインタ格納域4はあるECBの次に
リンクされている他のECBのアクセスアドレスを登録
する領域である。待機ポインタ格能域5は実行待ち状態
にあるタスクのアクセスアドレスを登録する領域である
。ECBのセットパターン格納域1とウェイトパターン
格納域2とのビットパターンが一致したとき、このE 
CB K !Jンクされている全てのECBを削除して
、実行待ち状態にあるタスクを解除し実行を再開する。
The previous ECB pointer storage area 3 is an area for registering the access address of another ECB linked before a certain ECBO. The next ECB pointer storage area 4 is an area for registering the access address of another ECB linked next to a certain ECB. The standby pointer function area 5 is an area for registering the access address of a task in a waiting state. When the bit patterns of ECB set pattern storage area 1 and weight pattern storage area 2 match, this ECB
CBK! Delete all Junk ECBs, release tasks waiting for execution, and resume execution.

第2図は上述したECBを用いてタスク管理を行う構成
図である。ここでは、現在タスクA18゜タスクB19
.タスクC20,タスクD21がそれぞれレディ状態に
あり、タスクA18.タスクB19.タスクC20の走
行完了後、タスクD21が走行するものとする。まず、
初めに他タスクでシステムコールを発行して、ID番号
X、  Yを持つECB6.ECB12をO8K生成す
る。
FIG. 2 is a configuration diagram for performing task management using the above-mentioned ECB. Here, the current task A18゜Task B19
.. Task C20 and task D21 are in the ready state, and task A18. Task B19. It is assumed that task D21 starts running after task C20 completes running. first,
First, another task issues a system call and calls ECB6. with ID numbers X and Y. Generate ECB12 in O8K.

次に、タスクA18.タスクB19.タスクC20はシ
ステムコールを発行して各タスク毎にID番号を設定し
て対応するECBのアクセスアドレスを獲得する。例で
は、タスクA18はID番号Xを持つECB6のアクセ
スアドレスを獲得し、タスクB19及びタスクC,20
はID番号Yを持つECB12のアクセスアドレスを獲
得する 以降、ECBの操作にはこのアクセスアドレス
を使用する。次に、各タスクでシステムコールを発行し
て各ID番号に対応するECBの前ECBポインタ格納
域及び次ECBポインタ格納域にあるECBにリンクさ
れる他のECBのアクセスアドレスを登録する。例では
、タスクA18はID番番号釦持つECB6の次ECB
ポインタ格納域10にID番号Yt持つECB12のア
クセスアドレスを登録し、タスクB19及びタスクC2
0はID番番号釦持つECB12の前ECBポインタ格
納域15にID番番号釦持つECB6のアクセスアドレ
スを登録する。次に、タスクD21はシステムコールを
発行して待合せパターン及び自タスクのアクセスアドレ
スを各ECBのウェイトパターン格納域及び待機ポイン
タ格納域に登録する。以降、タスクD21は実行待ち状
態となる。例では、タスクD21はID番番号釦持つE
CB6のウェイトパターン格納域8VC’ool#のピ
ットノくターンを、かつID番番号釦持つECB12の
ウェイトパターン格納域14には’002”のビットパ
ターンヲ登録する。実行中のタスクB19が事象を発生
したとき、獲得したアクセスアドレスからID番番号釦
対応スるECB12のセットパターン格納域1:3にシ
ステムコールを発行し、事象発生パターン’001’を
論理和設定する。この時、ウェイトパターン格納域14
の内容と待合せ条件のビットパターンが一致するか調べ
るが、待合せ条件は一致しない。次に、タスクA]8が
事象を発生したとき、獲得したアクセスアドレスからI
D番番号釦対応スるECB60セットパターン格納域7
にシステムコールを発行して事象発生パターン−001
#を論理和脱走する。この場合、ウェイトパターン格納
域8と待合せ条件のビットパターンが一致するため、E
CB6にリンクされている全ECBをゼロクリアしてO
8から削除する。例では、次ECBポインタ格納域10
にECB12のアクセスアドレスが登録されているため
、ECB12を削除する。
Next, task A18. Task B19. Task C20 issues a system call, sets an ID number for each task, and acquires the access address of the corresponding ECB. In the example, task A18 acquires the access address of ECB6 with ID number X, and task B19 and tasks C, 20
acquires the access address of ECB 12 with ID number Y. From now on, this access address will be used for ECB operations. Next, each task issues a system call to register the access address of another ECB linked to the ECB in the previous ECB pointer storage area and next ECB pointer storage area of the ECB corresponding to each ID number. In the example, task A18 is the next ECB of ECB6 that has the ID number button.
Register the access address of ECB12 with ID number Yt in the pointer storage area 10, task B19 and task C2
0 registers the access address of the ECB 6 having the ID number button in the previous ECB pointer storage area 15 of the ECB 12 having the ID number button. Next, task D21 issues a system call to register the waiting pattern and the access address of its own task in the wait pattern storage area and standby pointer storage area of each ECB. Thereafter, the task D21 is in an execution waiting state. In the example, task D21 has an ID number button.
A bit pattern of '002' is registered in the wait pattern storage area 14 of the ECB 12 which has the pit turn of the weight pattern storage area 8VC'ool# of the CB6 and the ID number button.The task B19 being executed generates an event. When this happens, a system call is issued from the acquired access address to the set pattern storage area 1:3 of the ECB 12 corresponding to the ID number button, and the event occurrence pattern '001' is set to the logical OR.At this time, the wait pattern storage area 14
It is checked to see if the contents of and the bit pattern of the waiting condition match, but the waiting condition does not match. Next, when task A]8 generates an event, I
ECB60 set pattern storage area 7 corresponding to D number button
Event occurrence pattern by issuing a system call to -001
# is disjunctive and escapes. In this case, since the wait pattern storage area 8 and the bit pattern of the waiting condition match, E
Clear all ECBs linked to CB6 to zero and O
Delete from 8. In the example, the next ECB pointer storage area 10
Since the access address of ECB 12 is registered in , ECB 12 is deleted.

次に、ECB6についてもO8から削除する。この時、
待機ポインタ格納域11に登録されている実行待ち状態
のタスクD21に対してシステムコールを発行して待ち
状態を解除し起動を開始する。
Next, ECB6 is also deleted from O8. At this time,
A system call is issued to the task D21 registered in the standby pointer storage area 11 in the waiting state to release the task D21 from the waiting state and start the task D21.

第3図は上述したプロセス制御を行うシステム構成の一
例を示し、22は主記憶装置、23は入力装置、24は
制御装置、25は出力装置、及び26は演算装置である
FIG. 3 shows an example of a system configuration for performing the above-mentioned process control, in which 22 is a main storage device, 23 is an input device, 24 is a control device, 25 is an output device, and 26 is an arithmetic device.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、ECBにセットパ
ターン、ウェイトパターン、前ECBポインタ、次EC
Bポインタ及び待機ポインタの各格納域を設けることに
より、複数のタスクに対してそれぞれ異なるビットパタ
ーンを設定して特定のタスクの待ち状態を制御できる。
As explained above, according to the present invention, the ECB includes a set pattern, a wait pattern, a previous ECB pointer, a next EC
By providing storage areas for the B pointer and the wait pointer, it is possible to control the wait state of a specific task by setting different bit patterns for each of a plurality of tasks.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図及び第3図は一実施例を示す図である。 6.12・・・・・・イベントコントロールブロック(
ECB)、1,7.13・・・・・・セットパターン格
納域、2、8.14・・・・・・ウェイトパターン格納
域、3. 9゜15・・・・・・前ECBポインタ格納
域、 4.10. 16・・・・・・次ECBポインタ
格納域、5,11.17・・・・・・待機ポインタ格納
域、18・・・・・・タスクA119・・・・・・タス
クB120・・・・・・タスクC121・・・・・・タ
スク代理人 弁理士  内 原   晋 12図 ZZ
FIG. 1, FIG. 2, and FIG. 3 are diagrams showing one embodiment. 6.12...Event control block (
ECB), 1, 7.13... Set pattern storage area, 2, 8.14... Weight pattern storage area, 3. 9゜15... Previous ECB pointer storage area, 4.10. 16...Next ECB pointer storage area, 5, 11.17...Waiting pointer storage area, 18...Task A119...Task B120... ...Task C121...Task agent Patent attorney Susumu Uchihara 12 Diagram ZZ

Claims (1)

【特許請求の範囲】[Claims] 情報処理装置で実行されるプロセスの制御をイベントコ
ントロールブロックという主記憶上の管理表により行う
オペレーティングシステムにおいて、実行中のタスクに
事象が発生した時、このタスクの事象発生パターンを設
定するセットパターン格納域と、待ち状態にあるタスク
が前記イベントコントロールブロックの条件を満足する
ビットパターンを設定するウェイトパターン格納域と、
待ち状態にあるタスクの同期をとるために生成される複
数の前記イベントコントロールブロックの間を連結する
ため前記イベントコントロールブロックにリンクされる
前後の前記イベントコントロールブロックのアクセスア
ドレスを格納する第1イベントコントロールブロックポ
インタ格納域及び第2イベントコントロールブロックポ
インタ格納域と、待ち状態にあるタスクのアクセスアド
レスを格納する待機ポインタ格納域とを備え、複数存在
する前記イベントコントロールブロックの内のいずれか
のイベントコントロールブロックの前記セットパターン
と前記ウェイトパターンとが一致したとき待ち状態にあ
るタスクに起動をかけることを特徴とするプロセス制御
方式。
In an operating system that controls processes executed in an information processing device using a management table in main memory called an event control block, when an event occurs in a task that is being executed, a set pattern is stored that sets the event occurrence pattern for this task. a wait pattern storage area in which a task in a wait state sets a bit pattern that satisfies the conditions of the event control block;
A first event control that stores access addresses of the event control blocks before and after the event control blocks linked to the event control block to connect the plurality of event control blocks generated to synchronize tasks in a waiting state. Any event control block among the plurality of event control blocks, comprising a block pointer storage area, a second event control block pointer storage area, and a standby pointer storage area that stores an access address of a task in a waiting state. A process control method characterized in that a task in a waiting state is activated when the set pattern and the wait pattern match.
JP7719188A 1988-03-29 1988-03-29 Process control system Pending JPH01248240A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7719188A JPH01248240A (en) 1988-03-29 1988-03-29 Process control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7719188A JPH01248240A (en) 1988-03-29 1988-03-29 Process control system

Publications (1)

Publication Number Publication Date
JPH01248240A true JPH01248240A (en) 1989-10-03

Family

ID=13626927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7719188A Pending JPH01248240A (en) 1988-03-29 1988-03-29 Process control system

Country Status (1)

Country Link
JP (1) JPH01248240A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07295840A (en) * 1994-04-28 1995-11-10 Nec Ic Microcomput Syst Ltd Event management system for multiprogramming system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07295840A (en) * 1994-04-28 1995-11-10 Nec Ic Microcomput Syst Ltd Event management system for multiprogramming system

Similar Documents

Publication Publication Date Title
JP3600095B2 (en) Interrupt management device and interrupt management method
JPH03126158A (en) Method and apparatus for scheduling
JPH0131214B2 (en)
GB1511281A (en) Trap semaphore in computer
JPH07175698A (en) File system
JPH01248240A (en) Process control system
JPH05108380A (en) Data processing system
JPH05113887A (en) Computer system
JP2585905B2 (en) Multitask execution device
JPH02139630A (en) Online task exchange device
JP2001229038A (en) Multi-operating computer system
JP2898985B2 (en) Image processing method
JPS61134844A (en) Share space control system for storage device
JP2787107B2 (en) Buffer control system and device
JPH11161506A (en) Dispatch method for information processor, information processor and storage medium thereof
JPH113231A (en) Software processing method
JPH03222047A (en) Area control system
JPS5849903B2 (en) Computer parallel connection system
JPS6269321A (en) Process switching system
JPH02127732A (en) Job control system
JPH01201734A (en) Task control system by ecb
JPH0827728B2 (en) Data processing device
JPS63245730A (en) System for changing lock unit
JPH03100853A (en) Inter-processor communication system
JPS61136131A (en) Information processor