JPH01245348A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPH01245348A JPH01245348A JP7402788A JP7402788A JPH01245348A JP H01245348 A JPH01245348 A JP H01245348A JP 7402788 A JP7402788 A JP 7402788A JP 7402788 A JP7402788 A JP 7402788A JP H01245348 A JPH01245348 A JP H01245348A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- parallel bus
- chain signal
- upstream side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011144 upstream manufacturing Methods 0.000 claims abstract description 25
- 230000010365 information processing Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 9
- 238000012423 maintenance Methods 0.000 abstract description 5
- 230000005856 abnormality Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデージ・チェイン方式によるバス・アービトレ
ーションを行う並列バスを有する情報処理装置に関し、
更に詳しくは電源通電中に並列バスに接続された通信ユ
ニットの一つを、例えばメインテナンス等のため任意に
切り離すことができるようにした情報処理装置に関する
。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to an information processing device having a parallel bus that performs bus arbitration using a age chain method.
More specifically, the present invention relates to an information processing apparatus in which one of the communication units connected to a parallel bus can be arbitrarily disconnected for maintenance or the like while power is being supplied.
（従来の技術）
従来より、デージ・チェイン方式によるバス・アービト
レーションを行う並列バスを有する情報処理装置がある
。この様な装置において、装置を構成している通信ユニ
ットの一つを並列バスからオンラインで切り離そうとす
れば、装置内のバス・アービトレーションの為のデージ
・チェインの信号が、とぎれてしまってバス・アービト
レーションができなくなってしまうという不具合がある
。(Prior Art) Conventionally, there has been an information processing device having a parallel bus that performs bus arbitration using a daisy chain method. In such a device, if one of the communication units making up the device is disconnected online from the parallel bus, the signal of the age chain for bus arbitration within the device will be interrupted. There is a problem in which bus arbitration cannot be performed.
（発明が解決しようとする課題）
この為に、従来装置においては、通電中に、故障した通
信ユニットの交換等のメインテナンスを行うことができ
ないという問題点があった。(Problem to be Solved by the Invention) For this reason, the conventional device has a problem in that maintenance such as replacing a failed communication unit cannot be performed while the power is being supplied.
本発明はこの様な問題点に鑑みて成されたものであって
、その目的は、デージ・チェイン方式によるバス・アー
ビトレーションを行う並列バスを有する情報処理装置に
おいて、電源通電中に並列バスに接続された通信ユニッ
トの一つを、例えばメインテナンス等のため任意に切り
離すことができるようにし、高速性を維持し、かつ信頼
性の高い情報処理装置を実現することにある。The present invention has been made in view of the above-mentioned problems, and its purpose is to connect an information processing device to a parallel bus while the power is on in an information processing device having a parallel bus that performs bus arbitration using a day chain method. The object of the present invention is to realize an information processing device that maintains high speed and has high reliability by making it possible to disconnect one of the communication units at will for maintenance or the like.
（課題を解決するための手段）
前記した課題を解決する本発明は、デージ・チェイン方
式によるバス・アービトレーションを行う並列バスを有
する情報処理装置であって、前記並列バスに接続される
各ユニットに、当該ユニットが正常に動作していること
を示すレディ信号を出力するレディ信号生成手段と、上
流側から下流側への並列バスの使用権を伝えるデージ・
チェイン信号を出力する並列バスアクセス制御手段と、
上流側のユニットからのデージ・チェイン信号を一つの
ユニットをバイパスさせてその下流側のユニットに印加
させるデージ・チェイン信号バイパス手段と、
上流側に隣接するユニットからのデージ・チェイン信号
と前記バイパス手段を介して印加されるもう一つ上流側
のユニットからのデージ・チェイン信号を入力し、゛印
加されるレディ信号の状態に応じて前記バイパス手段を
介して印加される上流側のユニットからのデージ・チェ
イン信号かまたは上流側に隣接するユニットからのデー
ジ・チェイン信号を選択し、当該選択したデージ・チェ
イン信号を前記並列バスアクセス手段に印加させるデー
ジ・チェイン信号選択手段
とを設けて構成される。(Means for Solving the Problems) The present invention, which solves the above-mentioned problems, is an information processing device having a parallel bus that performs bus arbitration using a age chain method, in which each unit connected to the parallel bus , a ready signal generating means for outputting a ready signal indicating that the unit is operating normally, and a stage signal generating means for transmitting the right to use the parallel bus from the upstream side to the downstream side.
parallel bus access control means for outputting a chain signal; day chain signal bypass means for bypassing one unit and applying a day chain signal from an upstream unit to a unit downstream thereof; inputs a daisy chain signal from a unit that is connected and a daisy chain signal from another upstream unit that is applied via the bypass means; a dage chain signal from an upstream unit or a dage chain signal from a unit adjacent to the upstream side applied via the dage chain signal, and causes the selected dage chain signal to be applied to the parallel bus access means.・It is configured by providing a chain signal selection means.
（作用）
デージ・チェイン信号選択手段は、上流側に隣接するユ
ニットからのデージ・チェイン信号と、レディ信号と、
バイパス手段を介して印加される隣接するユニットのも
う一つ上流側のユニットからのデージ・チェイン信号と
を入力し、隣接するユニットを並列バスから切り離した
ときに生ずるレディ信号の変化を検出し、前記バイパス
手段を介して印加される上流側のユニットからのデージ
・チェイン信号を選択する。これによって並列バスから
のユニットの切り離しを可能とする。(Function) The age chain signal selection means selects the age chain signal from the unit adjacent to the upstream side, the ready signal,
inputting a age chain signal from another upstream unit of the adjacent unit that is applied via the bypass means, and detecting a change in the ready signal that occurs when the adjacent unit is disconnected from the parallel bus; Selecting the age chain signal from the upstream unit applied via the bypass means. This allows the unit to be disconnected from the parallel bus.
（実施例） 以下図面を用いて、本発明の実施例を詳細に説明する。(Example) Embodiments of the present invention will be described in detail below with reference to the drawings.
第１図は、本発明の一実施例を示す構成ブロック図であ
る０図において、ＬＮはデージ・チェイン方式によるバ
ス・アービトレーションを行う並列バス、Ｎ１、Ｎ２、
Ｎ３・・・はこの並列バスに接続された複数の通信ユニ
ットで、ユニットＮ２はユニットＮ１に対して上流側に
、また、ユニットＮ３はユニットＮ２に対して上流側に
それぞれ設置されているものとする。FIG. 1 is a configuration block diagram showing an embodiment of the present invention. In FIG.
N3... is a plurality of communication units connected to this parallel bus, unit N2 is installed upstream of unit N1, and unit N3 is installed upstream of unit N2. do.
各ユニットＮ１、Ｎ２、Ｎ３・・・において（ここでは
その内部構成をユニットＮ１についてのみ示すが、他の
ユニット内の構成についても同様である）、１は当該ユ
ニットが正常に動作していることを示すレディ信号を出
力するレディ信号生成手段、２は上流側から下流側への
並列バスの使用権を伝えるデージ・チェイン信号を出力
する並列バスアクセス制御手段、３は上流側のユニット
からのデージ・チェイン信号を下流側のユニットにバイ
パスさせるデージ・チェイン信号バイパス手段である。In each unit N1, N2, N3... (here, the internal configuration is shown only for unit N1, but the same applies to the configurations in other units), 1 indicates that the unit is operating normally. 2 is a parallel bus access control means that outputs a dage chain signal that conveys the right to use the parallel bus from the upstream side to the downstream side; 3 is a dage chain signal that outputs a dage chain signal indicating the right to use the parallel bus from the upstream side to the downstream side;・Dage chain signal bypass means for bypassing the chain signal to the downstream unit.
４はデージ・チェイン信号とレディ信号とバイパス手段
３を介して印加される上流側のユニットからのデージ・
チェイン信号を入力し、レディ信号の状態に応じて、バ
イパス手段３を介して印加される上流側のユニットから
のデージ・チェイン信号か、上流側に隣接するユニット
からのデージ・チェイン信号かのいずれかを選択し、当
該選択したデージ・チェイン信号を並列バスアクセス手
段２に印加させるデージ・チェイン信号選択手段である
。4 is a dage chain signal, a ready signal, and a dage signal from an upstream unit applied via bypass means 3.
A chain signal is input, and depending on the state of the ready signal, either the age chain signal from the upstream unit applied via the bypass means 3 or the age chain signal from the unit adjacent to the upstream side is applied. This is a stage chain signal selection means for selecting a stage chain signal and applying the selected stage chain signal to the parallel bus access means 2.
Ｒ１、Ｒ２はそれぞれ隣接するユニットからのレディ信
号、デージ・チェイン信号が出力されるラインに接続さ
れたプルアップ抵抗で、これらの信号は、いずれもロウ
・アクティブで動作するものとし、ユニットを並列バス
から切り離した場合の値を保障する。R1 and R2 are pull-up resistors connected to the lines from which the ready signal and the age chain signal from the adjacent units are output, respectively.These signals are assumed to operate in low active state, and the units are connected in parallel. Guarantees the value when disconnected from the bus.
このように構成した装置の動作を次に説明する。The operation of the apparatus configured in this way will be explained next.
各ユニットにおいて、それぞれの動作が正常に行われて
いる場合、レディ信号生成手段１は、レディ信号を下流
側のユニットに伝えている。When each unit is operating normally, the ready signal generating means 1 transmits the ready signal to the downstream unit.
並列バスへのアクセス権を要求したユニットは、上流側
からのデージ・チェイン信号によるアクセス可の通告が
来るのを待つ。A unit that has requested access to the parallel bus waits for a notification from the upstream side that access is granted via a dage chain signal.
デージ・チェイン信号選択手段５は、上流側に隣接する
ユニットからのレディ信号を監視しており、そのユニッ
トが正常に動作している場合、隣接するユニットからの
デージ・チェイン信号を選択し、この信号によるアクセ
ス可の通告を、並列バスアクセス制御手段２に伝える。The age chain signal selection means 5 monitors the ready signal from the unit adjacent to the upstream side, and when that unit is operating normally, selects the age chain signal from the adjacent unit, and selects the age chain signal from the adjacent unit. A notification of access permission by a signal is transmitted to the parallel bus access control means 2.
並列バスアクセス制御手段２は、この信号を受け、並列
バスＬＮを使用してアクセスを実行し、その後下流のユ
ニットにアクセス可の通告をするためのデージ・チェイ
ン信号を出力する。The parallel bus access control means 2 receives this signal, executes the access using the parallel bus LN, and then outputs a age chain signal for notifying downstream units that access is possible.
これに対して、上流側に隣接するユニットが並列バスか
ら切り離されたり、あるいは正常な動作を行わなくなっ
たような場合、デージ・チェイン信号選択手段５は、レ
ディ信号の変化からそのことを検出し、この場合、バイ
パス手段３を介して印加される隣接するユニットのもう
一つ上流側に設置されているユニットからのデージ・チ
ェイン信号を選択する。そしてこの信号によるアクセス
可の通告を、並列バスアクセス制御手段２に伝える。こ
の信号を受けた並列バスアクセス制御手段２は、前記と
同様に並列バスを使用してアクセスを行う。On the other hand, if an adjacent unit on the upstream side is disconnected from the parallel bus or no longer operates normally, the age chain signal selection means 5 detects this from a change in the ready signal. , in this case, selects the age chain signal from the unit installed on the other upstream side of the adjacent unit, which is applied via the bypass means 3. Then, this signal notifies the parallel bus access control means 2 that access is possible. The parallel bus access control means 2 receiving this signal performs access using the parallel bus in the same manner as described above.
（発明の効果）
以上詳細に説明したように、本発明によれば、通電中の
通信ユニットの並列バスからの切り離しや接続をバス・
アービトレーションの動作を何等阻害すること無く自由
に行うことができるもので、メインテナンス作業を装置
の動作を中断せず行うことができ、高速で、信頼性の高
い情報処理装置を提供できる。(Effects of the Invention) As described above in detail, according to the present invention, disconnection and connection of a communication unit that is energized from a parallel bus to a parallel bus is possible.
Arbitration operations can be freely performed without any interference, maintenance work can be performed without interrupting the operation of the device, and a high-speed, highly reliable information processing device can be provided.
第１図は本発明の一実施例を示す構成ブロック図である
。
Ｎｌ、Ｎ２、Ｎ３・・・通信ユニット
ＬＮ・・・並列バス
ト・・レディ信号生成手段
２・・・並列バスアクセス制御手段
３・・・バイパス手段FIG. 1 is a block diagram showing an embodiment of the present invention. Nl, N2, N3...Communication unit LN...Parallel bust...Ready signal generation means 2...Parallel bus access control means 3...Bypass means
Claims (1)
を行う並列バスを有する情報処理装置であって、 前記並列バスに接続される各ユニットに、 当該ユニットが正常に動作していることを示すレディ信
号を出力するレディ信号生成手段と、上流側から下流側
への並列バスの使用権を伝えるデージ・チェイン信号を
出力する並列バスアクセス制御手段と、 上流側のユニットからのデージ・チェイン信号を一つの
ユニットをバイパスさせてその下流側のユニットに印加
させるデージ・チェイン信号バイパス手段と、 上流側に隣接するユニットからのデージ・チェイン信号
と前記バイパス手段を介して印加されるもう一つ上流側
のユニットからのデージ・チェイン信号を入力し、印加
されるレディ信号の状態に応じて前記バイパス手段を介
して印加される上流側のユニットからのデージ・チェイ
ン信号かまたは上流側に隣接するユニットからのデージ
・チェイン信号を選択し、当該選択したデージ・チェイ
ン信号を前記並列バスアクセス手段に印加させるデージ
・チェイン信号選択手段 とを設けた情報処理装置。[Scope of Claims] An information processing device having a parallel bus that performs bus arbitration using a day chain method, the information processing device comprising: indicating to each unit connected to the parallel bus that the unit is operating normally; Ready signal generation means for outputting a ready signal; parallel bus access control means for outputting a age chain signal conveying the right to use the parallel bus from the upstream side to the downstream side; a day chain signal bypass means for bypassing one unit and applying it to the unit on the downstream side thereof; and a day chain signal from an adjacent unit on the upstream side and another upstream side that is applied via the bypass means. , and depending on the state of the applied ready signal, the age chain signal from the upstream unit or from the unit adjacent to the upstream side is applied via the bypass means. an information processing apparatus, comprising: a stage chain signal selection means for selecting a stage chain signal of a stage chain signal, and applying the selected stage chain signal to the parallel bus access means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7402788A JPH01245348A (en) | 1988-03-28 | 1988-03-28 | Information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7402788A JPH01245348A (en) | 1988-03-28 | 1988-03-28 | Information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01245348A true JPH01245348A (en) | 1989-09-29 |
Family
ID=13535239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7402788A Pending JPH01245348A (en) | 1988-03-28 | 1988-03-28 | Information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01245348A (en) |
-
1988
- 1988-03-28 JP JP7402788A patent/JPH01245348A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1108540A (en) | Process back-up system | |
| JPS63175913A (en) | Clock supplying system | |
| JPH01245348A (en) | Information processor | |
| US20060190094A1 (en) | Coupling device for three bus systems | |
| JPH0259949A (en) | Daisy chain interruption processor | |
| JP3626667B2 (en) | Expansion slot hot plug controller | |
| JPS60218939A (en) | Controller of copying machine or the like | |
| JP2000347706A (en) | Plant controller | |
| KR900018792A (en) | System for I / O Control System Reconfiguration | |
| KR100202398B1 (en) | Isdn device control system having duplication structure | |
| JPS63232654A (en) | Line controller | |
| JP3125864B2 (en) | Redundant system | |
| JPH0628207A (en) | Computer system with independent operation guaranteeing function | |
| JPH03211937A (en) | Priority control circuit | |
| CA1074019A (en) | Loop fault location and isolation | |
| JPH01209564A (en) | Information processor | |
| JPH02118738A (en) | Switching system by abnormal level of duplexing control system | |
| JPH04155466A (en) | Multiprocessor system | |
| JPH038001A (en) | Programmable controller | |
| JPS61224757A (en) | Switching control system for communication controller | |
| JPS63193254A (en) | Common input/output bus | |
| JPH02199574A (en) | Multiprocessor system | |
| JPH08161257A (en) | Common bus using right control system | |
| JPH0227405A (en) | Programmable controller | |
| JPS62168258A (en) | Cpu switching circuit |