JPH01232273A - 論理回路診断方式 - Google Patents

論理回路診断方式

Info

Publication number
JPH01232273A
JPH01232273A JP63058288A JP5828888A JPH01232273A JP H01232273 A JPH01232273 A JP H01232273A JP 63058288 A JP63058288 A JP 63058288A JP 5828888 A JP5828888 A JP 5828888A JP H01232273 A JPH01232273 A JP H01232273A
Authority
JP
Japan
Prior art keywords
circuit
fractionation
logic circuit
subdivision
scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63058288A
Other languages
English (en)
Inventor
Tadayoshi Yamada
忠義 山田
Yoshio Sato
義雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63058288A priority Critical patent/JPH01232273A/ja
Publication of JPH01232273A publication Critical patent/JPH01232273A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、−コンピュータ上にモデル化設計された論理
回路に対する診断方式fこ係り、特に大規模論理回路に
対し、検出事大のテストパターンを生成するのに好適と
された論理回路診断方式に関するものである。
〔従来の技術〕
LSIなど、大規模論理回路を短期間lこ品質大にして
設計するうえで、コンピュータを利用したDAシステム
が不可欠となっている。コンピュータ上fこモデル化設
計された論理回路lこ対しては、後に故障(スタック故
障)診断が行なわれるようになっているわけであるが、
その診断の際での有効な手法としては回路分割診断法が
知られたもCIJとなっている。この診断法による場合
、大規模論理回路は7リツフフロツプやエツジ(ki理
回路入出力点)に囲まれた組合せ回路に複数分割される
ようになっている。分割回路各々に対してはテストパタ
ーンが生成され、これらテストパターンによって分割回
路各々での故障が診断されるものとなっている。テスト
パターン生成対象としての被診断回路は上記の一如(分
割された回路とされることで、検出事大のテストパター
ンの生成が極めて容易化されているものである。
しかしながら、分割回路各々の論理規模の巨大化に伴い
、L)Aシステムの制限(メモリ容量やCPU処理時間
などlこついて(/J )によって、分割回路各々に対
しテストパターンを容易に生成し得い場合も生じるよう
になっている。
従来、分割回路の巨大化に対しては特開昭61−110
069  号公報に記載のように、フリップ70ツブや
エツジに囲まれた組合せ回路だけの分割回路の中に、フ
リップフロップやエツジ、診断用のスイッチ等の回路を
追加し、診断のために論理変更をして分割回路の小型化
が図られるようになっている。
〔発明が解決しようとする課題〕
しかしながら、上記公報による場合は、論理回路にフリ
ップフロップや診断用スイッチなどの回路を追加するこ
とlこよるバスデイレイの増加や、回路規模の増大など
による論理回路の性能劣化および故障因子の増加などに
ついては配慮されていないものとなっている。
本発明の目的は、診断のみのための回路を追加すること
な(大規模分割回路を細分化することで、診断用テスト
パターンの生成が容易とされた論理回路診断方式を供す
るにある。
〔課題を解決するための手段〕
上記目的は、モテル化設計された大規模論理回路に対す
る診断をコンピュータにより行なう際、論理回路の回路
情報とともに、回路上での細分化点を認識させるべく分
割回路の細分化情報をデータとしてコンピュータtこ与
え、細分化点に細分化用論理回路が追刀口されたと仮定
し、フリップフロップと細分化点で囲まれた組合せ回路
を細分割回路として求めることで達成される。
〔作用〕
細分化点として定義されたデータζこもとづきコンピュ
ータでは、定義された細分化点に擬似的fこ細分化用回
路を追加し、実際に細分化用回路が追加された状態を仮
定して、大規模分割回路を細分化するようになっている
ものである。よって、実際lこ細分化用回路が追加され
たことによるパスティレイの増加や、回路規模の増加に
よる論理回路の性能劣化は生じなくなるものである。
〔実施例〕
以下、本発明を第1図から第5図により説明する0 先ず本発明fこ係る分割回路について説明すれば、男2
図はその一例での構成したものである。図示のようlこ
、入力フリップフロップ(入力F”F)l。
m、n、pと出力フリップフロップ(出力FF)8間に
、アンドゲートC% iおよびセレクタbを含む形とし
て構成されたものとなっている。このようにして構成さ
れた分割回路を更に細分化しようというものであるが、
第1図はその細分化処理のフローを示したものである。
第2図に示された分割回路が巨大であるとして、これを
更に細分割、あるいは細分化することを考え、仮に回路
位置α、βを細分化点と定義したデータを与えれば、コ
ンピュータによって細分化点α、βlこは擬似的番こ論
理回路(不例ではフリップフロップ)が挿入されたうえ
出力フリップフロップaから入力フリップフロップl 
+ m * n e Pが求まるまで、入力方向へトレ
ース(ファンイントレース)が開始されるようになって
いる0フアンイントレースにより先ずセレクタbに到達
するが、この後回トレースでは細分化点α、βには入力
フリップフロップが接続されているとしてアントゲ−)
d、eにはファンイントレースは行なわれず細分化点α
、βは新たな分割回路の入力点として扱われるようにな
っている。結局残りのアンドゲートcのみにトレースが
行なわれることになるが、アンドゲートCの入力にはア
ンドゲートf、g力入アンドゲートf9gの入力側ζこ
はまた入力クリップフロップl、rnが接続されている
ので、入力クリップフロップl、mまでトレースされた
時点でトレースは終了されること(こなる0 以上の処理の結果、第3図に示されるようなフリップフ
ロップaを出力点とし、セレクタbおよびアントゲ−)
c+ f* gを含み入力フリップフロップl、mと細
分化点α、βを入力点とする、フリップフロップに囲ま
れた分割回路に細分化されることになるものである0こ
れにより膨大な処理時間が要されていた巨大分割回路は
適切な大きさのものに細分割されることで、診断データ
の生成が容易となるものである0なお、細分化点α。
βをこ挿入された仮想フリップフロップのもつ記憶回路
としての特性はコンピュータ上UJメモリで代用され、
仮想フリップフロップでは前段からの結果を予め記憶し
ておけば、その結果を診断の際入力データとして使用す
ることが可能となっている0また、その診断の際、第1
図に示す分割回路に対し第4図に示すように細分化点α
、γを定義した分割回路と、第5図に示すように細分化
点β、rを定義した分割回路上についても併せてテスト
ノ<ターンを生成したうえ、その機能を診断することに
よっては検出率が保障されることになる。
以上、出力フリラグフロップから入力フリップ70ツブ
を求めるファイントレースの場合について述べたが、入
力フリップフロラフ゛から出力フリップフロップを求め
るファンアウトトレースの場合も同様となっている。ま
た、分割回路を更lこ細分割する場合について述べたが
、全体としての大規模論理回路を分割、あるいは細分割
する場合Iこも有効となっている。
〔発明の効果〕
以上説明したように本発明によれば、論理回路のデータ
バスに新規な回路が追加されなく、シたがって、デイレ
イによる論理回路の性能劣化が考慮されなくて済まされ
ること力)ら、自由に分割回路に細分化点を設定するこ
とによっては、分割回路の規模を適当なものtこ設定し
得ることになる。
この結果、適切な規模の細分割回路に対し診断データの
生成を容易に行ない得るばかりか、高速にしかも高検出
率の診断データが得られるという効果がある。
【図面の簡単な説明】
第1図は本発明に係る細分化処理のフローを示す図、第
2図は細分化対象としての分割回路の一例での構成を示
す図、第3図、第4図、第5図はそれぞれその分割回路
に対する細分化点によって細分割された細分割回路の構
成を示す図である。 a・・・出力フリップフロップ 1.m、n、p・・・
入力クリップフロップ b・・・セレクタ C〜i第2
回 α−−−−七カフリップクロ)ソフ。 レーーーーセしフタ C−え−−一−−アぴd゛−鴇 免〜P−−−−久カフリップクロツフ0d、β、r−−
−−−系田類し六、

Claims (1)

    【特許請求の範囲】
  1. 1、コンピュータ上にモデル化設計された大規模論理回
    路を構成する分割回路各々を更に細分割したうえ、細分
    割回路各々に対し診断データを作成し該データにより診
    断を行なう論理回路診断方式であつて、分割回路の細分
    割に際しては、該回路内の任意位置を細分化点として定
    め、該位置に仮想細分化用論理回路を挿入したうえ細分
    割処理を行なうことを特徴とする論理回路診断方式。
JP63058288A 1988-03-14 1988-03-14 論理回路診断方式 Pending JPH01232273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63058288A JPH01232273A (ja) 1988-03-14 1988-03-14 論理回路診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63058288A JPH01232273A (ja) 1988-03-14 1988-03-14 論理回路診断方式

Publications (1)

Publication Number Publication Date
JPH01232273A true JPH01232273A (ja) 1989-09-18

Family

ID=13080015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63058288A Pending JPH01232273A (ja) 1988-03-14 1988-03-14 論理回路診断方式

Country Status (1)

Country Link
JP (1) JPH01232273A (ja)

Similar Documents

Publication Publication Date Title
US6292916B1 (en) Parallel backtracing for satisfiability on reconfigurable hardware
JP3247937B2 (ja) 論理集積回路
Chappell et al. LAMP: Logic‐Circuit Simulators
Bhattacharya et al. Hierarchical Modeling for VLSI Circuit Testing
US6370662B2 (en) Modifying circuit designs running from both edges of clock to run from positive edge
JPH01232273A (ja) 論理回路診断方式
US6789222B2 (en) Single-pass methods for generating test patterns for combinational circuits
Pomeranz et al. Test generation for path delay faults based on learning
HABIB Boolean matrix representation for the conversion of minterms to Reed–Muller coefficients and the minimization of Exclusive-OR switching functions
JP2572971B2 (ja) フリップフロップ等価回路
Chakradhar et al. Redundancy removal and test generation for circuits with non-Boolean primitives
Goodman et al. Toward a fact-based standard for determining whether programmed computers are patentable subject matter: the scientific wisdom of Alappat and ignorance of Trovato
JP2614216B2 (ja) スキャンテスト回路生成装置
JPH0731225B2 (ja) 半導体集積回路装置
Khoche et al. Critical hazard free test generation for asynchronous circuits
Bystrov et al. Testability and test compaction for decision diagram circuits
JPS6120897B2 (ja)
Einspahr et al. A switch-level test generation system for synchronous and asynchronous circuits
KR100313931B1 (ko) 제어신호 발생회로
JP2501202B2 (ja) 論理回路診断方法
JPS63237161A (ja) 論理シミユレ−シヨン方法
JP2806459B2 (ja) フリップフロップが評価可能な論理シミュレーション装置
Sakallah Dynamic modeling of logic gate circuits
Miller BRISTLE BLOCKS--SCRUTINIZED AND ANALYZED
Maurer et al. Three-valued simulation with the inversion algorithm