JPH01224725A - Active matrix element for liquid crystal display - Google Patents

Active matrix element for liquid crystal display

Info

Publication number
JPH01224725A
JPH01224725A JP63051876A JP5187688A JPH01224725A JP H01224725 A JPH01224725 A JP H01224725A JP 63051876 A JP63051876 A JP 63051876A JP 5187688 A JP5187688 A JP 5187688A JP H01224725 A JPH01224725 A JP H01224725A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
active matrix
pattern
matrix element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63051876A
Other languages
Japanese (ja)
Inventor
Shinji Nishiura
西浦 真治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP63051876A priority Critical patent/JPH01224725A/en
Publication of JPH01224725A publication Critical patent/JPH01224725A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To reduce the cost of an etching device to obtain a low-cost active matrix element for liquid crystal display by preventing the same pattern from being given to three layers of a diode consisting of an a-Si film and a Cr double- faced electrode and extending the Cr film pattern of the substrate-side electrode and using this pattern for connection to another diode or a scanning line. CONSTITUTION:With respect to the active matrix element where a-Si diodes of anti-parallel connection are connected in series to a liquid crystal driving electrode between the scanning line and a data line, a-Si diodes 11 and 12 consist of a Cr film 30, an a-Si film 40, and a Cr film 50 laminated on a transparent insulating substrate 10. The Cr film 50 more distant from the substrate 10 and the Cr film 30 under the a-Si film 40 are extended and are brought into contact with wirings 81 and 82 for connection to another diode and a scanning line 83. Thus, the active matrix element for liquid crystal display is obtained which has a small number of formed film layers and does not require reactive ion etching using gaseous Cl.

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、走査線とデータ線の間に逆並列接続したアモ
ルファスシリコン (以下a −51と記す)ダイオー
ドが液晶駆動用電極と直列に接続された液晶テレビなど
のための液晶表示用アクティブマトリクス素子に関する
Detailed Description of the Invention (Industrial Field of Application) The present invention provides an amorphous silicon (hereinafter referred to as a-51) diode connected in antiparallel between a scanning line and a data line, connected in series with a liquid crystal driving electrode. The present invention relates to an active matrix element for liquid crystal displays for liquid crystal televisions and the like.

〔従来の技術〕[Conventional technology]

液晶テレビの画質を向上させるために、a −3lトラ
ンジスタまたはダイオードを用いたアクティブマトリク
ス駆動の液晶テレビの開発が行われ、製品が市場に出回
りつつある。この種の装置のうちで、ダイオードを用い
るタイプのものは、工程数が少なく低コスト化が容品で
あり、またダイオードを逆並列接続してリングダイオー
ド構成とするため、安定性にすぐれているという特徴が
ある。
In order to improve the image quality of liquid crystal televisions, active matrix driven liquid crystal televisions using a-3l transistors or diodes have been developed, and products are now on the market. Among these types of devices, those that use diodes require fewer steps and are cost effective, and they also have excellent stability because they connect diodes in antiparallel to create a ring diode configuration. There is a characteristic that.

第2図にダイオードを用いたアクティブマトリクス型液
晶表示装置の等価回路図を示す、それぞれ別のガラス基
板に形成された走査&I11とデータ線2はマトリクス
状をなし、マトリクス走査駆動をすることにより交点に
存在する液晶4を電気的に順次駆動していくものである
。アクティブマトリクス素子は、交点となる液晶駆動用
電極と走査線lの間にそれぞれ数個直列に接続したダイ
オードを並列に接続し、リングダイオード3を形成した
ものを介在させたものである。
Fig. 2 shows an equivalent circuit diagram of an active matrix type liquid crystal display device using diodes. The liquid crystals 4 present in the display are sequentially driven electrically. The active matrix element has a ring diode 3 interposed between the liquid crystal driving electrode and the scanning line l, which are intersecting points, by connecting several series-connected diodes in parallel.

第3図(5)〜(6)は従来の図eに示す構造のように
2直列のa−3lダイオードをもつアクティブマトリク
ス素子の製造工程を示し、図aにおいてはNaフリーの
硼珪酸系ガラスまたはソーダガラスの上に8108を浸
漬またはスパッタ法等で被覆したガラス基板10の上に
蒸着法またはスパッタ法で形成したITO(インジウム
すず酸化物)、Snug等の透明導電11fi20、ス
パッタ法を用いての約1000人の厚さのCr成膜0.
プラズマCVD法を用いて形成したpin接合を有する
約4000人の厚さのa−3illQ40、それぞれス
パッタ法を用いての厚さ約1000人のCr成膜0およ
び厚さ約3000人のAJ#80を形成した。 pin
接合は、約500人の厚さのpH1約3000人の厚さ
の1[(ノンドープ71)および約500人の厚さの0
層からなる0次に、フォトリソグラフィ法を用いてCr
成膜0.a −5t膜40. Cr成膜0をバターニン
グし、二つのダイオード11.12をCr膜31.  
a −3iIIa41゜Cr膜51とCr膜32.  
a −3ill!42. Cr膜52で形成する(図b
)、このフォトリソグラフィ法は、所望のダイオードパ
ターンのレジスト膜を形成し、これをマスクとして先ず
(lhPO,+ HNO,+ CHsCOOll)溶液
によりM膜80をバターニングする。このレジスト膜を
IV膜で補強したマスクを用いてプラズマエツチングに
よりCrU3O,a −51Wi40. Cr成膜0の
パターニングをする。先ず、Cr1l美50をCC74
と08の混合ガスを真空状態で導入し、真空度0.1〜
0.5 Torr、電力200〜100OWの条件でプ
ラズマエツチングし、次いでCF、と0.の混合ガスを
導入し、0.05Torr。
Figures 3 (5) and 3 (6) show the manufacturing process of an active matrix element having two series A-3L diodes as shown in the conventional structure shown in Figure e; Alternatively, a transparent conductive material such as ITO (indium tin oxide), Snug, etc., formed by vapor deposition or sputtering on a glass substrate 10 in which 8108 is coated on soda glass by dipping or sputtering, etc., is used. A Cr film with a thickness of approximately 1,000 mm is deposited.
A-3illQ40 with a thickness of about 4,000 with a pin junction formed using plasma CVD, Cr film 0 with a thickness of about 1,000 and AJ#80 with a thickness of about 3,000 using sputtering, respectively. was formed. pin
The bonding was performed using a pH of approximately 500 μm thick, a pH of approximately 3000 μm thick, 1 [(non-doped 71) and a pH of approximately 500 μm thick.
The zero-order layer consists of Cr using photolithography method.
Film formation 0. a-5t membrane 40. The Cr film 0 is patterned, and the two diodes 11.12 are formed with a Cr film 31.
a-3iIIa41°Cr film 51 and Cr film 32.
a-3ill! 42. Formed with Cr film 52 (Figure b)
), in this photolithography method, a resist film with a desired diode pattern is formed, and using this as a mask, first, the M film 80 is patterned with a (lhPO, + HNO, + CHsCOOll) solution. CrU3O,a-51Wi40. Patterning of Cr film 0 is performed. First, Cr1l beauty 50 is CC74
A mixed gas of
Plasma etching was performed under the conditions of 0.5 Torr and power of 200 to 100 OW, followed by CF and 0.5 Torr. A mixed gas of 0.05 Torr was introduced.

lk−の条件でa−SlllQ40をプラズマエツチン
グし、最後に再びCCl4 と01の混合ガスを用いて
0.1〜0、5 Torr、300〜700 Wの条件
でCr成膜0のエツチングを行う。
Plasma etching is performed on a-SllIQ40 under lk- conditions, and finally, etching of the Cr film 0 is performed again using a mixed gas of CCl4 and 01 under conditions of 0.1 to 0, 5 Torr, and 300 to 700 W.

次に、フォトリソグラフィ法により、レジストマスクを
用いて塩化第二鉄と塩酸の混液によって透明R電膜20
のエツチングをし、透明電極パターン21,22.25
を形成する (図cL このあと、N111 とSl!
14の混合ガスをプラズマ分解するプラズマCVD法に
よりダイオード保護用のSiN膜を形成し、SF、とC
C7F、の混合ガスを用いてのプラズマエツチングによ
るフォトリソグラフィ法でSIN膜パター761 、6
2.63を形成する (図d)、さらにスパッタ法を用
いて1000人の厚さのCr膜と5000人〜1趨の厚
さのAIWAの2層からなる金属膜を積層し、フォトリ
ソグラフィ法により金属膜パターン?1,72.73を
形成する。この結果、ダイオード11とダイオード12
とが直列接続され、画素電極25と走査線73の間に挿
入される (図eL金属膜としてCr膜とuy4の積N
Paを用いるのは、Mのエツチングのときの雰囲気がt
 T OMlに損傷を与えるのを防ぐためである。
Next, by photolithography, a transparent R electrical film 20 is formed using a resist mask and a mixed solution of ferric chloride and hydrochloric acid.
The transparent electrode patterns 21, 22, 25 are etched.
(Figure cL After this, N111 and Sl!
A SiN film for protecting the diode was formed by plasma CVD method in which a mixed gas of 14 was decomposed by plasma, and SF, and C
SIN film patterns 761, 6 are formed by photolithography using plasma etching using a mixed gas of C7F.
2.63 is formed (Figure d), and then a metal film consisting of two layers, a Cr film with a thickness of 1000 mm and an AIWA film with a thickness of 5000 mm to 1 mm, is further laminated using a sputtering method, and then a metal film is formed using a photolithography method. Metal film pattern? 1,72.73 is formed. As a result, diode 11 and diode 12
are connected in series and inserted between the pixel electrode 25 and the scanning line 73.
Pa is used because the atmosphere during etching of M is t.
This is to prevent damage to the TOM1.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

第3図で説明した従来の液晶表示用アクティブマトリク
ス素子の製造工程には次の問題点がある。
The conventional manufacturing process of the active matrix element for liquid crystal display explained in FIG. 3 has the following problems.

(11成wili fJ< [T O@20. Cr成
膜0.  a −5L)1340. Cr成膜0. A
7膜80. SiN膜 (パターン61,62.63を
形成)および二N膜(パターン?1,72.73を形成
)のためのCr膜、A7膜の8層の多数になる。
(11 formation wili fJ < [T O @ 20. Cr film formation 0. a -5L) 1340. Cr film formation 0. A
7 membranes 80. There are 8 layers of Cr film and A7 film for SiN film (forming patterns 61, 62.63) and 2N film (forming pattern ?1, 72.73).

(2)ダイオード11.12の形成のためにCr成膜0
.a−St膜40. Cr1lQ30の3層のパターニ
ングをプラズマエツチングで行う際、サイドエツチング
のたメニひさしができないように、異方性の強い反応性
イオンエツチングモードの条件とする必要があり、その
ため電力も大きく、電位的にも基板を接地側と反対の電
極に搭載する必要もあってエツチング装置上問題が多い
(2) Cr film is formed to form diodes 11 and 12.
.. a-St film 40. When patterning the three layers of Cr1lQ30 by plasma etching, it is necessary to use a reactive ion etching mode with strong anisotropy in order to prevent side etching from forming an overhang. However, it is necessary to mount the substrate on the electrode opposite to the ground side, which causes many problems with the etching equipment.

+31Crのエツチングに用いるCCl2のために、α
ラジカルが生じてCrを腐食するので、ステンレス鋼を
装置に用いることができないという制限があり、またa
により真空ポンプの油が劣化するためその対策が必要と
なる。
Due to CCl2 used for etching +31Cr, α
There is a limitation that stainless steel cannot be used for equipment because radicals are generated and corrode Cr, and a
As this causes the oil in the vacuum pump to deteriorate, countermeasures are required.

本発明の課題は、上述の問題点をとり除き、成膜暦数が
少な(、CJ系ガスを用いた反応性イオンエツチングの
不要な液晶表示用アクティブマトリクス素子を提供する
ことにある。
An object of the present invention is to eliminate the above-mentioned problems and provide an active matrix element for a liquid crystal display that requires a small number of film formation cycles (and does not require reactive ion etching using a CJ-based gas).

〔課題を解決するための手段〕[Means to solve the problem]

上記の課題の解決のために、本発明は、走査線とデータ
線の間に逆並列接続のa−5tダイオードが液晶駆動用
電極と直列に接続されるアクティブマトリクス素子にお
いて、a−5lダイオードは透明絶縁基板上において積
層されるCr膜、a−stlla。
In order to solve the above problems, the present invention provides an active matrix element in which an anti-parallel A-5T diode is connected in series with a liquid crystal driving electrode between a scanning line and a data line, and the A-5L diode is connected in series with a liquid crystal driving electrode. A-stlla is a Cr film laminated on a transparent insulating substrate.

C「膜からなり、基板より遠い側のCr膜およびa−5
i膜の下にあるCr膜は延長されて他のダイオードとの
接続のための配線および走査線に接触しているものとす
る。
Cr film on the side far from the substrate and a-5
It is assumed that the Cr film under the i-film is extended to contact wiring and scanning lines for connection with other diodes.

〔作用〕[Effect]

a−Slダイオードは上部2層のみ同一パターンであっ
て3層を同時に異方性のドライエツチングでパターニン
グする必要がないのでMマスクは不要となり、下部Cr
膜のエツチングもウェットエツチングでできるのでU系
のエツチング剤を必要としない、またM配線のバターニ
ングの際には透明絶縁基板上に透明導電膜があってもそ
の上にCr成膜長部を介在させることができるのでCr
膜を別に形成する必要がなく、あるいは液晶駆動用電極
を形成する透明導電膜を下部Cr膜の下でなく、ダイオ
ード間および液晶駆動用電極との接続に用いてもよいの
で、必要な積層数が2JlIないし3層減少する。
In the a-Sl diode, only the upper two layers have the same pattern, and there is no need to pattern the three layers simultaneously by anisotropic dry etching, so an M mask is not required, and the lower Cr
Etching of the film can be done by wet etching, so no U-based etching agent is required.Also, when patterning M wiring, even if there is a transparent conductive film on a transparent insulating substrate, the long part of the Cr film is formed on it. Since it can be interposed, Cr
There is no need to form a separate film, or the transparent conductive film that forms the liquid crystal drive electrode can be used not under the lower Cr film but between the diodes and for connection to the liquid crystal drive electrode, so the number of layers required can be reduced. decreases by 2JlI or 3 layers.

〔実施例〕〔Example〕

第1図fa)〜telは本発明の第一の実施例のアクテ
ィブマトリクス素子の製造工程を示し、第3図と共通の
部分には同一の符号が付されている0図aにおいては、
ガラス基板10の上にrTOli120を電子ビームま
たはスパッタ蒸着法により1000〜2000人の厚さ
に、スパッタ法によりCr成膜0を1000〜2000
人の厚さに、プラズマCVD法によりpin接合を有す
るa−Sl11140を約4000人の厚さに、最後に
スパッタ法によりCr成膜0を1000〜2000人の
厚さに順次成膜した。第3図の場合と異なりA711!
80は成膜しない、a−3i膜には第3図の場合と同様
にpin接合が構成されている0次いでフォトリソグラ
フィ法により上面にレジストパターンを形成、それをマ
スクにして先ずCr1I!50を硝酸第二セリウムアン
モンと過塩素酸の混合液でエツチングしてCr1gパタ
ーン51.52を形成し、引き続いてそのCr膜パター
ンとその上のレジストパターンをマスクにしてa−3i
#をドライエツチングでパターンした。ドライエツチン
グはSF、とC1CfFsの混合ガスを用い、真空度0
.1〜0.5 Torr、電力200W〜IK−の条件
で行った。その結果Cr膜パターン51゜52と同寸法
のa−Sl膜パターン41.42が形成された (図b
)、さらにフォトリソグラフィ法によりレジストパター
ンを形成し、Crl!30を再び硝酸第二セリウムアン
モンと過塩素酸の混合液でエツチングして、Cr膜パタ
ーン51,52. a −Sl膜パターン41゜42よ
り大きいCr膜パターン31,32.35を形成、この
パターンとその上のレジストパターンをマスクにしてI
TO膜20を塩化第二鉄と塩酸の混液によりエツチング
し、ITO膜パターン21.22.25をCr膜パター
ン31,32.35と同一寸法に形成した。 Cr成膜
1゜a −Sl膜41. Cr成膜1がダイオード11
. Cr成膜2.a−51膜42. Cr成膜2がダイ
オード12を構成する (図cL次にIIH,とS I
 I+ 、の混合ガスをプラズマ分解するプラズマCV
D法によりSiN膜を成膜し、フォトリソグラフィ法を
用いてCr11!131.51,32.52 )上に開
口部を有し、ダイオード11.12の側面を覆うSiN
膜パターン61.62および63を形成した (図d)
1 fa) to tel show the manufacturing process of the active matrix element of the first embodiment of the present invention, and in FIG. 0 a, parts common to those in FIG.
On the glass substrate 10, rTOli 120 is deposited to a thickness of 1,000 to 2,000 layers by electron beam or sputter deposition, and a Cr film 0 is deposited to a thickness of 1,000 to 2,000 layers by sputtering.
A-Sl11140 having a pin junction was sequentially formed to a thickness of about 4000 mm using a plasma CVD method, and finally a Cr film 0 was formed to a thickness of 1000 to 2000 mm using a sputtering method. Unlike the case in Figure 3, A711!
No film is formed at 80, and a pin junction is formed in the a-3i film in the same way as in the case of FIG. 50 is etched with a mixed solution of ceric ammonium nitrate and perchloric acid to form a Cr1g pattern 51.52, and then a-3i is formed using the Cr film pattern and the resist pattern above it as a mask.
# was patterned by dry etching. Dry etching uses a mixed gas of SF and C1CfFs, and the degree of vacuum is 0.
.. The test was carried out under the conditions of 1 to 0.5 Torr and power of 200 W to IK-. As a result, a-Sl film patterns 41 and 42 having the same dimensions as the Cr film patterns 51 and 52 were formed (Fig. b
), a resist pattern is further formed by photolithography, and Crl! 30 is etched again with a mixture of ceric ammonium nitrate and perchloric acid to form Cr film patterns 51, 52. a-Cr film patterns 31, 32, and 35 larger than the Sl film patterns 41 and 42 are formed, and I
The TO film 20 was etched with a mixture of ferric chloride and hydrochloric acid to form ITO film patterns 21, 22, and 25 having the same dimensions as the Cr film patterns 31, 32, and 35. Cr film formed 1°a-Sl film 41. Cr film 1 is diode 11
.. Cr film formation2. a-51 membrane 42. The Cr film 2 constitutes the diode 12 (Figure cL, then IIH, and S I
Plasma CV for plasma decomposition of mixed gas of I+
A SiN film is formed by the D method, and a SiN film is formed using the photolithography method to have an opening on the Cr11!131.51,32.52) and cover the side surface of the diode 11.12.
Film patterns 61, 62 and 63 were formed (Figure d)
.

エツチングには、SPhとCRC7F、ガスを用いての
ドライエツチングをa −3l膜の場合と同条件で行っ
た。このあと、M膜を5ooo人〜lμ−の厚さにスパ
ッタ法で蒸着し、フォトリソグラフィ法を用いてダイオ
ード11のCr成膜1と画素電極25を接続する配線8
1.ダイオード11のCr成膜1とダイオード12のC
r成膜2を接続する配線82およびCr#32にSiN
膜62と63の間の開口部で接触する走査線83のパタ
ーンを形成した。ひきつづいて硝酸第二セリウムアンモ
ンと過塩素酸の混合液を用い、露出したCr膜のエツチ
ングを行った。この結果、画素電極25の上のC「膜3
5の大部分が除かれ、Cr膜パターン35はM配置81
と画素電極25の接続部に介在するのみとなった (図
e)。
For etching, dry etching using SPh, CRC7F, and gas was performed under the same conditions as in the case of the a-3l film. After that, an M film is deposited by sputtering to a thickness of 500 to 1 μ-, and a wiring 8 connecting the Cr film 1 of the diode 11 and the pixel electrode 25 is formed using a photolithography method.
1. Cr film 1 of diode 11 and C of diode 12
SiN is applied to the wiring 82 connecting the r film 2 and Cr#32.
A pattern of scan lines 83 was formed that contacted the openings between membranes 62 and 63. Subsequently, the exposed Cr film was etched using a mixed solution of ceric ammonium nitrate and perchloric acid. As a result, the C film 3 on the pixel electrode 25
5 is removed, and the Cr film pattern 35 has an M arrangement 81.
and was only interposed at the connection portion of the pixel electrode 25 (Fig. e).

上記の実施例においては次の利点がある。The above embodiment has the following advantages.

(11成膜層がITO膜20+ Cr成膜0+  a 
 St膜40. Cr成膜0. SiN膜 (パターン
61,62.63を形成)およびAI膜 (パターン8
1,82.83を形成)の6層となり、層数が第3図の
従来例に比し2層減少する。
(The 11th film layer is ITO film 20+ Cr film 0+ a
St film 40. Cr film formation 0. SiN film (patterns 61, 62, and 63 formed) and AI film (pattern 8
1, 82, 83), and the number of layers is reduced by two layers compared to the conventional example shown in FIG.

f2)Crのドライエツチングを行わないので、CC1
aから生ずるUラジカルにより装置、真空排気系等に生
ずる問題が解消する。
f2) Since Cr dry etching is not performed, CC1
U radicals generated from a solve problems that occur in equipment, evacuation systems, etc.

(3)反応性イオンエツチングモードのプラズマエッチ
ングを必要としないので、素子基板を接地側の電極に搭
載して、SF4とC! clF sの混合ガス系を用い
てa−3i膜およびSiN膜のエツチングが可能となり
、エツチング装置が簡単になる。
(3) Since plasma etching in reactive ion etching mode is not required, the element substrate is mounted on the ground side electrode, and SF4 and C! It becomes possible to etch the a-3i film and the SiN film using a mixed gas system of clFs, which simplifies the etching equipment.

14)Cr膜パターン31.32がa−51膜パターン
41.42より大きく、またM膜パターン81.82が
a −3l膜パターン41.42を覆うようにすること
により、ダイオードのa −3i膜への光の入射が抑え
られ、テレビセットに組立てたとき光の入射によりダイ
オード部に光起電力が生ずることによるリークが抑えら
れ、鮮明な画像が得られる。
14) By making the Cr film pattern 31.32 larger than the a-51 film pattern 41.42 and the M film pattern 81.82 covering the a-3l film pattern 41.42, the a-3i film of the diode is When assembled into a television set, leakage caused by the generation of photovoltaic force in the diode due to the incidence of light is suppressed, and clear images can be obtained.

第4図(al〜(elは本発明の第二の実施例のアクテ
ィブマトリクス素子の製造工程を示し、第1図。
FIG. 4 (al to (el) shows the manufacturing process of the active matrix element of the second embodiment of the present invention; FIG.

第3図と共通の部分には同一の符号が付されている。図
aにおいてはガラス基板10の上にスパッタ法によりC
r成膜0を1000〜2000人、プラズマCVD法に
よりpin接合を有するa −5t膜40を約4000
人、さらにスパッタ法によりCrtI!50を1000
〜2000人の厚さにそれぞれ成膜して積層した9次に
第1図(blと同様にフォトリソグラフィ法を用い、C
r成膜0から硝酸第二セリウムアンモンと過塩素酸の混
合液によりパターン51 、52を、SFhとC,cl
llsの混合ガスを用いたドライエツチングでa −5
illi40からパターン41.42を形成した(図b
)、さらにフォトリングラフィ法によりレジストパター
ンを形成し、Cra 30を再び硝酸第二セリウムアン
モンと過塩素酸の混合液を用いてエツチングし、同寸法
のCr1llパターン51.52 、  a−51膜パ
ターン41.42より大きいcrll!2パターン31
.32を形成、その結果ダイオード11および12が構
成された (図c)a次の工程では、N1(3とSIH
*の混合ガスをプラズマ分解するプラズマCVD法によ
りSIN 1lfiを成膜し、フォトリソグラフィ法を
用いてCr1J31,51,32.52上にそれぞれ開
口部を有し、ダイオード11.12の側面を覆う5il
l IP!パターン61.62および63を形成した 
(図d)、この際パターン61は画素1!極面を覆うS
IN膜パターン65に連続している。エツチングはSF
h とCs CJ p sを用いたa−Silli40
のパターニングと同条件で行った0次いでスパッタ法を
用いてI T O11Kを1000〜3000人の厚さ
に成膜し、フォトリソグラフィ法を用い?ITo膜バタ
ー y23,24.25.26を形成した(図eL膜パ
ターン3は画素電極25につながってダイオード11を
画素電極に接続する配線となる。パターン24はダイオ
ード11のCr1131とダイオード12のCr成膜2
を接続する配線となる。パターン26は走査線を形成し
、ダイオード12のCr成膜2に接続される。
Components common to those in FIG. 3 are given the same reference numerals. In figure a, carbon is deposited on a glass substrate 10 by sputtering.
1,000 to 2,000 people to form r film 0, and about 4,000 people to form a-5t film 40 with pin junction by plasma CVD method.
CrtI! 50 to 1000
Figure 1 shows the nine layers formed and laminated to a thickness of ~2,000 layers.
From r film formation 0, patterns 51 and 52 are formed using a mixture of ceric ammonium nitrate and perchloric acid, and SFh, C, cl.
a-5 by dry etching using a mixed gas of lls.
Patterns 41 and 42 were formed from illi40 (Fig. b
), a resist pattern was further formed by photolithography, and Cra 30 was etched again using a mixture of ceric ammonium nitrate and perchloric acid to form Cr1ll patterns 51, 52 and a-51 film patterns of the same dimensions. crll greater than 41.42! 2 patterns 31
.. 32 was formed, resulting in the formation of diodes 11 and 12 (Figure c) a. In the next step, N1 (3 and SIH
A SIN 1lfi film is formed by a plasma CVD method that plasma decomposes the mixed gas of *, and a 5il film is formed using a photolithography method to form openings on Cr1J31, 51, and 32.52, respectively, and cover the sides of the diodes 11 and 12.
IP! Patterns 61, 62 and 63 were formed.
(Figure d), in this case, pattern 61 is pixel 1! S covering the polar surface
It is continuous with the IN film pattern 65. Etching is SF
a-Silli40 using h and Cs CJ p s
A film of ITO11K was formed to a thickness of 1,000 to 3,000 wafers using the zero sputtering method performed under the same patterning conditions as in the previous patterning, and then using the photolithography method. ITo film butter y23, 24, 25, 26 was formed (Figure eL film pattern 3 is connected to the pixel electrode 25 and becomes the wiring connecting the diode 11 to the pixel electrode. The pattern 24 is the Cr1131 of the diode 11 and the Cr of the diode 12. Film formation 2
This is the wiring that connects. The pattern 26 forms a scanning line and is connected to the Cr film 2 of the diode 12.

この実施例には次の利点がある。This embodiment has the following advantages.

(1)成膜層数がCr1li30.  a −3i[4
0,Cr1E150.SiN膜(パターン61,62.
63.65を形成)およびITOllA(パターン23
.24,25.26を形成)の5層となり、第一の実施
例よりもさらに暦数が1層減少する。
(1) The number of deposited layers is Cr1li30. a −3i[4
0, Cr1E150. SiN film (patterns 61, 62 .
63.65) and ITOllA (pattern 23
.. 24, 25, and 26), which further reduces the calendar number by one layer compared to the first embodiment.

(2)第一の実施例と同様CrのCCIaを用いたドラ
イエツチングが不要である。
(2) Similar to the first embodiment, dry etching using Cr CCIa is unnecessary.

(3)光を透過するSIN @のパターン62および6
5がガラス基板1の露出面を全面覆うことにより、ガラ
ス基板にソーダガラスを用いた場合でも5ift膜の被
覆を省略することができる。
(3) SIN @ patterns 62 and 6 that transmit light
By covering the entire exposed surface of the glass substrate 1 with 5, it is possible to omit coating with the 5ift film even when soda glass is used for the glass substrate.

141 Cr 181パターン31 、32をa−5t
膜パターン41.42より大きくすることにより、ガラ
ス基板lを通しての入射光がダイオードのa−3iwX
に入る効果が大きく抑制される。上面からの光入射につ
いては対向電極基板側にブラックマスクを形成すること
により対策でき、テレビセントに組立てたときの光入射
によるダイオードでの光起電力発生が抑えられ、鮮明な
画像が得られる。
141 Cr 181 pattern 31, 32 a-5t
By making the film pattern larger than 41 and 42, the incident light through the glass substrate l is
The effect of entering the system is greatly suppressed. The incidence of light from the top surface can be countered by forming a black mask on the counter electrode substrate side, which suppresses the generation of photovoltaic force in the diode due to the incidence of light when assembled into a TV center, resulting in a clear image.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、a −Si膜とCr両面電極からなる
ダイオードの3層を同一パターンにしないで基板側電極
のCr膜パターンを延長して大きくし、他のダイオード
あるいは走査線との接続に利用することにより、成膜層
数が減少し、またCr膜のドライエツチングを行わなく
てもすむため、エツチング装置が低価格となって、低コ
ストの液晶表示用アクティブマトリクス素子が得られた
According to the present invention, the three layers of the diode consisting of the a-Si film and the Cr double-sided electrodes are not made into the same pattern, but the Cr film pattern of the substrate side electrode is extended to make it larger, so that it can be connected to other diodes or scanning lines. By utilizing this method, the number of deposited layers can be reduced and dry etching of the Cr film can be omitted, resulting in a low-cost etching device and a low-cost active matrix element for liquid crystal display.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第一の実施例のアクティブマトリクス
素子の製造工程を順次示す断面図、第2図はアクティブ
マトリクス基板を用いた液晶表示装置の等価回路図、第
3図は従来のアクティブマトリクス素子の製造工程を順
次示す断面図、第4図は本発明の第二の実施例のアクテ
ィブマトリクス素子の製造工程を1111を次示す断面
図である。 10ニガラス基板、11.12jダイオード、20:I
TOIII、 23.24: I To配線、25:I
TO@素電極、26:ITO走査線、30.31.32
.50.51゜52:Cr膜、40.41.42=a−
sill!、81,82:kI配線、83:M走査線。 ど−)・。 代理人4rJX1− 山 口  厳、    ゛第1図 第2図 第3図
FIG. 1 is a cross-sectional view sequentially showing the manufacturing process of an active matrix element according to a first embodiment of the present invention, FIG. 2 is an equivalent circuit diagram of a liquid crystal display device using an active matrix substrate, and FIG. 3 is a conventional active matrix device. FIG. 4 is a sectional view sequentially showing the manufacturing process of a matrix element. FIG. 4 is a sectional view 1111 showing the manufacturing process of an active matrix element of the second embodiment of the present invention. 10:2 glass substrate, 11:12j diode, 20:I
TOIII, 23.24: I To wiring, 25: I
TO@Elementary electrode, 26: ITO scanning line, 30.31.32
.. 50.51°52: Cr film, 40.41.42=a-
Sill! , 81, 82: kI wiring, 83: M scanning line. Do-)・. Agent 4rJX1- Gen Yamaguchi, Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1)走査線とデータ線の間に逆並列接続のアモルファス
シリコンダイオードが液晶駆動用電極と直列接続される
ものにおいて、透明絶縁基板上に積層されるアモルファ
スシリコンダイオードがクロム膜、アモルファスシリコ
ン膜およびクロム膜からなり、基板より遠い側のクロム
膜およびアモルファスシリコン膜の下にあるクロム膜は
延長されて他のダイオードと接続のための配線および走
査線に接触していることを特徴とする液晶表示用アクテ
ィブマトリクス素子。
1) In a device in which amorphous silicon diodes connected in antiparallel between scanning lines and data lines are connected in series with liquid crystal driving electrodes, the amorphous silicon diodes stacked on a transparent insulating substrate are made of a chromium film, an amorphous silicon film, and a chromium film. for a liquid crystal display, characterized in that the chromium film on the side farther from the substrate and the chromium film below the amorphous silicon film are extended to contact wiring and scanning lines for connecting with other diodes. Active matrix element.
JP63051876A 1988-03-04 1988-03-04 Active matrix element for liquid crystal display Pending JPH01224725A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63051876A JPH01224725A (en) 1988-03-04 1988-03-04 Active matrix element for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63051876A JPH01224725A (en) 1988-03-04 1988-03-04 Active matrix element for liquid crystal display

Publications (1)

Publication Number Publication Date
JPH01224725A true JPH01224725A (en) 1989-09-07

Family

ID=12899083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63051876A Pending JPH01224725A (en) 1988-03-04 1988-03-04 Active matrix element for liquid crystal display

Country Status (1)

Country Link
JP (1) JPH01224725A (en)

Similar Documents

Publication Publication Date Title
US6300995B1 (en) Liquid crystal display device utilizing in-plane-switching system and having alignment film separating picture element electrode or counter electrode from liquid crystal layer
KR100800986B1 (en) Method of fabricating display device
CN100449388C (en) Liquid crystal display device and method for fabricating the same
US10651204B2 (en) Array substrate, its manufacturing method and display device
CN101825815A (en) TFT (Thin Film Transistor)-LCD (Liquid Crystal Display) array baseplate and manufacturing method thereof
JPH03209224A (en) Reflection type liquid crystal display device
US4820024A (en) Active matrix display
US20140175448A1 (en) Array substrate, manufacturing method thereof and display device
US9778512B2 (en) Array substrate having spacer, method for manufacturing the same, and display panel
US8647902B2 (en) Method of manufacturing array substrate for liquid crystal display device
WO2020147575A1 (en) Thin film transistor preparation method and display apparatus
US6521491B2 (en) Method for fabricating thin film transistor-liquid crystal display
JPH01224725A (en) Active matrix element for liquid crystal display
JPH06242311A (en) Color filter for liquid crystal display
CN103700666B (en) A kind of tft array substrate and display unit
CN102830531B (en) TFT (Thin Film Transistor) array substrate, manufacturing method and liquid crystal display device
JP4278745B2 (en) Manufacturing method of color liquid crystal panel
CN108922895A (en) A kind of dot structure and preparation method thereof, array substrate and TN type display panel
JPH01224726A (en) Production of active matrix element for liquid crystal display
JPH07134312A (en) Liquid crystal display device and its production
JP3283919B2 (en) Method for manufacturing thin film transistor
JPH0797191B2 (en) Active matrix cell and manufacturing method thereof
JPH021947A (en) Manufacture of thin film transistor
US20070138472A1 (en) Method for fabricating TFT array substrate
JPS61188968A (en) Thin film transistor