JPH01223495A - Display controller - Google Patents
Display controllerInfo
- Publication number
- JPH01223495A JPH01223495A JP63048718A JP4871888A JPH01223495A JP H01223495 A JPH01223495 A JP H01223495A JP 63048718 A JP63048718 A JP 63048718A JP 4871888 A JP4871888 A JP 4871888A JP H01223495 A JPH01223495 A JP H01223495A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display data
- data
- line
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は行単位で表示データを表示器へ送り表示する表
示制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a display control device that sends and displays display data to a display unit line by line.
（従来の技術）
第２図は従来の表示制御装置と表示器の構成を示してい
る。第２図において、２０は表示制御装置、２１は表示
データ出力回路であり行表示データシフトレジスタ３１
のデータ人力３２に出力し、２２は表示データシフトク
ロック発生器であり行表示データシフトレジスタ３１の
クロック入力３３に出力する。(Prior Art) FIG. 2 shows the configuration of a conventional display control device and display. In FIG. 2, 20 is a display control device, 21 is a display data output circuit, and a row display data shift register 31
22 is a display data shift clock generator and outputs it to a clock input 33 of the row display data shift register 31.
２３はフレーム信号発生回路であり行位置シフトレジス
タ３４のデータ入力３５に出力し、２４はパルス発生器
であり行位置シフトレジスタ３４のクロック入力３６に
出力している。３７は表示パネルであり行表示データシ
フトレジスタ３１と行位置シフトレジスタ３４の出力に
よって表示を行う。Reference numeral 23 denotes a frame signal generation circuit, which outputs the signal to the data input 35 of the row position shift register 34, and 24, a pulse generator, which outputs the signal to the clock input 36 of the row position shift register 34. A display panel 37 performs display based on the outputs of the row display data shift register 31 and the row position shift register 34.
次に上記従来例の動作について説明する。第２図におい
て、行表示データシフトレジスタ３１は表示データ出力
回路２１からの出力データを、表示データシフトクロッ
ク発生器２２からのクロック信号によりシフトし、−行
分の表示データを記憶する。Next, the operation of the above conventional example will be explained. In FIG. 2, the row display data shift register 31 shifts the output data from the display data output circuit 21 in accordance with the clock signal from the display data shift clock generator 22, and stores display data for -rows.
また、行位置シフトレジスタ３４はフレーム信号発生回
路２３から出力されるデータにより表示行位置を記憶し
、パルス発生器２４により表示行位置をシフトさせる０
表示パネル３７は行表示データシフトレジスタ３１と行
位置シフトレジスタ３４から出力されるデータにより一
行分の表示を行う。Further, the row position shift register 34 stores the display row position using data output from the frame signal generation circuit 23, and shifts the display row position using the pulse generator 24.
The display panel 37 displays one line based on the data output from the line display data shift register 31 and the line position shift register 34.
（発明が解決しようとする暉題）
しかしながら上記従来の構成では、例えば、奇数行と偶
数行が同じ表示データを表示する時、二度同じ表示デー
タを行表示データシフトレジスタに出力しなければなら
ず非効率的であった。(Problem to be Solved by the Invention) However, in the above conventional configuration, for example, when odd-numbered rows and even-numbered rows display the same display data, the same display data must be output twice to the row display data shift register. It was very inefficient.
本発明はこのような従来の問題点を解決するものであり
、同じ表示データを表示するとき、−度表示データを出
力すれば、次の行から同じ表示ができる表示制御装置を
提供することを目的とするものである。The present invention solves these conventional problems, and provides a display control device that can display the same display data from the next line by outputting -degree display data. This is the purpose.
（課題を解決するための手段）
本発明は上記目的を達成するために、表示制御装置は、
−度表示データを出力した後において、同じ表示データ
を表示する行については、行位置をシフトするためのパ
ルスのみを出力するパルス発生器を備えたものである。(Means for Solving the Problems) In order to achieve the above object, the present invention provides a display control device that:
After outputting the - degree display data, a pulse generator is provided that outputs only a pulse for shifting the row position for a row displaying the same display data.
（作 用）
したがって、本発明によれば複数の行に対し同じ行表示
データを用いて表示することができ、表示データ送出の
ための処理時間を短縮できるという効果を有する。(Function) Therefore, according to the present invention, a plurality of lines can be displayed using the same line display data, and the processing time for transmitting display data can be shortened.
（実施例）
第１図は本発明の一実施例における表示制御装置及び表
示器のブロック図を示すものである。第１図において、
１は表示制御装置、２は表示データ出力回路であり行表
示データシフトレジスタ１１のデータ人力１２に出力し
、３は表示データシフトクロック発生器であり行表示デ
ータシフトレジスタ１１のクロック入力１３に出力する
。４はフレーム信号発生器であり行位置シフトレジスタ
１４のデータ入力１５に出力し、５は複数パルス発生器
であり行位置シフトレジスタ１４のクロック入力１６に
出力する。１７は表示パネルであり、行表示データシフ
トレジスタ１１と行位置シフトレジスタ１４の出力によ
って表示を行う。(Embodiment) FIG. 1 shows a block diagram of a display control device and a display device in an embodiment of the present invention. In Figure 1,
1 is a display control device, 2 is a display data output circuit which outputs to the data input 12 of the row display data shift register 11, and 3 is a display data shift clock generator which outputs to the clock input 13 of the row display data shift register 11. do. 4 is a frame signal generator which outputs to the data input 15 of the row position shift register 14; 5 is a multiple pulse generator which outputs to the clock input 16 of the row position shift register 14. Reference numeral 17 denotes a display panel, which performs display based on the outputs of the row display data shift register 11 and the row position shift register 14.
次に上記実施例の動作について説明する。上記実施例に
おいて１行表示データシフトレジスタ１１は表示データ
出力回路２から出力されるデータを表示データシフトク
ロック発生器３から出力されるクロックによりシフトし
一行分の表示データを記憶する０行位置シフトレジスタ
１４はフレーム信号発生路４より信号が出力されること
により初期化され、第１行表示状態になる６表示パネル
１７は行表示レジスタ１１と行位置シフトレジスタ１４
から出力されるデータにより表示を行い、複数パルス発
生器５より出力されたパルスにより複数行、順次表示行
位置をシフトさせている。Next, the operation of the above embodiment will be explained. In the above embodiment, the 1-row display data shift register 11 shifts the data output from the display data output circuit 2 using the clock output from the display data shift clock generator 3, and stores one row of display data for 0-row position shift. The register 14 is initialized by a signal output from the frame signal generation path 4, and the display panel 17 enters the first row display state.
Display is performed using data output from the multiple pulse generator 5, and the display line position is sequentially shifted by multiple lines using pulses output from the multiple pulse generator 5.
上記のように本実施例によれば、複数の行を同じ行表示
データを用いることにより表示データ送出のための処理
時間を短縮できる。As described above, according to this embodiment, by using the same row display data for a plurality of rows, the processing time for transmitting display data can be shortened.
（発明の効果）
本発明は上記実施例より明らかなように、−度送出した
行表示データを同じ内容の表示データを表示する複数の
行の表示に用いることにより表示データ送出のための処
理時間を短縮できシステム全体の処理速度があがり性能
が向上する。(Effects of the Invention) As is clear from the above embodiments, the present invention reduces the processing time required for transmitting display data by using the row display data transmitted once to display a plurality of rows displaying display data of the same content. The processing speed of the entire system is increased and the performance is improved.
第１図は本発明の一実施例における表示制御装置と表示
器のブロック図、第２図は従来の表示制御装置と表示器
のブロック図である。
１．２０・・・表示制御装置、２．２１・・・表示デー
タ出力回路、３，２２・・・表示データシフトクロック
発生器、４ ・・・フレーム信号発生器、５・・・複数
パルス発生器、１０、３０・・・表示器、１１．３１・
・・行表示データシフトレジスタ、１２．１５．３２．
３５・・・データ入力、１３．１６．３３．３６・・・
クロック入力、１４，３４・・・行位置シフトレジスタ
、２３・・・フレーム信号発生回路、２４・・・パルス
発生器。
特許出願人 松下電器産業株式会社
第１図FIG. 1 is a block diagram of a display control device and a display device according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional display control device and display device. 1.20... Display control device, 2.21... Display data output circuit, 3, 22... Display data shift clock generator, 4... Frame signal generator, 5... Multiple pulse generation Instrument, 10, 30... Indicator, 11.31.
...Row display data shift register, 12.15.32.
35...Data input, 13.16.33.36...
Clock input, 14, 34... Row position shift register, 23... Frame signal generation circuit, 24... Pulse generator. Patent applicant Matsushita Electric Industrial Co., Ltd. Figure 1
Claims (1)
シフトするためのシフトクロック発生回路と、表示行位
置を指示するフレーム信号発生回路と、行位置シフト用
パルス発生回路とを備え、複数の行に同じ表示データを
表示することを特徴とする表示制御装置。It is equipped with an output circuit that outputs display data for one line, a shift clock generation circuit for shifting the data, a frame signal generation circuit that indicates the display line position, and a pulse generation circuit for shifting the line position. A display control device characterized by displaying the same display data in rows.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63048718A JPH01223495A (en) | 1988-03-03 | 1988-03-03 | Display controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63048718A JPH01223495A (en) | 1988-03-03 | 1988-03-03 | Display controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01223495A true JPH01223495A (en) | 1989-09-06 |
Family
ID=12811076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63048718A Pending JPH01223495A (en) | 1988-03-03 | 1988-03-03 | Display controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01223495A (en) |
-
1988
- 1988-03-03 JP JP63048718A patent/JPH01223495A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0176986B1 (en) | Data driver generating two sets of sampling signals for sequential-sampling mode and simultaneous-sampling mode | |
| JPS6235113B2 (en) | ||
| US20050237849A1 (en) | Semiconductor integrated circuit device | |
| JPH01223495A (en) | Display controller | |
| JP2788401B2 (en) | Display device | |
| JP2760670B2 (en) | Integrated circuit for driving display elements | |
| JP3776539B2 (en) | Device for generating drive signal for matrix display device | |
| JP3908797B2 (en) | LED display device | |
| JPH10503351A (en) | Image display device with line number conversion means | |
| JPH01239588A (en) | Display controller | |
| JPH0695067A (en) | Liquid crystal display device | |
| JPS60180338A (en) | Parallel serial converting system | |
| KR19980060002A (en) | Gate driver integrated circuit of liquid crystal display | |
| JPH0628423B2 (en) | Image display device | |
| JP3353130B2 (en) | Liquid crystal panel driving circuit and liquid crystal panel driving method | |
| JP2556464B2 (en) | Data display drive circuit | |
| JPH09281924A (en) | Drive device | |
| JPH0715691A (en) | Interlace display control circuit | |
| KR100200365B1 (en) | Prior art row drive ic combined ntsc/pal | |
| JPH05264597A (en) | Waveform display device | |
| JP2521651Y2 (en) | Display circuit of image display device | |
| JPS63236486A (en) | Interface circuit for video signal | |
| JPH0570157B2 (en) | ||
| JPH02307065A (en) | Waveform display device | |
| JPS6435490A (en) | Driving system for display device |