JPH01221696A - Binary timepiece - Google Patents

Binary timepiece

Info

Publication number
JPH01221696A
JPH01221696A JP1008584A JP858489A JPH01221696A JP H01221696 A JPH01221696 A JP H01221696A JP 1008584 A JP1008584 A JP 1008584A JP 858489 A JP858489 A JP 858489A JP H01221696 A JPH01221696 A JP H01221696A
Authority
JP
Japan
Prior art keywords
binary
display
segment
type
timepiece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1008584A
Other languages
Japanese (ja)
Inventor
Rinda Rene
レネ リンダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PACIFIC FUARUKON KK
Original Assignee
PACIFIC FUARUKON KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PACIFIC FUARUKON KK filed Critical PACIFIC FUARUKON KK
Publication of JPH01221696A publication Critical patent/JPH01221696A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G9/00Visual time or date indication means
    • G04G9/08Visual time or date indication means by building-up characters using a combination of indicating elements, e.g. by using multiplexing techniques
    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G9/00Visual time or date indication means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)

Abstract

PURPOSE:To manufacture the timepiece which displays a binary time by providing display areas for displaying hours, minutes, and seconds, and providing segments for representing bits of each display area binary display. CONSTITUTION:This timepiece is equipped with the three areas I, II, and III for displaying hours of 0-12 and minutes and seconds of 0-59, and the respec tive areas have segments 1. Each segment 1 has three display elements such as light emitting diodes 2 and 3, the small diode 3 is positioned in the center of the segment 1, and the diode 2 is at the end of the segment 1; and each segment represents one bit. Six parts of the area II and III correspond to 2<0>-2<5> and the diode 3 become brighter as the number of displays increases. The diode 2 indicates 1 when its belonging segment 1 illuminates or 0 in other cases, so the area III displays 28sec because 0X2<0>+0X2<1>+1X2<2>+1X2<3>+ 1X2<4>+0X2<5>=28 from the left of the segment 1.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はバイナリ時計、特に電子時刻計測手段を備える
バイナリ時計に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a binary timepiece, and particularly to a binary timepiece equipped with electronic time measuring means.

[従来の技術] 電子時計や時刻の表示装置は良く知られているが、これ
らの時計では時刻の表示はデジタル方式あるいはステッ
プ・モータにより制御される針を使用するアナログ方式
で行われていた。
[Prior Art] Electronic clocks and time display devices are well known, but in these clocks the time is displayed in a digital manner or in an analog manner using hands controlled by a step motor.

[発明が解決しようとする課題] 本発明の目的は、バイナリ時刻表示の時計を提供するこ
とにある。
[Problems to be Solved by the Invention] An object of the present invention is to provide a clock with a binary time display.

[課題を解決するための手段及び作用]この課題を解決
するために、本発明のバイナリ時計は、電子時刻計測手
段と、該電子時刻計測手段が制御する少なくとも1つの
バイナリ時刻表示手段とを備える。
[Means and effects for solving the problem] In order to solve this problem, the binary timepiece of the present invention includes an electronic time measurement means and at least one binary time display means controlled by the electronic time measurement means. .

前記バイナリ時刻表示手段は、時と分と秒との異なる時
刻パラメータをそれぞれ表示する表示領域を備える。
The binary time display means includes display areas for displaying different time parameters such as hours, minutes, and seconds.

前記各表示領域はバイナリ表示のビットを表わすセグメ
ントを備え、前記各セグメントは、値“0”か“l“及
び各セグメントの重み2′1を表示する表示要素を持つ
Each said display area comprises a segment representing a bit of a binary representation, each said segment having a display element representing the value "0" or "l" and the weight 2'1 of each segment.

前記表示要素は電気機械型1発光ダイオード(LED)
型、液晶ダイオード(LCD)型。
The display element is an electromechanical type 1 light emitting diode (LED).
type, liquid crystal diode (LCD) type.

ネオン型、真空蛍光型、レーザ型、ブラウン管型あるい
は白熱光型である。
They are neon type, vacuum fluorescent type, laser type, cathode ray tube type, and incandescent type.

前記表示要素は発光ダイオードであり、前記セグメント
の大きさに光を発散する光学手段を備える。
The display element is a light emitting diode and comprises optical means for emitting light in the size of the segment.

前記電子時刻計測手段は、水晶発振器と周波数分周器と
表示されるビット度数順序を反転させるスイッチと表示
の要素の活性化を制御する論理回路とを備える。
The electronic time measuring means comprises a crystal oscillator, a frequency divider, a switch for reversing the order of bit frequencies to be displayed, and a logic circuit for controlling the activation of the elements of the display.

更に、少なくとも1つのデジタルあるいはアナログ時刻
表示を、バイナリ表示と一体にあるいは別個に備える。
Furthermore, at least one digital or analog time display is provided, either integrally with the binary display or separately.

前記デジタルあるいはアナログ表示は選択可能である。The digital or analog display is selectable.

前記バイナリ表示は、AM/PMをも表示する。The binary display also displays AM/PM.

本バイナリ時計は、懐中時計、腕時計、目覚し時計等の
時刻表示装置に適用される。
This binary clock is applied to time display devices such as pocket watches, wristwatches, and alarm clocks.

すなわち、この時計は、例えば掛は時計として学校ある
いは大学等のような他の教育施設において使用され、生
徒や学生にバイナリ数基を教えるようにデザインされて
いる。
That is, the clock is designed to be used, for example, as a wall clock in schools or other educational institutions, such as universities, to teach binary numbers to students.

本発明の変形例として、バイナリ度数の読みの訓練を完
全にするために、重みや属性である2のベキ乗のビット
度数順序を逆にしてもよい。
As a variation of the invention, the bit frequency order of the powers of two, which are weights and attributes, may be reversed in order to fully train the reading of binary frequencies.

更に、訓練を促進し短縮するためには、本時計は尚時に
デジタル方式(アラビア数字の表示)やアナログ方式(
針での表示)による時刻表示も可能である。
Furthermore, in order to facilitate and shorten the training, this watch can also be used in digital format (Arabic numeral display) or analog format (display with Arabic numerals).
It is also possible to display the time using a hand display.

[実施例] 添付図面に従って、本実施例のバイナリ時計を詳細に説
明する。
[Example] A binary clock of this example will be described in detail according to the accompanying drawings.

第1図はそれぞれ“0”から“12“までの時と“0”
から“59”までの分と秒とを表示する3つの領域I、
II、mを備える表示の一例である。もちろん、必要で
あれば“0”から“24“までの時を表示することも出
来る。
Figure 1 shows times from “0” to “12” and “0” respectively.
three areas I for displaying minutes and seconds from to "59";
This is an example of a display including II and m. Of course, hours from "0" to "24" can be displayed if necessary.

各領域はセグメント1を備え、各セグメント1は例えば
発光ダイオード(LED)2と3のような3つの表示要
素を持っている。小さなダイオード3は各セグメント1
の中央に位置し、大きなダイオード2は各セグメント1
の端に位置している。良く知られているように、バイナ
リ数基では数は値“0″あるいは“l”のビット列から
成り、各ビットには2のベキ乗が組合わされる。
Each region comprises a segment 1, each segment 1 having three display elements, e.g. light emitting diodes (LEDs) 2 and 3. Small diode 3 in each segment 1
large diode 2 is located in the center of each segment 1
It is located at the edge of As is well known, in a binary number system, a number consists of a string of bits with the value "0" or "l", each bit associated with a power of two.

一般に、最小ビット2°は数の右端に位置し、最大ビッ
ト2″は左端に位置している。
Generally, the smallest bit 2° is located at the right end of the number and the largest bit 2'' is located at the left end.

第1図に示す表示では、各セグメント1が1ビツトを意
味し、領域■、■の6つの部分は右から左にそれぞれ2
° 2+、2*、2s。
In the display shown in Figure 1, each segment 1 means 1 bit, and the six areas ■ and ■ are each 2 bits from right to left.
° 2+, 2*, 2s.

24.26を意味している。これら2のベキ乗や重みは
、表示数が“0“と“12”との間又は“0″と“59
”との間で増加するにつれて明るくなる発光ダイオード
3によって表示される。
It means 24.26. These powers of 2 and weights are determined when the display number is between “0” and “12” or between “0” and “59”.
” is displayed by a light emitting diode 3 that becomes brighter as it increases between ” and ”.

発光ダイオード2はそれが属しているセグメントlが光
っているならばビット値“1”、光っていないならばビ
ット値“0”を意味するように発光する0例えば第3図
に示す例では、領域mは次のようなバイナリ数基により
計算される数“28”を示している。
For example, in the example shown in FIG. Area m indicates the number "28" calculated using the following binary number base.

セグメント1を右から左に取ると、 0×2°+ox 2’+lX 2”+l X 2’÷I
X 2’+OX 2’=0+O+4+8+16+0=2
8 それ故に、領域■は28秒を表示している。
Taking segment 1 from right to left, 0×2°+ox 2'+lX 2"+l X 2'÷I
X 2'+OX 2'=0+O+4+8+16+0=2
8 Therefore, area ■ is displaying 28 seconds.

右から数えて第3.第4.第5セグメントのダイオード
2のみが発光している。領域■の最も左の最後のセグメ
ント(第6セグメント)は、重み2’ =32のビット
に対応し、この数にまだ到達していないという事実によ
り、どのダイオードも発光していない。
Number 3 counting from the right. 4th. Only the diode 2 of the fifth segment is emitting light. The leftmost last segment (sixth segment) of region (2) corresponds to the bit with weight 2' = 32, and due to the fact that this number has not yet been reached, none of the diodes are emitting light.

第2図は発光ダイオードを使用したバイナリ表示器の一
実施例を示している0本表示器は上部ガラス板4と、そ
の下のセグメント1の形状のプラスティック製ガラス5
と、ダイオード2と3を支持し基盤を形成するプラステ
ィック板6とから成っている。通路7がガラス板4の下
面の中央のダイオード3からの光を伝えるために、プラ
スティック製ガラスS内に用意されている。
Figure 2 shows an embodiment of a binary display using light emitting diodes.
and a plastic plate 6 which supports the diodes 2 and 3 and forms a base. A channel 7 is provided in the plastic glass S for transmitting the light from the central diode 3 on the underside of the glass plate 4.

球面腔8が、プラスティック製ガラス5内にダイオード
2を覆う大きさで設けられている。もしプラスティック
製ガラス5が乳白状、すなわち完全に透明でない場合は
、上記配置によりダイオード2からの光がプラスチック
製ガラス5を通して発散し、第1図のセグメント1を形
成するように縦に広がるようになる。それ故、各セグメ
ント1はそれが含むダイオード2が発光した時に、視覚
には一撃の光と感じる。
A spherical cavity 8 is provided in the plastic glass 5 and is sized to cover the diode 2. If the plastic glass 5 is opalescent, i.e. not completely transparent, the above arrangement allows the light from the diode 2 to diverge through the plastic glass 5 and spread vertically to form segment 1 in FIG. Become. Therefore, each segment 1 is visually perceived as a shot of light when the diode 2 it contains emits light.

第1図と第2図に示した表示の配置はいずれにしても限
定されるものではなく、バイナリ数の表示を可能にする
他のどんな配置をも本発明は含むものである。更に、表
示は電気機械、LED、LDC,ネオン、CRT、レー
ザ、白熱光あるいは真空蛍光のような多くの異なる表示
技術により提供されて良い。
The arrangement of the display shown in FIGS. 1 and 2 is not limited in any way, but the invention includes any other arrangement which allows the display of binary numbers. Furthermore, the display may be provided by many different display technologies such as electromechanical, LED, LDC, neon, CRT, laser, incandescent or vacuum fluorescent.

第3図は時計の電子システムの非常に簡単なブロック図
を示している。これは周波数分周器10を制御する石英
発振器9を備えている。
FIG. 3 shows a very simple block diagram of the electronic system of the watch. It comprises a quartz oscillator 9 controlling a frequency divider 10.

デコード回路11はデジタル時刻表示器12に必要な信
号を伝える。このデジタル表示器12はバイナリ度数に
意味を与えるためにあり、スイッチ13により駆動した
り止めたりすることが出来て、バイナリ表示と一体化、
あるいは別に据えられるよう設計されている。同様に、
針を持ったアナログ表示器14とスイッチ16を通して
制御回路15で制御されるステップ・モータとがバイナ
リ表示器と一体化、あるいは別に据えられてもよい。ア
ナログ表示器14はデジタル表示器12と同じ目的のた
め用意されている。
The decoding circuit 11 transmits the necessary signals to the digital time display 12. This digital display 12 is provided to give meaning to the binary degree, and can be activated or stopped by a switch 13, and is integrated with the binary display.
Or it is designed to be installed separately. Similarly,
An analog display 14 with a needle and a stepper motor controlled by a control circuit 15 through a switch 16 may be integrated with the binary display or may be mounted separately. Analog display 14 is provided for the same purpose as digital display 12.

複合スイッチ17は上述したように、バイナリ表示のビ
ット度数順序を反転するために用意されている。第3図
に示すスイッチ17は領域■のビットの度数順序の反転
を可能にしている。図示された位置では、最小ビット2
°が論理回路1日の右端人力fに引き渡され、最大ビッ
ト2sは論理回路18の左端人力aに渡されている。こ
の場合、表示数“28”は2°と25との間を右から左
へ増加するビットの重みで読むことが出来る。
The compound switch 17 is provided, as described above, to invert the bit frequency order of the binary representation. The switch 17 shown in FIG. 3 makes it possible to invert the order of the bits in area (2). In the position shown, the minimum bit 2
° is delivered to the rightmost human power f of the logic circuit 1, and the maximum bit 2s is delivered to the leftmost human power a of the logic circuit 18. In this case, the displayed number "28" can be read with bit weights increasing from right to left between 2 degrees and 25.

2’  2’  232”  2’  2° 重み01
1100  表示ビット そして、表示数“28“は(右から左へ)次の計算によ
り得られる。
2'2'232"2' 2° Weight 01
1100 display bits and the display number "28" is obtained by the following calculation (from right to left):

0×2°+OX 2’+lx 2”+I X 23+I
 X 2’+OX 2’=040+4+8+16+0=
28 この例は第3図に示された数“28”の表示に対応して
いる。論理回路18の入力fとeのビット2°と21は
値が“O”で、対応するセグメントのダイオード2はオ
フとなっている。入力d。
0×2°+OX 2'+lx 2"+I X 23+I
X 2'+OX 2'=040+4+8+16+0=
28 This example corresponds to the display of the number "28" shown in FIG. Bits 2° and 21 of inputs f and e of logic circuit 18 have values "O", and diode 2 of the corresponding segment is off. Input d.

c、bのビット2”、2’、2’は値が“1”で対応す
るセグメントのダイオード2は明るくなっている。最後
にビット2sは値が“0”でまだこの数に到達していな
いので、この左端の部分のダイオード2と3はオフとな
っていて、表示数(本例では28)が2” =32より
小さいことを示している。
Bits 2", 2', 2' of c and b have the value "1" and diode 2 of the corresponding segment is bright. Finally, bit 2s has the value "0" and has not yet reached this number. Therefore, diodes 2 and 3 at the leftmost portion are off, indicating that the displayed number (28 in this example) is smaller than 2'' = 32.

スイッチ17を他方へ動かすと、ビット度数順序は逆と
なり、最小ビットは論理回路18の入力aに伝達され、
最大ビットは論理回路18の入力fに伝達される。この
場合は、表示数“28”は2°と25の間で左から右へ
増加するビットの重みで読まれる。
When switch 17 is moved to the other side, the bit frequency order is reversed and the smallest bit is transmitted to input a of logic circuit 18,
The largest bit is transmitted to input f of logic circuit 18. In this case, the display number "28" is read with bit weights increasing from left to right between 2° and 25.

2° 21 22 23 24 28  重み0011
10  表示ビット そして、表示数“28”は(左から右へ)次の計算で得
られる。
2° 21 22 23 24 28 Weight 0011
10 display bitsThe display number “28” is then obtained (from left to right) by the following calculation.

OX2°+OX 2’+1x 2”+1x 2’+IX
 2’+Ox 2″=04044+8+16+0=28 上述したように、このビット度数順序の反転を提案する
目的は、バイナリ度数の訓練を完全にし、考え方を拡張
するためである。論理回路18はバイナリ表示を制御し
、考慮されるべきビットを示すダイオード3を制御する
ような異なる機能を提供する。
OX2°+OX 2'+1x 2"+1x 2'+IX
2'+Ox 2''=04044+8+16+0=28 As mentioned above, the purpose of proposing this reversal of the bit frequency order is to complete the training and expand the idea of binary frequencies.The logic circuit 18 controls the binary representation. and provides different functions such as controlling the diode 3 which indicates the bit to be considered.

本発明は表示中の重みとビットの値“0”と“1”とを
表示するためのどんな他の表示要素の組み合わせをも含
んでいる。更に、第3図に示された電子手段は必要なら
ば複数のバイナリ表示19とデジタル表示12あるいは
アナログ表示14を制御するのに使用することも出来る
The present invention includes any other combination of display elements for displaying weights and bit values "0" and "1" during display. Furthermore, the electronic means shown in FIG. 3 can also be used to control a plurality of binary displays 19 and digital displays 12 or analog displays 14 if desired.

第4図はビット度数順序が反転しない例の更に詳細なブ
ロック図を示している。回路20は主周波数と同期する
矩形パルスも発生する発生回路である。前記パルス信号
は周波数分周器21に伝達され、主周波数が50Hzか
60Hzかに対応して50あるいは60で周波数を分周
する。
FIG. 4 shows a more detailed block diagram of an example in which the bit frequency order is not reversed. The circuit 20 is a generating circuit that also generates rectangular pulses that are synchronized with the main frequency. The pulse signal is transmitted to a frequency divider 21, which divides the frequency by 50 or 60 depending on whether the main frequency is 50 Hz or 60 Hz.

分周器21は、周波数IHzの信号を秒を表示するバイ
ナリ表示19のセグメント(第1図の領域■)を制御す
る回路22に伝達する。回路22は1分毎のパルスを分
を表示するセグメント(第1図の領域■)を制御する回
路23に伝達する。
The frequency divider 21 transmits a signal with a frequency of IHz to a circuit 22 which controls a segment of the binary display 19 (region 2 in FIG. 1) for displaying seconds. The circuit 22 transmits minute pulses to a circuit 23 which controls the minute display segment (area 2 in FIG. 1).

回路23は回路24に接続し、時を表示するセグメント
(第1図の領域工)を制御し、回路24はAM/PMの
表示を制御する回路25に接続している。
The circuit 23 is connected to a circuit 24 which controls the hour display segment (region section in FIG. 1), and the circuit 24 is connected to a circuit 25 which controls the AM/PM display.

デジタル表示のために、バイナリ表示器19の分と時と
を制御する情報はデイジット選択器27により制御され
るデイジット・マルチプレクサ26に伝達され、デイジ
ット選択器27はタイムベース発生器28により制御さ
れる0発生器28の信号はデイジット選択器27のため
のクロック・パルスである。マルチプレクサ26は選択
されたデイジットと表示される時間(分と時)を知らさ
れる。これら2つの情報の項目は表示するデイジットを
決定するのに必要であり、コード化回路29に伝達され
、デジタル表示器30のセグメントの正確な制御をする
。新しいデイジットが各クロック・パルス毎に形成され
、周期は表示器30のどんな飛びをも無くすため充分早
い。
For digital display, the information controlling the minutes and hours of the binary display 19 is transmitted to a digit multiplexer 26 controlled by a digit selector 27, which is controlled by a timebase generator 28. The signal of 0 generator 28 is the clock pulse for digit selector 27. Multiplexer 26 is informed of the selected digit and the time (minutes and hours) to be displayed. These two items of information are necessary to determine the digits to display and are transmitted to the encoding circuit 29 for accurate control of the segments of the digital display 30. A new digit is formed on each clock pulse, and the period is fast enough to eliminate any jumps in the display 30.

本実施例のバイナリ時計は、掛は時計に適用されるばか
りでなく、懐中時計や腕時計や目覚まし時計等のどんな
時刻の表示装置にも適用出来るものである。
The binary clock of this embodiment can be applied not only to a clock, but also to any time display device such as a pocket watch, wristwatch, or alarm clock.

[発明の効果] 本発明により、バイナリ時刻表示の時計を提供できる。[Effect of the invention] According to the present invention, a clock with a binary time display can be provided.

本バイナリ時計は、懐中時計、腕時計、目覚し時計等の
時刻表示装置に適用される。この時計は、例えば掛は時
計として学校あるいは大学等のような他の教育施設にお
いて使用され、生徒や学生にバイナリ数基を教えるよう
にデザインされている。
This binary clock is applied to time display devices such as pocket watches, wristwatches, and alarm clocks. This clock is designed to be used, for example, as a wall clock in schools or other educational institutions, such as universities, to teach binary numbers to students.

本発明の変形例として、バイナリ度数の読みの訓練を完
全にするために重みや属性である2のベキ乗のビット度
数順序を逆にしてもよい。
As a modification of the present invention, the order of the bit frequencies of powers of two, which are weights and attributes, may be reversed in order to fully train the reading of binary frequencies.

更に、訓練を促進し短縮するためには、本時計は同時に
デジタル方式(アラビア数字の表示)やアナログ方式(
針での表示)による時刻表示も可能である。
Furthermore, in order to facilitate and shorten the training, this watch can simultaneously display digital (Arabic numerals) and analog (
It is also possible to display the time using a hand display.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本実施例のバイナリ時計の表示の配置の一例を
示す図、 第2図は本実施例のバイナリ時計の表示部の構成原理を
示す図、 第3図は度数方向の反転のあるバイナリ時計の電子シス
テムの非常に簡単なブロック図、第4図は度数順序の反
転のない他の実施例のブロック図である。 図中、■・・・時表示領域、II・・・分表示領域、■
・・・秒表示領域、1・・・セグメント、2.3・・・
発光ダイオード、9・・・石英発振器、10・・・周波
数分周器、11・・・デコード回路、12・・・デジタ
ル時刻表示器、13・・・スイッチ、14・・・アナロ
グ表示器、15・・・制御回路、16・・・スイッチ、
17・・・複合スイッチ、1 B−・・論理回路、19
−・・バイナリ表示器、20・・・パルス発生回路、2
1・・・周波数分周器、22・・・秒制御回路、23・
・・分制御回路、24・・・時制御回路、25・−AM
/PM制御回路、26・・・マルチプレクサ、27・・
・デイジット選択器、28−・・タイムベース発生器、
29・・・コード化回路、30・・・デジタル表示器で
ある。 第1図 jI2図
Fig. 1 is a diagram showing an example of the display arrangement of the binary clock of this embodiment, Fig. 2 is a diagram showing the principle of construction of the display section of the binary clock of this embodiment, and Fig. 3 is a diagram showing an example of the display arrangement of the binary clock of this embodiment. A very simple block diagram of the electronic system of a binary clock, FIG. 4 is a block diagram of an alternative embodiment without reversal of the order of degrees. In the figure, ■... Hour display area, II... Minute display area, ■
...second display area, 1...segment, 2.3...
Light emitting diode, 9... Quartz oscillator, 10... Frequency divider, 11... Decoding circuit, 12... Digital time display, 13... Switch, 14... Analog display, 15 ...control circuit, 16...switch,
17...Composite switch, 1 B-...Logic circuit, 19
-...Binary display, 20...Pulse generation circuit, 2
1... Frequency divider, 22... Second control circuit, 23.
...Minute control circuit, 24...Hour control circuit, 25.-AM
/PM control circuit, 26... multiplexer, 27...
・Digit selector, 28-... time base generator,
29... Encoding circuit, 30... Digital display. Figure 1j Figure 2

Claims (10)

【特許請求の範囲】[Claims] (1)電子時刻計測手段と、 該電子時刻計測手段が制御する少なくとも1つのバイナ
リ時刻表示手段とを備えることを特徴とするバイナリ時
計。
(1) A binary timepiece comprising: electronic time measurement means; and at least one binary time display means controlled by the electronic time measurement means.
(2)前記バイナリ時刻表示手段は、時と分と秒との異
なる時刻パラメータをそれぞれ表示する表示領域を備え
ることを特徴とする請求項1記載のバイナリ時計。
(2) The binary timepiece according to claim 1, wherein the binary time display means includes display areas for respectively displaying different time parameters of hours, minutes, and seconds.
(3)前記各表示領域はバイナリ表示のビットを表わす
セグメントを備え、 前記各セグメントは、値“0”か“1”及び各セグメン
トの重み2^nを表示する表示要素を持つことを特徴と
する請求項2記載のバイナリ時計。
(3) Each of the display areas has a segment representing a bit in binary representation, and each of the segments has a display element that displays a value of "0" or "1" and a weight 2^n of each segment. The binary clock according to claim 2.
(4)前記表示要素は電気機械型、発光ダイオード(L
ED)型、液晶ダイオード(LCD)型、ネオン型、真
空蛍光型、レーザ型、ブラウン管型あるいは白熱光型で
あることを特徴とする請求項1乃至3の1つに記載のバ
イナリ時計。
(4) The display element is an electromechanical type, a light emitting diode (L
4. The binary timepiece according to claim 1, wherein the binary timepiece is of an ED type, a liquid crystal diode (LCD) type, a neon type, a vacuum fluorescent type, a laser type, a cathode ray tube type, or an incandescent type.
(5)前記表示要素は発光ダイオードであり、前記セグ
メントの大きさに光を発散する光学手段を備えることを
特徴とする請求項3又は4記載のバイナリ時計。
(5) A binary timepiece according to claim 3 or 4, characterized in that said display element is a light emitting diode and comprises optical means for emitting light to the size of said segment.
(6)前記電子時刻計測手段は、水晶発振器と周波数分
周器と、表示されるビット度数順序を反転させるスイッ
チと、表示の要素の活性化を制御する論理回路とを備え
ることを特徴とする請求項1記載のバイナリ時計。
(6) The electronic time measuring means is characterized by comprising a crystal oscillator, a frequency divider, a switch for reversing the order of displayed bit frequencies, and a logic circuit for controlling activation of display elements. The binary clock according to claim 1.
(7)更に、少なくとも1つのデジタルあるいはアナロ
グ時刻表示を、バイナリ表示と一体にあるいは別個に備
えることを特徴とする請求項1記載のバイナリ時計。
(7) The binary timepiece according to claim 1, further comprising at least one digital or analog time display, either integrally or separately from the binary display.
(8)前記デジタルあるいはアナログ表示は選択可能で
あることを特徴とする請求項7記載のバイナリ時計。
(8) The binary timepiece according to claim 7, wherein the digital or analog display is selectable.
(9)前記バイナリ表示は、AM/PMをも表示するこ
とを特徴とする請求項1記載のバイナリ時計。
(9) The binary clock according to claim 1, wherein the binary display also displays AM/PM.
(10)懐中時計、腕時計、目覚し時計等の時刻表示装
置に適用されることを特徴とする請求項1記載のバイナ
リ時計。
(10) The binary timepiece according to claim 1, which is applied to a time display device such as a pocket watch, wristwatch, or alarm clock.
JP1008584A 1988-01-19 1989-01-19 Binary timepiece Pending JPH01221696A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH17888 1988-01-19
CH00178/88-3 1988-01-19

Publications (1)

Publication Number Publication Date
JPH01221696A true JPH01221696A (en) 1989-09-05

Family

ID=4181040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1008584A Pending JPH01221696A (en) 1988-01-19 1989-01-19 Binary timepiece

Country Status (3)

Country Link
EP (1) EP0327787A1 (en)
JP (1) JPH01221696A (en)
KR (1) KR890012205A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544268A (en) * 2005-06-23 2008-12-04 タグ・ホイヤー・ソシエテ・アノニム Digital or alphanumeric symbol display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10003980A1 (en) * 2000-01-29 2001-08-09 Stefan Rautenhaus Digital display for time and or date in which the data are displayed using binary, octal or hexidecimal numbering systems to reduce the number of line segments necessary to display the time and date
DE102004058245A1 (en) * 2004-12-02 2006-06-08 Städtler, Marc-Michael, Dipl.-Ing. Analog / digital time indicator
CN110579958A (en) * 2019-07-17 2019-12-17 上海应用技术大学 binary time display body

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750384A (en) * 1971-08-13 1973-08-07 A Miller Electric chronometer with binary readout
JPS4942292A (en) * 1972-08-23 1974-04-20
JPS5489772A (en) * 1977-12-27 1979-07-17 Casio Comput Co Ltd Display device
JPS59112274A (en) * 1982-12-18 1984-06-28 Akihiro Itou Electronic timepiece with analog and digital time display

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3284715A (en) * 1963-12-23 1966-11-08 Rca Corp Electronic clock
US3841082A (en) * 1972-01-13 1974-10-15 H Jones Binary clock
DE2736358C2 (en) * 1977-08-12 1985-06-05 Blaupunkt-Werke Gmbh, 3200 Hildesheim Display unit
JPS58151579A (en) * 1982-03-04 1983-09-08 Sanyo Electric Co Ltd Electronic sandglass
US4702615A (en) * 1986-12-24 1987-10-27 Karel Havel Analog display timepiece
DE3775196D1 (en) * 1987-01-08 1992-01-23 Murry Alexander Norman VIEW BINARY.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750384A (en) * 1971-08-13 1973-08-07 A Miller Electric chronometer with binary readout
JPS4942292A (en) * 1972-08-23 1974-04-20
JPS5489772A (en) * 1977-12-27 1979-07-17 Casio Comput Co Ltd Display device
JPS59112274A (en) * 1982-12-18 1984-06-28 Akihiro Itou Electronic timepiece with analog and digital time display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544268A (en) * 2005-06-23 2008-12-04 タグ・ホイヤー・ソシエテ・アノニム Digital or alphanumeric symbol display device
JP4808776B2 (en) * 2005-06-23 2011-11-02 エルブイエムエイチ・スイス・マニュファクチャーズ・ソシエテ・アノニム Digital or alphanumeric symbol display device

Also Published As

Publication number Publication date
KR890012205A (en) 1989-08-25
EP0327787A1 (en) 1989-08-16

Similar Documents

Publication Publication Date Title
US4130987A (en) Timepiece
US3822547A (en) Digital wrist watch having timer function
US4041692A (en) Electronic clock having time indicating light display
US3485033A (en) Electronic timepiece having light beam adjustment means
US4920524A (en) Multimode digital timepiece
US3834153A (en) Electronic timepiece with a multi-timer
US3959963A (en) Solid-state display for time-piece
TW366630B (en) Message indicating unit and its control method
US3760584A (en) Integrated circuit solid state watch
US4185283A (en) Multiple character word indication system employing sequential sensible indicia
US4370068A (en) Hour and minute display for a chronometer
US3541779A (en) Electronic timepiece
US3969886A (en) Digital electronic watch for displaying both time and the time remaining within a preselected time period
US3756013A (en) Solid state watch
US3721084A (en) Solid state watch incorporating large-scale integrated circuits
US3839856A (en) Solid state watch with calendar display
JPH01221696A (en) Binary timepiece
US4272836A (en) Alarm timepiece
US5497358A (en) Analogue display timepiece exhibiting at least one universal time display mode
US4081953A (en) Hybrid horological display using space modulation
US4322830A (en) Electronic timepiece having an alarm unit
CA1072748A (en) Electronic timepiece with time shared selection of alarm memories
CH636242B (en) WATCH PART SIMULTANEOUSLY DISPLAYING HOURS, MINUTES AND SECONDS IN ANALOGUE MODE.
GB2047442A (en) Electronic timepiece
JPS625313B2 (en)