JPH01219943A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH01219943A JPH01219943A JP4618888A JP4618888A JPH01219943A JP H01219943 A JPH01219943 A JP H01219943A JP 4618888 A JP4618888 A JP 4618888A JP 4618888 A JP4618888 A JP 4618888A JP H01219943 A JPH01219943 A JP H01219943A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- signal
- size
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 11
- 238000004513 sizing Methods 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、異なるポートサイズを持つ複数のバススレー
ブとの間でデータの転送が可能なバスマスタを持つ情報
処理装置に関するものである。
ブとの間でデータの転送が可能なバスマスタを持つ情報
処理装置に関するものである。
従来の技術
従来の情報処理装置としては、例えば特表昭６１−６０
２５６５号公報に示されている。
２５６５号公報に示されている。
第５図はこの従来の情報処理装置の構成図を示すもので
あυ、１３ｏはバスマスタ、１４０ｉｄバススレーブ、
１３１はデータバス、１３２［アドレスバス、１３３は
、アドレスストローフ信号、１３４はデータストローブ
信号、１３６はリード／ライト信号、１３６，１３７は
、データ運送要求サイズ、１４１，１４２はアクセスさ
れたバススレーブよシ返され、データ転送要求に対する
肯定応答と、バススレーブの持つポートのサイズを伝え
るだめのアクノリッジ信号である。
あυ、１３ｏはバスマスタ、１４０ｉｄバススレーブ、
１３１はデータバス、１３２［アドレスバス、１３３は
、アドレスストローフ信号、１３４はデータストローブ
信号、１３６はリード／ライト信号、１３６，１３７は
、データ運送要求サイズ、１４１，１４２はアクセスさ
れたバススレーブよシ返され、データ転送要求に対する
肯定応答と、バススレーブの持つポートのサイズを伝え
るだめのアクノリッジ信号である。
以上のように構成された従来の情報処理装置においてハ
、バスマスタ１３０がバススレーブ１４０との間でデー
タ転送を行なう場合、まずアクセスするアドレスがアド
レスバス１３２により出力されるとともに、アドレスス
トローブ信号１３３、データストローブ１３４、データ
の転送方向を示すリード／ライト信号１３６およびデー
タのサイズを示すサイズ信号１３６ 、１３７が出力さ
れ、データ転送サイクルが起動される。書込みサイクル
の場合は、データバス１３１上へデータカバスマスタ１
３０によシ出力される。このときデータは、バススレー
ブがいずれのサイズのポートを持つ場合でも１バイト以
上のデータの転送が可能となるようにデータをアライメ
ントし出力する。
、バスマスタ１３０がバススレーブ１４０との間でデー
タ転送を行なう場合、まずアクセスするアドレスがアド
レスバス１３２により出力されるとともに、アドレスス
トローブ信号１３３、データストローブ１３４、データ
の転送方向を示すリード／ライト信号１３６およびデー
タのサイズを示すサイズ信号１３６ 、１３７が出力さ
れ、データ転送サイクルが起動される。書込みサイクル
の場合は、データバス１３１上へデータカバスマスタ１
３０によシ出力される。このときデータは、バススレー
ブがいずれのサイズのポートを持つ場合でも１バイト以
上のデータの転送が可能となるようにデータをアライメ
ントし出力する。
バススレーブ１４０は、データバス１３１上のポートサ
イズに基づいて決められたバイト位置に接続されており
、アドレスバス１３２とデータサイズ信号１３６，１３
７により肯定された位置のデータバス１３１との間でデ
ータの転送を行ない、バススレーブ１４０のポートのサ
イズを転送要求に対する肯定応答信号として、アクノリ
ッジ信号１４１．１４２を出力する。
イズに基づいて決められたバイト位置に接続されており
、アドレスバス１３２とデータサイズ信号１３６，１３
７により肯定された位置のデータバス１３１との間でデ
ータの転送を行ない、バススレーブ１４０のポートのサ
イズを転送要求に対する肯定応答信号として、アクノリ
ッジ信号１４１．１４２を出力する。
バスマスタ１３０では、アクノリッジ信号１４１゜１４
２を受けつけると、実行中のバスサイクルを終了させる
とともに、書込み処理であれば、バススレーブが何バイ
トのデータを取得したか、読出し処理であれば、何バイ
トのデータが読出されたかを計算し、要求した全データ
の転送が終了したかを確認し、未終了の場合は、未転送
分のデータの転送を行なうために、新たなバスサイクル
を実行する。この時、転送されるデータは、そのサイズ
とバイト位置により、第６図のようにアライメントされ
出力される。
２を受けつけると、実行中のバスサイクルを終了させる
とともに、書込み処理であれば、バススレーブが何バイ
トのデータを取得したか、読出し処理であれば、何バイ
トのデータが読出されたかを計算し、要求した全データ
の転送が終了したかを確認し、未終了の場合は、未転送
分のデータの転送を行なうために、新たなバスサイクル
を実行する。この時、転送されるデータは、そのサイズ
とバイト位置により、第６図のようにアライメントされ
出力される。
発明が解決しようとする課題
しかしながら上記のような構成では、アクノリッジ信号
１４１，１４２が返されるまで、次のサイクルで転送す
るデータを決定することができないという問題点を有し
ていた。
１４１，１４２が返されるまで、次のサイクルで転送す
るデータを決定することができないという問題点を有し
ていた。
本発明はかかる点に鑑み、アクセスするバススレーブの
持つポートのサイズとは無関係に先行的に次バスサイク
ルで転送を行なうデータの決定がアクノリッジ信号が返
される以前に可能な情報処理装置を提供することを目的
とする。
持つポートのサイズとは無関係に先行的に次バスサイク
ルで転送を行なうデータの決定がアクノリッジ信号が返
される以前に可能な情報処理装置を提供することを目的
とする。
課題を解決するための手段
本発明は、バススレーブよりバスマスタに対して対象と
なるポートサイズを変更し、再度データの転送要求を行
なう再送要求信号と、この再送要求信号を受けつけると
、バスの最大サイズがｉバイトの時に、２１− ｊバイ
トのポートサイズに変更、または、同一のサイズでの転
送を２ｊ−１回繰り返すバスマスタを備えた情報処理装
置である。
なるポートサイズを変更し、再度データの転送要求を行
なう再送要求信号と、この再送要求信号を受けつけると
、バスの最大サイズがｉバイトの時に、２１− ｊバイ
トのポートサイズに変更、または、同一のサイズでの転
送を２ｊ−１回繰り返すバスマスタを備えた情報処理装
置である。
作 用
本発明は前記した構成により、バスマスタは、対象とす
るポートのサイズを２ｉ バイトから始めて、２°バイ
トまで連続で変更し、同一のポートサイズでの転送を２
回縁シ返すことが事前に分っているため、再送要求
信号が直されるまでに、次サイクルで必要となるデータ
の準備を可能とする。
るポートのサイズを２ｉ バイトから始めて、２°バイ
トまで連続で変更し、同一のポートサイズでの転送を２
回縁シ返すことが事前に分っているため、再送要求
信号が直されるまでに、次サイクルで必要となるデータ
の準備を可能とする。
実施例
第１図は本発明の情報処理装置の構成図を示すものであ
る。第１図において、１ｏはバス制御部、３ｏはバスス
レーブ、４ｏは演算処理部、５０はアドレス出力バッフ
ァ（以下ＡＯＢと記す）、６６はアドレス出力用トライ
ステートバッファ、６０はデータ出力バッファ（以下Ｄ
ＯＢと記す）、６６はデータの出力用トライステートバ
ッファ、７０はデータ′出力用アライナ（以下ＡＬＮＯ
と記す）、８０はデータ入力用アライナ（以下ＡＬＮＩ
と記す）、９ｏはライトバッフ１（以下ＷＢと記す）、
１００はデータ入力用バッファ（以下ＤＩＲと記す）。
る。第１図において、１ｏはバス制御部、３ｏはバスス
レーブ、４ｏは演算処理部、５０はアドレス出力バッフ
ァ（以下ＡＯＢと記す）、６６はアドレス出力用トライ
ステートバッファ、６０はデータ出力バッファ（以下Ｄ
ＯＢと記す）、６６はデータの出力用トライステートバ
ッファ、７０はデータ′出力用アライナ（以下ＡＬＮＯ
と記す）、８０はデータ入力用アライナ（以下ＡＬＮＩ
と記す）、９ｏはライトバッフ１（以下ＷＢと記す）、
１００はデータ入力用バッファ（以下ＤＩＲと記す）。
１１はアドレスストローブ信号（以下Ａｓと記す）、１
２はバスサイズインク用のサイクルかどうかを示す信号
（以下ＢＳと記す）、１３は、データバス上の有効なデ
ータのバイト位置を示すバイトイネーブル信号（以下Ｂ
Ｅと記す）、３１はバスサイクルの終了を示すレディ信
号（以下ＲＤＹと記す）、３２は、バスサイズインク要
求信号（以下ＢＪ（と記す）、６６は、アドレスバス、
６６はデータバスである。
２はバスサイズインク用のサイクルかどうかを示す信号
（以下ＢＳと記す）、１３は、データバス上の有効なデ
ータのバイト位置を示すバイトイネーブル信号（以下Ｂ
Ｅと記す）、３１はバスサイクルの終了を示すレディ信
号（以下ＲＤＹと記す）、３２は、バスサイズインク要
求信号（以下ＢＪ（と記す）、６６は、アドレスバス、
６６はデータバスである。
以上のように構成されたこの実施例の情報処理装置につ
いて、以下その動作を説明する。
いて、以下その動作を説明する。
演算装置４０は、バススレーブ３ｏとの間でデータ転送
を行なう場合、まずデータ転送要求信号４１によりバス
制御部１０に対して要求を行なうとともに、信号４２を
用いてリード、ライトいずれの転送の要求かを示すとと
もに、内部アドレスバス４４によりアクセスするアドレ
スを出力し、内部バイトイネーブル信号４３により、ア
クセスするデータのデータバス上の有効バイト位置を示
す。また、要求アクセスが書込みの場合は、ライトデー
タバス４５により書込みデータを出力する。
を行なう場合、まずデータ転送要求信号４１によりバス
制御部１０に対して要求を行なうとともに、信号４２を
用いてリード、ライトいずれの転送の要求かを示すとと
もに、内部アドレスバス４４によりアクセスするアドレ
スを出力し、内部バイトイネーブル信号４３により、ア
クセスするデータのデータバス上の有効バイト位置を示
す。また、要求アクセスが書込みの場合は、ライトデー
タバス４５により書込みデータを出力する。
バス制御部１ｏは、データ転送要求信号４１により行な
われた要求を受けつけると、ＤＡＢｓ。
われた要求を受けつけると、ＤＡＢｓ。
へアクセスアドレスを格納させると同時に、トライステ
ートバッファ５５を通してアドレスバス５６ヘアトレス
ヲ出カシ、バススレーブ３ｏヘアドレスを伝える。また
、アドレスを出力すると同時に、Ａｓ信号１１、ＢＥ信
号１３を有効にし、バススレーブ３０に対して、バスサ
イクルが開始された事を通知する。この時ＢＳ信号１２
は、その時開始されるバスサイクルがバスサイスイング
を行なうだめのサイクルでない場合は有効とならない０
データに関しては、書込みと読出しの場合で異なり、以
下の手順で処理される０ （１）書込み時、ライトデータバス４５よりデータをＷ
Ｂ９ｏへ格納し、ＡＬＮＯ７０を通じて、データのアラ
イメントを行なった後、ＤＯＢ６０へ格納され、トライ
ステートバッフ７６５を通じて、データバス６６へ出力
される。
ートバッファ５５を通してアドレスバス５６ヘアトレス
ヲ出カシ、バススレーブ３ｏヘアドレスを伝える。また
、アドレスを出力すると同時に、Ａｓ信号１１、ＢＥ信
号１３を有効にし、バススレーブ３０に対して、バスサ
イクルが開始された事を通知する。この時ＢＳ信号１２
は、その時開始されるバスサイクルがバスサイスイング
を行なうだめのサイクルでない場合は有効とならない０
データに関しては、書込みと読出しの場合で異なり、以
下の手順で処理される０ （１）書込み時、ライトデータバス４５よりデータをＷ
Ｂ９ｏへ格納し、ＡＬＮＯ７０を通じて、データのアラ
イメントを行なった後、ＤＯＢ６０へ格納され、トライ
ステートバッフ７６５を通じて、データバス６６へ出力
される。
（２）読込み時、データバス６６上のデータは、ＡＬＮ
Ｉ ８ｏを通り、有効なバイト位置ヘアライメントされ
、ＤＩＢｌｏｏへ格納され、データバス１０１を通して
、演算装置４０へ伝えられる０ マタ、バススレーブ３０は、バスサイクルを終了させる
ためにＲＤＹ信号３１を出力するとともに、ＢＥ信号１
３により示されたデータの転送が完了していない場合は
、データサイズに比べ、ポートのサイズが十分でないと
きＢＲ信号３２により、バスサイズイング要求を行なう
０ただしこのＢＲ信号３２は、第２図の表の条件に従っ
て出力される（第２図では、バスの最大幅が４バイトの
場合を示している・）Ｏ ＢＲ倍信号入力されると、第３図のフローチャートに基
づいてデータの転送を行なう。従って、バススレーブか
らＢＲ倍信号返されない場合、または全てのデータの転
送が完了するまで継続される。なお第３図においては最
初のデータ転送サイク／Ｌ／（バスサイスイングによる
サイクルではないサイク／Ｌ／ ）から開始し、完全に
データの転送が終了するまでを示しである。
Ｉ ８ｏを通り、有効なバイト位置ヘアライメントされ
、ＤＩＢｌｏｏへ格納され、データバス１０１を通して
、演算装置４０へ伝えられる０ マタ、バススレーブ３０は、バスサイクルを終了させる
ためにＲＤＹ信号３１を出力するとともに、ＢＥ信号１
３により示されたデータの転送が完了していない場合は
、データサイズに比べ、ポートのサイズが十分でないと
きＢＲ信号３２により、バスサイズイング要求を行なう
０ただしこのＢＲ信号３２は、第２図の表の条件に従っ
て出力される（第２図では、バスの最大幅が４バイトの
場合を示している・）Ｏ ＢＲ倍信号入力されると、第３図のフローチャートに基
づいてデータの転送を行なう。従って、バススレーブか
らＢＲ倍信号返されない場合、または全てのデータの転
送が完了するまで継続される。なお第３図においては最
初のデータ転送サイク／Ｌ／（バスサイスイングによる
サイクルではないサイク／Ｌ／ ）から開始し、完全に
データの転送が終了するまでを示しである。
第３図において、バスのサイズは２ｉ バイトによって
示される◇従って、バスのサイズが４バイトの場合は、
ｉ＝２となる。
示される◇従って、バスのサイズが４バイトの場合は、
ｉ＝２となる。
また、各転送サイクルにおける転送データを、転送デー
タのサイズ毎に第４図に示す０なお、（１）はデータの
サイズが４バイト、（２）は３バイト、（３）は２バイ
ト４は１バイトの時を示しである。各データサイズに、
転送されるデータは上から下へと変化する。
タのサイズ毎に第４図に示す０なお、（１）はデータの
サイズが４バイト、（２）は３バイト、（３）は２バイ
ト４は１バイトの時を示しである。各データサイズに、
転送されるデータは上から下へと変化する。
第４図に、４バイトの幅のバスを用いたデータ転送シー
ケンスを、データ転送サイズ毎に示す。
ケンスを、データ転送サイズ毎に示す。
以上のように、この実施例によれば、データの再転送要
求信号と、アクセス対象のポートのサイズを再転送要求
信号を入力することで固定的に決定することにより、異
なるサイズのポートを持つバススレーブとの間でデータ
転送が可能となる。
求信号と、アクセス対象のポートのサイズを再転送要求
信号を入力することで固定的に決定することにより、異
なるサイズのポートを持つバススレーブとの間でデータ
転送が可能となる。
発明の詳細
な説明したように、本発明によれば、バススレーブから
再送要求信号のみを受けとることで、動的にバスサイス
イングが行なえ、また、再送要求信号が返されるまでに
、次サイクルのデータの準備をすることが可能となり高
速なバヌ転送をすることができ、その実用的効果は大き
い。
再送要求信号のみを受けとることで、動的にバスサイス
イングが行なえ、また、再送要求信号が返されるまでに
、次サイクルのデータの準備をすることが可能となり高
速なバヌ転送をすることができ、その実用的効果は大き
い。
第１図は本発明の一実施例における情報処理装置の構成
図、第２図は同実施例において再転送要本信号を生成す
る条件を示す対応図、第３図は同実施例における転送制
御を示すフローチャート、第４図はデータのアライメン
トのフローを示すアライメント図、第６図は従来の情報
処理装置の構成図、第６図は従来の装置におけるアライ
メント方法を示すアライメント図である。 １ｏ・・・・・・バス制？ｌＪ 部、３０・・山・バス
スレーブ、４０・・・・・・演算装置、６０・・・・・
・ＡＯＢ、６０・・・・・・ＤＯＢ、７０．−・−ＡＩ
、Ｎｏ、ａ ｏ−・−Ａ Ｌ Ｎ Ｉ、９０・・・・・
・ＷＢ、１００・・・・・・ＤＩＢｌｌｌ・・・・・・
ＡＳ信号、１２・・・・・・ＢＳ信号、１３・・・・・
・ＢＥ倍信号３１・・・・・・ＲＤＹ信号、３２・・・
・・・ＢＲ倍信号代理人の氏名 弁理士 中 尾 敏
男 ほか１名第 ２ 図 ン示Ｔ 第 ３ 図 第４図 （１）４バイト （２）３バイトロコ］］ 巨口］囚
図、第２図は同実施例において再転送要本信号を生成す
る条件を示す対応図、第３図は同実施例における転送制
御を示すフローチャート、第４図はデータのアライメン
トのフローを示すアライメント図、第６図は従来の情報
処理装置の構成図、第６図は従来の装置におけるアライ
メント方法を示すアライメント図である。 １ｏ・・・・・・バス制？ｌＪ 部、３０・・山・バス
スレーブ、４０・・・・・・演算装置、６０・・・・・
・ＡＯＢ、６０・・・・・・ＤＯＢ、７０．−・−ＡＩ
、Ｎｏ、ａ ｏ−・−Ａ Ｌ Ｎ Ｉ、９０・・・・・
・ＷＢ、１００・・・・・・ＤＩＢｌｌｌ・・・・・・
ＡＳ信号、１２・・・・・・ＢＳ信号、１３・・・・・
・ＢＥ倍信号３１・・・・・・ＲＤＹ信号、３２・・・
・・・ＢＲ倍信号代理人の氏名 弁理士 中 尾 敏
男 ほか１名第 ２ 図 ン示Ｔ 第 ３ 図 第４図 （１）４バイト （２）３バイトロコ］］ 巨口］囚
Claims (1)
- ２＾ｉバイト（ｉは自然数）の大きさのデータバスと、
これと異なるサイズのポートを持ち、各々のポートサイ
ズに従って決められた前記データバス上の位置に接続さ
れた複数のバススレーブと、前記バススレーブが一回の
バスサイクルではポートのサイズが小さく全てのデータ
の転送が終了しない際に対象とするポートのサイズを変
更し、データの再転送要求を行なうための再送要求信号
と、前記バススレーブに対してデータの転送要求を行な
うとともに、前記データバスに接続されており、データ
転送の第１サイクルで、バススレーブが２＾ｉバイトの
バスに接続されていると想定しデータの転送を行ない、
前記再送要求信号が入力されると、２＾ｉ＾−＾ｊバイ
ト（ｊは１≦ｊ≦ｎの自然数）のポートサイズにサイズ
を変更し、そのサイズにおいて再送要求がある場合は２
＾ｊ＾−＾１回転送を繰り返し、その後ｉ−ｊの値が０
となるまで、ｊの値に１を加えながらポートのサイズを
変化させ再送するバスマスタとを備えたことを特徴とす
る情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4618888A JPH01219943A (ja) | 1988-02-29 | 1988-02-29 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4618888A JPH01219943A (ja) | 1988-02-29 | 1988-02-29 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01219943A true JPH01219943A (ja) | 1989-09-01 |
Family
ID=12740072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4618888A Pending JPH01219943A (ja) | 1988-02-29 | 1988-02-29 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01219943A (ja) |
-
1988
- 1988-02-29 JP JP4618888A patent/JPH01219943A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080183928A1 (en) | Addressable Serial Peripheral Interface | |
| US5828865A (en) | Dual mode bus bridge for interfacing a host bus and a personal computer interface bus | |
| US20020194418A1 (en) | System for multisized bus coupling in a packet-switched computer system | |
| EP1237090A1 (en) | Serial peripheral interface master device, a serial peripheral interface slave device and a serial peripheral interface | |
| US6182267B1 (en) | Ensuring accurate data checksum | |
| JP2005353041A (ja) | データ処理システム内のバス・トランザクション管理 | |
| US5634007A (en) | Independent computer storage addressing in input/output transfers | |
| US20110145469A1 (en) | Apparatus for processing peripheral component interconnect express protocol | |
| US6539444B1 (en) | Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system | |
| US7707347B2 (en) | Data path master/slave data processing device apparatus | |
| JP4669113B2 (ja) | 集積回路における相互接続モジュール用の接続ポート | |
| US6584536B1 (en) | Bus transaction accelerator for multi-clock systems | |
| US7346072B2 (en) | Arbitration mechanism for packet transmission | |
| JPH01219943A (ja) | 情報処理装置 | |
| JPH08505726A (ja) | インタフェース装置 | |
| JPH0337221B2 (ja) | ||
| US6374282B1 (en) | Method and apparatus for tracking multi-threaded system area network (SAN) traffic | |
| CN116685959A (zh) | 支持pcie 6.0、cxl 3.0和upi 3.0协议的逻辑物理层接口规范 | |
| JPS597987B2 (ja) | 演算制御素子間のデ−タ伝送制御方式 | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JP2583586B2 (ja) | バス制御方法 | |
| JP2763009B2 (ja) | データ通信用半導体集積回路装置 | |
| JPH0241535A (ja) | データ処理装置 | |
| JPH07210471A (ja) | 情報処理装置 | |
| JPS59105159A (ja) | デ−タ転送制御方式 |