JPH01217936A - 半導体装置の製造方法および装置 - Google Patents

半導体装置の製造方法および装置

Info

Publication number
JPH01217936A
JPH01217936A JP63042074A JP4207488A JPH01217936A JP H01217936 A JPH01217936 A JP H01217936A JP 63042074 A JP63042074 A JP 63042074A JP 4207488 A JP4207488 A JP 4207488A JP H01217936 A JPH01217936 A JP H01217936A
Authority
JP
Japan
Prior art keywords
solder
wafer
wedge
bonding
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63042074A
Other languages
English (en)
Inventor
Toru Kawanobe
川野辺　徹
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP63042074A priority Critical patent/JPH01217936A/ja
Publication of JPH01217936A publication Critical patent/JPH01217936A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/45198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/45298—Fillers
    • H01L2224/45399—Coating material
    • H01L2224/454—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45463—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/4547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法および装置に関し、半
田バンプの製造技術に適用して有効な技術に関するもの
である。
〔従来の技術〕
半導体装置の高密度実装に好適な方式とされている、い
わゆるフリップチップは、アルミニウム（ＡＩ）などか
らなる電極パッド上に形成された半田バンプ（Ｂｕｍｐ
、突起電極）を介して基板などに半導体ベレットをフェ
イスダウンボンディングするものである。
上記半田バンプを電極パッド上に形成する技術について
は、ＩＢＭ社発行、ｒＩＢＭジャーナル・オブ・リサー
チ・アンド・ディベロップメント。
１３　巻、　　ｋ　　３　　　（ＩＢＭ　　Ｊｏｕｒｎ
ａｌ　　ｏｆ　　Ｒｅ５ｅａｒｃｈ　　ａｎｄＤｅｖｅ
ｌｏｐｍｅｎｔ、　Ｖｏｌ、１３．　Ｎｏ。３）Ｊ　Ｐ
２３９〜Ｐ２５０に記載がある。
その概要は、半導体ウェハ（以下、ウェハという）のＡ
ｌ電極パッドの表面にクロム（Ｃｒ）／銅（Ｃｕ）／金
（Ａｕ）などの金属層からなる半田下地膜（Ｂ　Ｌ　Ｍ
　；　Ｂｕｍｐ　Ｌｉｍｉｔｔｉｎｇ　Ｍｅｔａｌｌｕ
ｒｇｙ）を蒸着形成した後、この半田下地膜の表面にス
ズ（Ｓｎ）／鉛（Ｐｂ）合金などからなる半田を選択的
に蒸着し、次いで、リフロー炉内でウェットバックを行
って半球状の半田バンプを形成する、というものである
。
〔発明が解決しようとする課題〕
しかしながら、Ａ１．電極パッド上に半田を選択的に蒸
着する従来の半田バンブ形成法は、半田蒸着膜の堆積に
多くの時間を要するためにスルーブツトが低下してしま
う、という欠点がある。
特に、近年は、ＡＩｌ電極パッドのピッチの微細化に伴
って半田蒸着膜の厚膜化が要求されているため、上記し
た半田蒸着膜堆積工程の長時間化に起因するスループッ
トの低下が一層深刻な問題となっている。
また、上記蒸着法の欠点として、メタル又はフォトレジ
ストからなる選択蒸着用のマスクが必要なこと、蒸着装
置が極めて高価であること等のため、これによってフリ
ップチップの製造コストが上昇してしまうことが指摘さ
れている。
従来法の上記した問題点を解消する手段として、例えば
、「昭和６２年電子情報通信学会創立７０周年記念総合
全国大会論文集ｊ　　（１９８７年３月、論文番号４６
０）には、ウエノ１を溶融半田に浸漬して超音波を印加
することにより、Ａｆ電極バッド上に直接、バンブ用の
半田を被着させる技術が記載されている。
しかしながら、この方法は、半田バンプの高さを均一に
制御することが困難であり、しかも、被着する半田量に
限界があるため、得られる半田バンブの高さにも限界が
ある。
また、従来知られた他の半田バンブ形成法として、スク
リーン印刷法を用いてＡｆ電極パッド上半田ペーストを
被着させる方法やメツキ法によって半田膜を被着させる
方法などがあるが、これらの方法は、半田バンプとＡｌ
電極パッドとの位置合わせに高い精度が要求される高密
度実装用フリップチップに適用するには、限界がある。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、高密度実装用フリップチップを安価に
提供することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ウェッジを備えた超音波ワイヤボンダを用い
てウェハの電極パッド上に所定量の半田ワイヤをボンデ
ィングした後、この半田ワイヤをリフロー炉内でウェッ
トバックすることによって、電極パッド上に半田バンプ
を形成する方法である。
また、上記半田バンプを形成する際、ウェッジを備えた
超音波ワイヤボンダの一部にリフロー炉を設けた装置を
使用するものである。
〔作用〕
上記した手段によれば、半田蒸着装置よりも安価な装置
を用いてウェハの電極パッド上に所望する量の半田を速
やかに、かつ、精度良くボンディングすることが可能と
なる。
また、ワイヤボンダの一部にリフロー炉を設けることに
より、半田ワイヤのボンディングとウェットバックとを
同一の装置内で連続的に行うことが可能となる。
〔実施例〕
第１図（ａ）〜（Ｃ）は本発明の一実施例である半導体
装置の製造方法を工程順に示すウェハの要部断面図、第
２図は本実施例で使用するワイヤボンダの略正面図であ
る。
まず、ウェハプロセスの常法に従ってウェハ１の回路形
成領域に所定の集積回路（図示せず）を形成した後、石
英スパッタ法などによってウェハ１の表面にガラス保護
膜２を被着し、次いで、フォトレジスト／エツチングに
より所定個所を孔開けして酸化膜３０表面にパターン形
成されたＡＪ配線の一部を露出させてＡｌ電極パッド４
を形成する。
次に、クロム（Ｃｒ）、銅（Ｃｕ）および金（Ａｕ）の
薄膜を順次選択蒸着してＡｌ電極パッド４の表面に半田
下地膜５を形成する（第１図（ａ））。
ここで、上記半田下地膜５の最上層として適した金属は
、上記金（Ａｕ）の他、鉛（Ｐｂ）、スズ（Ｓｎ）、ニ
ッケル（Ｎｉ）％銀（Ａｇ）などである。
次に、ブロービング・テストによって各Ａｌ電極パッド
４の電気特性を検査した後、不良のないウェハ１を第２
図に示すワイヤボンダ６のローダ７に一枚ずつ収容する
。
このワイヤボンダ６のＸＹテーブル８の上にはボンディ
ングヘッド９が載置され、上下動ブロックＩＯの内部に
ボンディングアーム１１が揺動可能に取り付けられてい
る。
基端部に超音波発振子１２が取り付けられたボンディン
グアーム１１の先端にはウェッジ１３が固定され、スズ
（Ｓｎ）と鉛（ｐｂ）との合金からなる半田ワイヤ１４
がウェッジ１３とスプルー１５との間に張設されている
。
ウェッジ１３の上方にはＴＶカメラ１６が設置され、制
御部１７からの信号によって作動されるボンディングア
ーム１１の作動状態が外部のモニタＴＶ１８で監視でき
るようになっている。
そこで、ローダ７から搬出したウェハ１をホルダ１９の
上に位置決めすると、制御部１７からの信号によってボ
ンディングアーム１１の作動が開始され、ウェッジ１３
の下端から供給された所定量の半田ワイヤ１４がＡｌ電
極バッド４の上にボンディングされろく第１図（ｂ））
。
次に、ウェハ１の表面にフラックスを被着した後、これ
をボンディングヘッド９に隣接して設置されたりフロー
炉２０に搬入し、非酸化性π囲気または還元性雰囲気で
ウェットバックを行うと、半田ワイヤ１４が溶融してへ
β電極パッド４の上に半球状の半田バンブ２１が形成さ
れる（第１図（Ｃ））。
半田バンプ２１が形成されたウェハ１は、アンローダ２
１に一枚ずつ収容され、さらに、次工程に搬送される。
このように、本実施例によれば、下記の効果を　　　　
・得ることができる。
〔１）、ウェッジ１３を備えたワイヤボンダ６を用いて
Ａｌ電極パッド４の上に半田ワイヤ１４をボンディング
した後、この半田ワイヤ１４をリフロー炉２０でウェッ
トバックして半田バンプ２１を形成するので、所望する
体積の半田バンプ２１を短時間で形成することができ、
スループットが大幅に向上する。
（２）、高価な半田蒸着装置を必要としないので、半田
バンプ２１の製造コストを低減することができる。
（３）、ウェッジ１３を備えたワイヤボンダ６を用いて
Ａｌ電極バッド４の上に半田ワイヤ１３をボンディング
するので、Ａｌ電極パッド４のピッチが微細なウェハに
も適用することができる。
〔４）、上記（１）〜（３）により、高密度実装用フリ
ップチップを安価に提供することができる。
（５）、ブロービング・テストによってウェハ１の電気
特性を検査した後、Ａｌ電極パッド４の上に半田ワイヤ
１４をボンディングするので、不良のないウェハ１にの
み半田バンプ２１を形成することができ、歩留りが向上
する。
（６）、ワイヤボンダ６の一部にリフロー炉２０を設置
した装置を使用するので、半田ワイヤ１４のボンディン
グとウェットバックとを同一の装置内で連続的に行うこ
とができ、半田バンプ２１を形成する工程のスループッ
トが一層向上する。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、ウェッジを備えた超音波ワイヤボンダを用い
てウェハの電極パッド上に所定量の半田ワイヤをボンデ
ィングした後、上記半田ワイヤをリフロー炉内でウェッ
トバックすることによって、高密度実装用フリップチッ
プを安価に製造することができる。
また、ワイヤボンダの一部にリフロー炉を設置した装置
を使用することにより、半田バンブ形成工程のスルーブ
ツトを一層向上させることができる。
【図面の簡単な説明】
第１図（ａ）〜（Ｃ）は本発明の一実施例である半導体
装置の製造方法を工程順に示す半導体ウェハの要部断面
図、 第２図は本実施例で使用するワイヤボンダの略正面図で
ある。 １・・・半導体ウェハ、２・・ガラス保護膜、３・・・
酸化膜、４・・・Ａｌ電極パッド、５・・・半田下地膜
、６・・・ワイヤボンダ、７・・・ローダ、８・・・Ｘ
Ｙテーブル、９・・・ボンディングヘッド、１０・・・
上下動ブロック、１１・・・ボンディングアーム、１２
・・・超音波振動子、１３・・・ウェッジ、１４・・・
半田ワイヤ、１５・・・スプルー、１６・・・ＴＶカメ
ラ、１７・・・制御部、１８・・・モニタＴＶ。 １９・・・ホルダ、２０・・・リフロー炉、２１・・・
半田ハンプ、２２・・・アンローダ。 第１図

Claims (1)

  1. 【特許請求の範囲】 １、半導体ウェハの電極パッド上に半田バンプを形成す
    るに際し、ウェッジを備えた超音波ワイヤボンダを用い
    て前記電極パッド上に所定量の半田ワイヤをボンディン
    グした後、前記半田ワイヤをリフロー炉内でウェットバ
    ックすることを特徴とする半導体装置の製造方法。 ２、ウェッジを備えたワイヤボンダの一部にリフロー炉
    を設けたことを特徴とする半導体装置の製造装置。
JP63042074A 1988-02-26 1988-02-26 半導体装置の製造方法および装置 Pending JPH01217936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63042074A JPH01217936A (ja) 1988-02-26 1988-02-26 半導体装置の製造方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63042074A JPH01217936A (ja) 1988-02-26 1988-02-26 半導体装置の製造方法および装置

Publications (1)

Publication Number Publication Date
JPH01217936A true JPH01217936A (ja) 1989-08-31

Family

ID=12625916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63042074A Pending JPH01217936A (ja) 1988-02-26 1988-02-26 半導体装置の製造方法および装置

Country Status (1)

Country Link
JP (1) JPH01217936A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478007A (en) * 1993-04-14 1995-12-26 Amkor Electronics, Inc. Method for interconnection of integrated circuit chip and substrate
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478007A (en) * 1993-04-14 1995-12-26 Amkor Electronics, Inc. Method for interconnection of integrated circuit chip and substrate
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6163463A (en) * 1996-12-06 2000-12-19 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection

Similar Documents

Publication Publication Date Title
US4750666A (en) Method of fabricating gold bumps on IC's and power chips
US5186381A (en) Semiconductor chip bonding process
US6696356B2 (en) Method of making a bump on a substrate without ribbon residue
US5316204A (en) Method for bonding lead with electrode of electronic device
JP2000100851A (ja) 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
KR20110002816A (ko) 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조
CN1282645A (zh) 用于减少焊料中金属间化合物形成的镍合金薄膜
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
US6179200B1 (en) Method for forming solder bumps of improved height and devices formed
US6780676B2 (en) Method for fabricating a circuit device
JPH01217935A (ja) 半導体装置の製造方法および装置
KR100432325B1 (ko) 전극형성방법 및 그에 이용되는 범프 전극 피형성체
US6620722B2 (en) Bumping process
US6929971B2 (en) Semiconductor device and its manufacturing method
JPH01217936A (ja) 半導体装置の製造方法および装置
JP3147424B2 (ja) 電子回路部品
JPH09148331A (ja) 半導体集積回路装置およびその製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JPS63168028A (ja) 微細接続構造
JPH07176535A (ja) 半導体装置の製造方法
JP3723350B2 (ja) 配線基板およびその製造方法
JPH05291260A (ja) バンプ形成方法
JPH0455531B2 (ja)
JPH0793310B2 (ja) 電極付半導体チップ及びその実装方法