JPH01216432A - Multitask system - Google Patents

Multitask system

Info

Publication number
JPH01216432A
JPH01216432A JP4106588A JP4106588A JPH01216432A JP H01216432 A JPH01216432 A JP H01216432A JP 4106588 A JP4106588 A JP 4106588A JP 4106588 A JP4106588 A JP 4106588A JP H01216432 A JPH01216432 A JP H01216432A
Authority
JP
Japan
Prior art keywords
task
timer
time
state
tasks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4106588A
Other languages
Japanese (ja)
Inventor
Masanobu Nakajima
中島 正信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4106588A priority Critical patent/JPH01216432A/en
Publication of JPH01216432A publication Critical patent/JPH01216432A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable a processing to be performed at least in a timer interval time in one time of execution of a task by providing a timer device dedicated for task scheduling and a timer reset device to reset the count value of the timer device. CONSTITUTION:In the title system, a task scheduling dedicated timer device 19 used for the task scheduling only and the timer reset device 20 to reset the count value of the timer device 19 are provided. And at the time of completing the processing of the task under execution and setting the next task at a running state, the timer reset device 20 is started up, and the count value of the timer device 19 dedicated for the task scheduling is reset. In such a way, since the timer interval time is always supplied as a processing time in one time of execution of the task, it is possible to remove a waiting time for the completion of another task in the task whose processing time is short, thereby, the task scheduling can be performed efficiently.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は1つの中央処理装置(以下rcPUJという)
で複数のタスクを実行する、いわゆるマルチタスクシス
テムに関し、特に各タスクへの実行時間割当てに関する
ものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to one central processing unit (hereinafter referred to as rcPUJ).
The present invention relates to so-called multitasking systems in which multiple tasks are executed, and in particular to allocation of execution time to each task.

〔従来の技術〕[Conventional technology]

第3図はマルチタスクシステムのタスク(固有の目的を
持つプログラム)の状態を示す状態図である。同図にお
いて、1はタスクが存在していない状態である未登録、
2はタスクは存在しているが未だ起動されていない状態
である登録、3はタスクが起動され何時でも実行される
よう準備はできているが他のタスクが実行されているた
めに待たされている状態であるレディ、4は実行中の状
態であるラン、5は事象の発生を待っている状態である
ウェイト、6はタスクが中断要求を受けたため実行でき
ない状態である中断の各状態を示す。
FIG. 3 is a state diagram showing the states of tasks (programs with unique purposes) in a multitasking system. In the same figure, 1 is an unregistered state where the task does not exist;
2 is a registration state in which the task exists but has not been started yet; 3 is a registration state in which the task has been started and is ready to be executed at any time, but is kept waiting because other tasks are being executed. 4 is the state in which the task is currently running, 4 is the run state, 5 is the wait state in which the task is waiting for an event to occur, and 6 is the suspend state in which the task cannot be executed because it has received an interrupt request. .

また、矢印LlはCPU放棄、矢印L2はCPU獲得、
矢印L3は終了・削除、矢印L4は終了、矢印L5は起
動、矢印L6は生成、矢印L7は続行、矢印L8はサス
ペンド、矢印L9は起床、矢印LIOは就寝を示す。
Also, arrow Ll gives up the CPU, arrow L2 gets the CPU,
Arrow L3 indicates termination/deletion, arrow L4 indicates termination, arrow L5 indicates start, arrow L6 indicates generation, arrow L7 indicates continue, arrow L8 indicates suspend, arrow L9 indicates wake up, and arrow LIO indicates sleep.

マルチタスクシステムにおいては一般に、複数のタスク
の実行を制御するためにモニタと呼ばれる特別なプログ
ラムをタスクとは別に設けている。
In a multitasking system, a special program called a monitor is generally provided separately from the tasks in order to control the execution of multiple tasks.

第4図は、モニタに収納されたモニタプログラムおよび
メモリ部のタスクと一般的な計算機システムとを関連付
けて示した従来のマルチタスクシステムの構成を示す構
成図である。同図において、11はCPU、12はメモ
リ部、13はタイマー装置t、14ハモニタ、15はシ
ステムコール処理部、16はタイマー割込み処理部、1
7は実行するタスクを選択する処理を行なうタスクスケ
ジューラ、18は初期化プログラム18aが収納された
初期化プログラム部、A1〜Anはn個のタスクalx
anに対応するメモリである。
FIG. 4 is a block diagram showing the structure of a conventional multitasking system in which a monitor program stored in a monitor and tasks in a memory section are shown in association with a general computer system. In the figure, 11 is a CPU, 12 is a memory section, 13 is a timer device t, 14 is a monitor, 15 is a system call processing section, 16 is a timer interrupt processing section, 1
7 is a task scheduler that performs a process of selecting tasks to be executed; 18 is an initialization program section that stores an initialization program 18a; A1 to An are n tasks alx
This is a memory corresponding to an.

次に動作について主にモニタの動作を中心に説明する。Next, the operation will be explained mainly focusing on the operation of the monitor.

なお、本発明と特に関係のあるものを説明することとし
、第3図におけるウェイト状態5、中断状態6は説明を
省略する。まず始めは、n個のタスクal−anはすべ
て未登録状B1になっているものとする。また、システ
ムコールとして下記を定義する。
It should be noted that only those particularly related to the present invention will be explained, and explanations of the wait state 5 and suspension state 6 in FIG. 3 will be omitted. First, it is assumed that all n tasks al-an are in unregistered status B1. In addition, the following is defined as a system call.

i)[N5TL:タスクを未登録状atから登録状態2
へ移行させる。
i) [N5TL: Change task from unregistered state to registered state 2
Move to.

1i)RQST:タスクを登録状態2からレディ状a3
へ移行させる。
1i) RQST: Register task from state 2 to ready state a3
Move to.

最初、初期化プログラム18aが動作する。初期化プロ
グラム18aは、n個のタスクa1〜anに対してlN
5TLのシステムコールを行なう。
Initially, the initialization program 18a operates. The initialization program 18a performs lN for n tasks a1 to an.
5TL system call.

すなわち、n個のタスクa1〜anはすべて登録状態2
となる。
In other words, all n tasks a1 to an are in the registration state 2.
becomes.

次に、初期化プログラム18aは、RQSTのシステム
コールを行なって仮にタスクa1を起動するとする(モ
ニタ14は通常、初めに、イニシャルタスクとも呼ばれ
る1つのタスクを起動する)。
Next, the initialization program 18a makes an RQST system call to temporarily start task a1 (the monitor 14 usually starts one task, also called an initial task).

この結果、1個のタスクalはレディ状態3、n−1個
のタスクa2〜anは登録状態2となる。
As a result, one task al is in the ready state 3, and n-1 tasks a2 to an are in the registered state 2.

次に、初期化プログラム18aが終了すると、タスクス
ケジューラ17が呼ばれる。タスクスケジューラ17は
、レディ状B3のタスクが1つしかないので、これをラ
ン状態4へ移行させ、タスクa1の実行が始まる。
Next, when the initialization program 18a ends, the task scheduler 17 is called. Since there is only one task in the ready state B3, the task scheduler 17 shifts it to the run state 4 and starts executing task a1.

次に、2つ目のタスクa2にRQSTシステムコールが
発行されたとする。なお、このシステムコールを出すの
は、タスクal収納のメモリA1又はタスク割込み処理
部16である。
Next, assume that an RQST system call is issued to the second task a2. Note that this system call is issued by the memory A1 storing the task al or by the task interrupt processing unit 16.

ここで、タスクa1はラン状態4であり、タスクa2は
レディ状態3であるが、いずれのタスクを実行させるか
はタスクスケジューラ17の処理による。
Here, task a1 is in run state 4 and task a2 is in ready state 3, but which task is to be executed depends on the processing of the task scheduler 17.

以上がタスクの登録から実行に至るプロセスであるが、
上記タスクスケジューラ17のスケジューリングの方式
には以下の■、■の2種類かあ、る。
The above is the process from task registration to execution.
There are two types of scheduling methods of the task scheduler 17 described below: (1) and (2).

■レディ状態のタスクの優先度を比較し、最も優先度の
高いタスクを実行させる。
■Compare the priorities of ready tasks and execute the task with the highest priority.

■タスクを次のタイマー割込みまで、あるいはそのタス
クの処理が終了するまで実行し、その後、次のタスクを
実行させる。
■Execute a task until the next timer interrupt or until the processing of that task is completed, and then execute the next task.

■は優先度方式、■はラウントロピン方式と呼ばれる。■ is called the priority method, and ■ is called the round tropin method.

次に、第5図〜第7図を用いてラウントロピン方式のタ
スクスケジューリングについて説明する。
Next, task scheduling using the round-tropin method will be explained using FIGS. 5 to 7.

第5図は実行されるタスクを示すものであり、タスク(
a)〜(e)までの5つのタスクを準備するものとする
Figure 5 shows the tasks to be executed, and shows the tasks (
Assume that five tasks a) to (e) are prepared.

第6図は第5図に示した各タスクの処理時間を示すもの
で、各タスクとも、タイマー割込みの間隔(以下「タイ
マーインターバル」という)の何倍の時間でタスクの実
行が終了するかを表わす。
Figure 6 shows the processing time of each task shown in Figure 5. For each task, the time taken to complete execution of the task is determined by how many times the timer interrupt interval (hereinafter referred to as "timer interval"). represent.

例えば、タスク(a)はタイマーインターバルの1.6
倍の時間で処理を行なう。
For example, task (a) has a timer interval of 1.6
Process in twice the time.

タスクスケジューリングの前提条件イ)1口)を次に示
す。
The prerequisites for task scheduling a) 1) are shown below.

イ)タスク(a)〜(e)はすべてレディ状B3である
b) Tasks (a) to (e) are all ready B3.

口)タスクの実行順序はタスク(al→(e)の順番で
ある。
口) The execution order of tasks is task (al→(e)).

第7図はタスクの実行状態を示す状態図であり、実線(
横線)部分が現在実行されているタスクを示し、実線上
の数値はそのタスクが実行された時間(タイマーインタ
ーバルを1.0とした場合の時間)を表わす。次に、第
7図を用いてタスクの実行状態について説明する。 ま
ず、タイマースケジューラ17はタスク(a)をラン状
態4(第3図参照)にする。タスク(a)の処理時間は
1.6であるため、処理が終了するまでにタイマー割込
みがかかる。そこで、タスクスケジューラ17はタスク
(a)の実行を中断し、次の実行予定タスクであるタス
ク(b)をラン状態4にする(状態21)。タスク(b
)の処理時間は0.8であるため、次のタイマー割込み
が来るまでに処理を終了する。次に、タスクスケジュー
ラ17はタスク(C)をラン状B4にするが(状態22
)、タスク(C)の処理時間は0.8であるにもかかわ
らずタスク(b)の実行でタイマーインターバルのほと
んどを使用したため、タスク(C1の実行途中でタイマ
ー割込みがかかり、タスクスケジューラ17はタスク(
d)をラン状態にする(状623)。このような動作を
続けることにより、タスク(a)〜タスクtelが交互
に実行され、マルチタスク処理を実行することができる
FIG. 7 is a state diagram showing the execution state of a task, and the solid line (
The portion (horizontal line) indicates the task currently being executed, and the numerical value on the solid line indicates the time for which the task was executed (time when the timer interval is 1.0). Next, the execution state of a task will be explained using FIG. 7. First, the timer scheduler 17 puts task (a) in run state 4 (see FIG. 3). Since the processing time of task (a) is 1.6, a timer interrupt is required until the processing is completed. Therefore, the task scheduler 17 suspends the execution of task (a) and puts task (b), which is the next scheduled task, into run state 4 (state 21). Task (b
) is 0.8, so the processing ends before the next timer interrupt arrives. Next, the task scheduler 17 puts task (C) into a run state B4 (state 22
), even though the processing time of task (C) is 0.8, most of the timer interval was used in the execution of task (b), so a timer interrupt occurred during the execution of task (C1), and the task scheduler 17 task(
d) is placed in a run state (state 623). By continuing such operations, tasks (a) to tel are executed alternately, making it possible to execute multitask processing.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のマルチタスクシステムは以上のように構成されて
いるので、1回の実行時にタイマーインターバルの値よ
り少ない時間しか割り当てられない場合がある。このた
め、処理時間がタイマーインターバルより短いタスクで
も、処理終了までにタイマーインターバルの数倍の時間
を要する場合があるという問題があった。
Since the conventional multitasking system is configured as described above, there are cases where less time than the timer interval value is allocated to one execution. For this reason, there is a problem in that even a task whose processing time is shorter than the timer interval may require several times the timer interval to complete the processing.

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、1回のタスクの実行時に少なく
ともタイマーインターバルの時間は処理を続行させるマ
ルチタスクシステムを提供することにある。
The present invention has been made in view of these points, and an object of the present invention is to provide a multitasking system that allows processing to continue for at least the timer interval during execution of one task.

〔課題を解決するための手段〕[Means to solve the problem]

このような目的を達成するために本発明によるマルチタ
スクシステムは、通常のタイマー装置の他に、タスクス
ケジューリング専用タイマー装置と、実行中のタスクの
処理が終了して次のタスクを実行させるときにタスクス
ケジューリング専用タイマー装置のカウント値をリセッ
トするタイマーリセット装置とを設けたものである。
In order to achieve this purpose, the multitasking system according to the present invention includes, in addition to a normal timer device, a timer device dedicated to task scheduling, and a timer device that is used when the processing of the current task is completed and the next task is executed. The present invention is provided with a timer reset device that resets the count value of a timer device dedicated to task scheduling.

〔作用〕[Effect]

本発明によるマルチタスクシステムにおいては、実行中
のタスクの処理が終了し、次のタスクをラン状態にする
際、タイマーリセット装置を起動してタスクスケジュー
リング専用タイマー装置のカウント値をリセットする。
In the multitasking system according to the present invention, when the processing of the task being executed is completed and the next task is placed in a running state, the timer reset device is activated to reset the count value of the timer device dedicated to task scheduling.

〔実施例〕〔Example〕

第1図は、本発明に係わるマルチタスクシステムの一実
施例を示す構成図である。同図において、19はタスク
スケジューリング専用に使用されるタスクスケジューリ
ング専用タイマー装置、20はタスクスケジューリング
専用タイマー装置19のカウント値をリセットするタイ
マーリセット装置である。なお、第1図において第4図
と同一部分又は相当部分には同一符号が付しである。
FIG. 1 is a block diagram showing an embodiment of a multitasking system according to the present invention. In the figure, 19 is a task scheduling timer device used exclusively for task scheduling, and 20 is a timer reset device for resetting the count value of the task scheduling timer device 19. In FIG. 1, the same or equivalent parts as in FIG. 4 are given the same reference numerals.

第2図は本実施例によるタスクの実行状態を示す状態図
で、実′ftIA(横線)部分が現在実行されているタ
スクを示し、実線上の数値はそのタスクが実行された時
間(タイマーインターバルを1.0とした場合の時間)
を表わす。
FIG. 2 is a state diagram showing the execution state of a task according to this embodiment, where the real 'ftIA (horizontal line) part indicates the task currently being executed, and the numerical value on the solid line indicates the time that the task was executed (timer interval). (time when 1.0)
represents.

次に、第2図を用いて動作について説明する。Next, the operation will be explained using FIG. 2.

まず、実行されるタスクとして第5図に示すタスク(a
)〜タスク(e)の5つのタスクを準備するものとし、
タスクスケジューリングの前提条件■、■を次に示す。
First, as a task to be executed, the task (a
) to task (e) shall be prepared,
The prerequisites for task scheduling are shown below.

■タスク(a)〜タスク(e)はすべてレディ状B3で
ある。
■Tasks (a) to (e) are all ready B3.

■タスクの実行順序はタスク(a)→タスク(e)の順
である。
(2) The execution order of tasks is task (a) → task (e).

まず、クスクス与ジューラ17はタスク(a)をラン状
B4にする。タスク(a)の処理時間は1.6であるか
ら、処理が終了するまでにタイマー割込みがかがり、タ
スクスケジューラ17はタスク(a)の実行を中断し、
次の実行タスクであるタスク(blをラン状態4にする
(状831)、タスク(blの処理時間は0.8である
ため、タイマー割込みがかかる前に処理を終了する。こ
のとき、タスクスケジューラl7は次の実行タスクであ
るタスクTC)をラン状態4にするとともに、タイマー
リセット装置2oを起動してタスクスケジューリング専
用タイマー装置19のカウント値をクリアする(時刻T
I、状態32)0次にタスク(C)が実行されるわけで
あるが、タスクスケジューリング専用タイマー装置19
のカウント値がリセットされているので、実行18間0
.8のタスク(C1にもタイマーインターバルの時間1
.0が処理時間として与えられるので、次のタイマー割
込みまでにタスク(C)の処理は終了することができる
。なお、第2図で時刻T2〜T5はリセットのかかる時
刻を示す。
First, the giggle providing scheduler 17 converts task (a) into a run B4. Since the processing time of task (a) is 1.6, a timer interrupt occurs before the processing is completed, and the task scheduler 17 interrupts the execution of task (a).
The next task to be executed, task (bl), is set to run state 4 (state 831), and the processing time of task (bl is 0.8, so the processing ends before the timer interrupt occurs. At this time, the task scheduler l7 puts the next execution task (task TC) into run state 4, and activates the timer reset device 2o to clear the count value of the task scheduling dedicated timer device 19 (at time T
I, state 32) 0 Task (C) will be executed next, but the task scheduling dedicated timer device 19
Since the count value of has been reset, it remains 0 for 18 executions.
.. 8 task (C1 also has timer interval time 1
.. Since 0 is given as the processing time, the processing of task (C) can be completed before the next timer interrupt. In addition, in FIG. 2, times T2 to T5 indicate times at which the reset is required.

以上のようにして、マルチタスクシステムを実現する。In the manner described above, a multitasking system is realized.

なお、上記実施例では、タスクスケジューリング専用タ
イマー装置19のカウント値をクリアするのにタイマー
リセット装置20を用いたが、この処理をタスクスケジ
ューラ17で行なってもよい。
In the above embodiment, the timer reset device 20 is used to clear the count value of the task scheduling dedicated timer device 19, but this process may be performed by the task scheduler 17.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によるマルチタスクシステム
は、1回のタスク実行時に必ずタイマーインターバルの
時間を処理時間として与えるようにしたことにより、複
数のタスクをマルチタスクで動作させるとき、処理時間
の短いタスクが他のタスクの終了を待つということが少
なくなり、効率的なタスクスケジューリングを行なうこ
とができる効果がある。
As explained above, the multitasking system according to the present invention always gives the timer interval time as the processing time when executing a single task. Tasks are less likely to have to wait for other tasks to finish, resulting in more efficient task scheduling.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係わるマルチタスクシステムの一実施
例を示す構成図、第2図は第1図の実施例におけるタス
クの実行状態を示す状態図、第3図はタスクの状態遷移
を示す状態図、第4図は従来のマルチタスクシステムを
示す構成図、第5図は一般的なタスクの構成を示す構成
図、第6図は各タスクの処理時間を示す説明図、第7図
は従来のマルチタスクシステムにおけるタスクの実行状
態を示す状態図である。 11・・・CPU、12・・・メモリ部、13・・・タ
イマー装!、14・・・モニタ、15・・・システムコ
ール処理部、16・・・タイマー割込み処理部、17・
・・タスクスケジューラ、18・・・初期化プログラム
部、19・・・タスクスケジューリング専用タイマー装
置、20・・・タイマーリセット装置、A1〜An・・
・メモリ。
FIG. 1 is a configuration diagram showing an embodiment of a multitasking system according to the present invention, FIG. 2 is a state diagram showing the execution state of a task in the embodiment of FIG. 1, and FIG. 3 is a state diagram showing the state transition of a task. FIG. 4 is a configuration diagram showing a conventional multitasking system, FIG. 5 is a configuration diagram showing a general task configuration, FIG. 6 is an explanatory diagram showing the processing time of each task, and FIG. 7 is a state diagram. FIG. 2 is a state diagram showing the execution state of tasks in a conventional multitasking system. 11...CPU, 12...Memory part, 13...Timer device! , 14... Monitor, 15... System call processing section, 16... Timer interrupt processing section, 17.
...Task scheduler, 18...Initialization program section, 19...Task scheduling dedicated timer device, 20...Timer reset device, A1-An...
·memory.

Claims (1)

【特許請求の範囲】[Claims] 複数個のタスク等のプログラムの実行を行なう中央処理
装置と、複数個のタスク等のプログラムを格納するメモ
リ部と、一定時間毎に前記中央処理装置に対して割込み
を発生させるタイマー装置とを有する計算機システムに
おいて、タスクスケジューリング専用に使用されるタス
クスケジューリング専用タイマー装置と、このタスクス
ケジューリング専用タイマー装置のカウント値をリセッ
トするタイマーリセット装置とを備え、前記中央処理装
置は前記タスクスケジューリング専用タイマー装置から
割込みが発生した場合に複数個存在するタスクの中から
1つを選択して選択されたタスクを実行させ、前記タイ
マーリセット装置は各タスクの実行に際し前記タスクス
ケジューリング専用タイマー装置のカウント値をリセッ
トすることにより各タスクに最低タイマー割込み間隔の
時間を割り当てるマルチタスクシステム。
It has a central processing unit that executes programs such as a plurality of tasks, a memory unit that stores programs such as a plurality of tasks, and a timer device that generates an interrupt to the central processing unit at fixed time intervals. A computer system comprising: a task scheduling dedicated timer device used exclusively for task scheduling; and a timer reset device resetting a count value of the task scheduling dedicated timer device, wherein the central processing unit receives an interrupt from the task scheduling dedicated timer device. If this occurs, one of the plurality of tasks is selected and the selected task is executed, and the timer reset device resets the count value of the task scheduling dedicated timer device upon execution of each task. A multitasking system that allocates the minimum timer interrupt interval time to each task.
JP4106588A 1988-02-24 1988-02-24 Multitask system Pending JPH01216432A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4106588A JPH01216432A (en) 1988-02-24 1988-02-24 Multitask system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4106588A JPH01216432A (en) 1988-02-24 1988-02-24 Multitask system

Publications (1)

Publication Number Publication Date
JPH01216432A true JPH01216432A (en) 1989-08-30

Family

ID=12598032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4106588A Pending JPH01216432A (en) 1988-02-24 1988-02-24 Multitask system

Country Status (1)

Country Link
JP (1) JPH01216432A (en)

Similar Documents

Publication Publication Date Title
US5390329A (en) Responding to service requests using minimal system-side context in a multiprocessor environment
US5452452A (en) System having integrated dispatcher for self scheduling processors to execute multiple types of processes
US7650601B2 (en) Operating system kernel-assisted, self-balanced, access-protected library framework in a run-to-completion multi-processor environment
US6658448B1 (en) System and method for assigning processes to specific CPU's to increase scalability and performance of operating systems
US5666523A (en) Method and system for distributing asynchronous input from a system input queue to reduce context switches
US20100199288A1 (en) Multi-Tasking Real-Time Operating System for Microprocessors with Limited Memory
JP2561801B2 (en) Method and system for managing process scheduling
JPH05216851A (en) Method for high-speed communication between user program and operating system
WO2004063879A2 (en) Context switching for partial and start-over threads in embedded real-time kernel
EP0052713B1 (en) A process management system for scheduling work requests in a data processing system
JP3644042B2 (en) Multitask processing device
JP2636722B2 (en) Multitask execution management method
JP2693916B2 (en) Task scheduling method
JPH01216432A (en) Multitask system
JPH05108380A (en) Data processing system
JPH05324569A (en) Interruption control system
JPH09160790A (en) Device and method for task schedule
JPS63636A (en) Task control system
JP2553526B2 (en) Multitasking processor
JP2579008B2 (en) Time-division multitasking execution device
JPH11249917A (en) Parallel computers, their batch processing method, and storage medium
KR100324264B1 (en) Method for interrupt masking of real time operating system
JPS63127303A (en) Programmable controller
JPH0778091A (en) Multitask managing method
WO1992003784A1 (en) Scheduling method for a multiprocessing operating system