JPH0121230B2 - - Google Patents

Info

Publication number
JPH0121230B2
JPH0121230B2 JP56199492A JP19949281A JPH0121230B2 JP H0121230 B2 JPH0121230 B2 JP H0121230B2 JP 56199492 A JP56199492 A JP 56199492A JP 19949281 A JP19949281 A JP 19949281A JP H0121230 B2 JPH0121230 B2 JP H0121230B2
Authority
JP
Japan
Prior art keywords
etching
ccl
gas
plasma
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56199492A
Other languages
Japanese (ja)
Other versions
JPS58100683A (en
Inventor
Masakatsu Kimizuka
Kazuo Hirata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP19949281A priority Critical patent/JPS58100683A/en
Publication of JPS58100683A publication Critical patent/JPS58100683A/en
Publication of JPH0121230B2 publication Critical patent/JPH0121230B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は高周波放電によつて生じる反応ガスの
プラズマを利用して多結晶シリコンの微細加工が
できるプラズマエツチング方法に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a plasma etching method capable of microfabrication of polycrystalline silicon using plasma of a reactive gas generated by high frequency discharge.

近年、半導体装置の製造工程におけるシリコン
の微細加工法として、フレオンガスなどの高周波
グロー放電によるプラズマを利用するプラズマエ
ツチング法が盛んに利用されるようになつてい
る。
In recent years, a plasma etching method that utilizes plasma generated by high-frequency glow discharge of Freon gas or the like has been widely used as a silicon microfabrication method in the manufacturing process of semiconductor devices.

多結晶シリコンのプラズマエツチングには
CCl4、CCl3F、CCl2F2、CClF3、CF4のようなガ
スが用いられる場合が多い。これらのガスによる
エツチングの最大の問題点はアンダカツトであ
る。アンダカツトの程度は真空度等のエツチング
条件、エツチングガス種、多結晶シリコンの材質
によつて異なる。例えばCF4やCClF3の場合には
多結晶シリコンの材質にかかわらず多結晶シリコ
ンの膜厚と同程度以上のアンダカツトが生じる。
CCl4、CCl3F、CCl2F2では、CF4とCClF3の場合
に比較するとアンダカツトの程度は小さい。しか
し、多結晶シリコン中のPやAsのような不純物
量によつてアンダカツト量が影響をうける。ま
た、真空度は高真空なほどアンダカツトが小さく
なる傾向がある。
For plasma etching of polycrystalline silicon
Gases such as CCl 4 , CCl 3 F, CCl 2 F 2 , CClF 3 and CF 4 are often used. The biggest problem with etching using these gases is undercuts. The degree of undercutting varies depending on the etching conditions such as the degree of vacuum, the type of etching gas, and the material of polycrystalline silicon. For example, in the case of CF 4 or CClF 3 , undercuts occur that are at least as thick as the polycrystalline silicon film, regardless of the material of the polycrystalline silicon.
In CCl 4 , CCl 3 F, and CCl 2 F 2 , the degree of undercut is smaller than in the case of CF 4 and CClF 3 . However, the amount of undercut is affected by the amount of impurities such as P and As in polycrystalline silicon. Furthermore, the higher the degree of vacuum, the smaller the undercut tends to be.

しかしながら、このようなガスを用いた従来法
によれば、最良の場合でも厚さ0.5μmの多結晶シ
リコン膜をエツチングしてアンダカツトを0.1μm
以下に抑制することは困難であつた。
However, according to the conventional method using such a gas, in the best case, a polycrystalline silicon film with a thickness of 0.5 μm is etched and the undercut is reduced to 0.1 μm.
It was difficult to suppress it below.

一方、半導体集積回路にはますます微細なパタ
ンが必要とされるようになつており、そのためア
ンダカツトに対する要求も厳しくなつている。例
えば、パタン幅0.7〜0.8μmでアンダカツト量
0.05μm以下という要求は近い将来必ず生ずると
考えられる。そのため、アンダカツトをいかにし
て小さくするかということが、エツチング技術に
とつて極めて重要になつている。
On the other hand, semiconductor integrated circuits require increasingly finer patterns, and therefore the requirements for undercuts are also becoming more severe. For example, if the pattern width is 0.7 to 0.8 μm, the amount of undercut
It is thought that the demand for 0.05 μm or less will definitely arise in the near future. Therefore, how to reduce the size of the undercut has become extremely important in etching technology.

したがつて、従来技術の上記欠点は半導体集積
回路素子製作におけるエツチング工程にとつては
致命的なものであるといえる。
Therefore, it can be said that the above-mentioned drawbacks of the prior art are fatal to the etching process in the manufacture of semiconductor integrated circuit devices.

本発明は、これらの欠点を解決するために、反
応ガスとしてCCl4、CCl3F、CCl2F2、CClF3およ
びCF4のうち少なくとも1種を含み、かつH2を含
む混合ガスを使用することにより多結晶シリコン
に対して適度のエツチング速度を維持し、かつサ
イドエツチングの無いプラズマエツチング方法を
提供するものである。
In order to solve these drawbacks, the present invention uses a mixed gas containing at least one of CCl 4 , CCl 3 F, CCl 2 F 2 , CClF 3 and CF 4 and H 2 as a reaction gas. This provides a plasma etching method that maintains an appropriate etching rate for polycrystalline silicon and eliminates side etching.

上記の目的を達成するため本発明は被エツチン
グ試料を載置する試料電極と該試料電極に対向す
る対向電極とを備えたエツチング室内に反応ガス
を流入させつつ排気し、該エツチング室内を一定
範囲内の真空度に保つて前記両電極に高周波電圧
を印加して発生させたガスプラズマを利用して前
記被エツチング試料をエツチングする方法におい
て、前記反応ガスに少なくともCCl4、CCl3F、
CCl2F2、CClF3およびCF4のうちの少なくとも1
種を含み、かつH2を含む混合ガスを用い、該混
合ガス中のH2の混入量が15〜50%であるガスを
使用することを特徴とするプラズマエツチング方
法を発明の要旨とするものである。
In order to achieve the above object, the present invention has an etching chamber equipped with a sample electrode on which a sample to be etched is placed and a counter electrode facing the sample electrode. In the method of etching the sample to be etched using gas plasma generated by applying a high frequency voltage to both the electrodes while maintaining the degree of vacuum in the etching chamber, the reaction gas contains at least CCl 4 , CCl 3 F,
At least one of CCl 2 F 2 , CClF 3 and CF 4
The gist of the invention is a plasma etching method characterized by using a mixed gas containing seeds and H 2 and in which the amount of H 2 mixed in the mixed gas is 15 to 50%. It is.

次に本発明の実施例を添附図面について説明す
る。なお実施例は一つの例示であつて、本発明の
精神を逸脱しない範囲内で、種々の変更あるいは
改良を行いうることは云うまでもない。
Next, embodiments of the present invention will be described with reference to the accompanying drawings. It should be noted that the embodiments are merely illustrative, and it goes without saying that various changes and improvements can be made without departing from the spirit of the present invention.

第1図は本発明に使用するプラズマエツチング
装置の断面図の一例である。図において1は反応
室、2及び3は反応室内に互に平行に設置された
試料電極及び対向電極、4は試料電極2に付設さ
れ、エツチング用反応ガスを両電極間に導入する
ガス導入管、5は反応室1に取付けられ、反応室
内のガス体を外部に排気するガス排気管、6は試
料電極2に載置されてエツチングされる被エツチ
ング材、7は両電極に接続されエツチング用反応
ガスのプラズマを発生するための高周波電源であ
る。なお、両電極の間隔は2〜10cmが一般的であ
る。
FIG. 1 is an example of a sectional view of a plasma etching apparatus used in the present invention. In the figure, 1 is a reaction chamber, 2 and 3 are a sample electrode and a counter electrode installed in parallel to each other in the reaction chamber, and 4 is a gas introduction tube attached to the sample electrode 2 to introduce the reaction gas for etching between the two electrodes. , 5 is a gas exhaust pipe that is attached to the reaction chamber 1 and exhausts the gas inside the reaction chamber to the outside, 6 is a material to be etched that is placed on the sample electrode 2, and 7 is an etching pipe that is connected to both electrodes. This is a high frequency power source for generating plasma of reactive gas. Note that the distance between both electrodes is generally 2 to 10 cm.

このように構成されたプラズマエツチング装置
を用いて、被エツチング材6をエツチングするに
は反応ガスを反応室内に導入しながら真空ポンプ
によりガス排気管5より排気して反応室内を10-3
〜数Torrの真空度に保ちつつ両電極間に数100V
〜数KV、13.56MHzの高周波電圧を印加し、高周
波グロー放電によるプラズマを発生させる。この
プラズマ中に存在する活性な化学種が単結晶シリ
コンや多結晶シリコンのような被エツチング材と
反応して揮発性化合物を生成し、これが排気管5
からエツチング室外へ排気除去されることによつ
てエツチングが進行する。
To etch the material to be etched 6 using the plasma etching apparatus configured as described above, a reaction gas is introduced into the reaction chamber and exhausted from the gas exhaust pipe 5 using a vacuum pump, and the inside of the reaction chamber is heated at 10 -3
~Several 100V between both electrodes while maintaining a vacuum of several Torr
A high frequency voltage of ~ several KV and 13.56 MHz is applied to generate plasma by high frequency glow discharge. The active species present in this plasma react with the material to be etched, such as monocrystalline silicon or polycrystalline silicon, producing volatile compounds that
The etching progresses by being exhausted and removed from the etching chamber.

本発明のプラズマエツチング方法を以下実施例
によつて詳細に説明する。
The plasma etching method of the present invention will be explained in detail below using Examples.

反応室内の試料電極2上に被エツチング材6を
載置し、反応室内を真空ポンプを用いて排気し、
真空度が充分低くなつた後、ガス導入管4からエ
ツチング用反応ガスとして、例えばCCl2F2
50SCCM、H2を25SCCM導入し、反応室内の真
空度を0.18Torrに保つ。400W(13.56MHz)の高
周波電力を両電極間に印加し、CCl2F2とH2混合
ガスのプラズマを生じさせ、エツチングを行な
う。このような条件でエツチングしたとき、被エ
ツチング材6としてのAsドープ多結晶シリコン
膜のエツチレートは540Å/分であつた。エツチ
ングマスク材として通常使用されているホトレジ
ストAZ―1370(シツプレー社製商品名)に対する
エツチング速度は170Å/分であつた。また、エ
ツチング後のAsドープ多結晶シリコン膜のパタ
ン断面を走査型電子顕微鏡で観察したところアン
ダカツトは0.05μm以下であつた。
The material to be etched 6 is placed on the sample electrode 2 in the reaction chamber, and the reaction chamber is evacuated using a vacuum pump.
After the degree of vacuum has become sufficiently low, for example, CCl 2 F 2 is introduced as an etching reaction gas from the gas introduction pipe 4.
Introduce 50 SCCM of H 2 and 25 SCCM of H 2 and maintain the vacuum level in the reaction chamber at 0.18 Torr. A high frequency power of 400 W (13.56 MHz) is applied between both electrodes to generate plasma of CCl 2 F 2 and H 2 mixed gas to perform etching. When etched under these conditions, the etching rate of the As-doped polycrystalline silicon film as the material to be etched 6 was 540 Å/min. The etching rate for photoresist AZ-1370 (trade name, manufactured by Shippray Co., Ltd.), which is commonly used as an etching mask material, was 170 Å/min. Furthermore, when the cross section of the pattern of the As-doped polycrystalline silicon film after etching was observed with a scanning electron microscope, the undercut was 0.05 μm or less.

例えばシリコンゲート形MOS集積回路の製造
工程において、シリコン基板の上にゲート酸化膜
となる二酸化シリコンを形成し、さらにゲートシ
リコン膜となるAsドープ多結晶シリコン膜を形
成する。このような構造をもつたAsドープ多結
晶シリコン層をレジストをマスクとして選択的に
エツチングする場合には、適度なエツチレートを
有し、エツチングパタンにアンダーカツトのない
ことが要求される。上記の実施例では、Asドー
プ多結晶シリコン膜の厚さを5000Åとするとエツ
チング時間は約10分となり、実用性ならびに制御
性の観点からエツチレートは適度な値であると言
える。また、エツチングパタンのアンダカツトが
0.05μm以下であるために従来と比べ格段に高精
度な微細加工が容易に実現できる。
For example, in the manufacturing process of a silicon gate type MOS integrated circuit, silicon dioxide is formed as a gate oxide film on a silicon substrate, and an As-doped polycrystalline silicon film is further formed as a gate silicon film. When selectively etching an As-doped polycrystalline silicon layer having such a structure using a resist as a mask, the etching pattern is required to have an appropriate etching rate and no undercuts. In the above example, when the thickness of the As-doped polycrystalline silicon film is 5000 Å, the etching time is about 10 minutes, and the etching rate can be said to be an appropriate value from the viewpoint of practicality and controllability. Also, the undercut of the etching pattern
Since it is 0.05 μm or less, microfabrication with much higher precision than conventional methods can be easily achieved.

エツチング用反応ガスにCCl4、CCl3F、
CCl2F2、CClF3あるいはCF4とH2の混合ガスを使
用すると被エツチング材6にアンダーカツトが生
じないのは何に起因するかについての詳細は不明
であるが、次のようなことが推測される。CCl4
CCl3F、CCl2F2、CClF3あるいはCF4とH2の混合
ガスのグロー放電プラズマでは塩素イオンあるい
はラジカルや弗素ラジカルなどが主要因となるエ
ツチング反応と、これと並行してCCl4、CCl3F、
CCl2F2、CClF3あるいはCF4やH2等から解離する
炭素原子や水素原子などが主要因となるプラズマ
重合反応が起る。被エツチング材6の表面では、
エツチング反応とプラズマ重合反応が並列的に行
なわれているためにエツチングの進行とともにレ
ジスト膜およびAsドープ多結晶シリコン膜の側
壁にプラズマ重合物が付着する。エツチングパタ
ン側壁では、そこに付着した重合物のために横方
向へのエツチングの阻止されるが、基板面と平行
な面では基板面に垂直に入射するイオンのために
重合物の成長が阻止され、エツチングが進行する
ものと推測される。本実施例により、プラズマエ
ツチングした後の被エツチング材を走査型電子顕
微鏡で観察し、Asドープ多結晶シリコン膜の側
壁に重合物の薄膜が付着していることを確認し
た。
CCl 4 , CCl 3 F,
The details of why undercuts do not occur in the material to be etched 6 when CCl 2 F 2 , CClF 3 or a mixed gas of CF 4 and H 2 are used are unknown, but the following may be the reason. is estimated. CCl4 ,
In the glow discharge plasma of CCl 3 F, CCl 2 F 2 , CClF 3 or a mixed gas of CF 4 and H 2 , an etching reaction mainly caused by chlorine ions, radicals, fluorine radicals, etc. occurs, and in parallel with this, CCl 4 , CCl3F ,
A plasma polymerization reaction occurs in which carbon atoms, hydrogen atoms, etc. dissociated from CCl 2 F 2 , CClF 3 , CF 4 , H 2 , etc. are the main factors. On the surface of the material to be etched 6,
Since the etching reaction and the plasma polymerization reaction are carried out in parallel, plasma polymers adhere to the side walls of the resist film and the As-doped polycrystalline silicon film as the etching progresses. On the side walls of the etching pattern, etching is prevented in the lateral direction due to polymers attached thereto, but on surfaces parallel to the substrate surface, growth of polymers is inhibited due to ions incident perpendicularly to the substrate surface. It is assumed that etching progresses. In this example, the material to be etched after plasma etching was observed with a scanning electron microscope, and it was confirmed that a thin film of a polymer was attached to the side wall of the As-doped polycrystalline silicon film.

第2図は、一例としてCCl2F250SCCMに対す
るH2の混入量を変えた場合のAsドープ多結晶シ
リコンのエツチレート(折線Aで示す)とアンダ
ーカツト量(折線Bで示す)の関係を示したもの
である。このときのエツチング条件は、RF電力
400W、圧力0.18Torr一定とした。CCl2F2単独の
場合にはエツチレートは770Å/分と比較的大き
な値を示し、アンダーカツト量も膜厚0.5μmに対
し0.16μmと約3割強の値を示している。一方
CCl2F2にH2を混入した場合には混入量を15〜50
%にするとエツチレートは520〜500Å/分とな
り、アンダーカツト量は0.06〜0.02μmに減少して
いる。このようにH2を混入しても、適度のエツ
チレートを有しているために実用性があり、かつ
制御性の良いエツチングが可能であり、アンダー
カツトのほとんど無いエツチングパタンが形成で
きる。なお、H2混入量が50%を越えると図には
示してないが、エツチレートが急激に減少するた
めに実用的でない。又H2の混入量が15%未満の
場合は、アンダカツトを抑制する効果が減少す
る。
Figure 2 shows, as an example, the relationship between the etching rate (indicated by broken line A) and the undercut amount (indicated by broken line B) of As-doped polycrystalline silicon when the amount of H 2 mixed in CCl 2 F 2 50 SCCM is changed. It is something that The etching conditions at this time are RF power
400W and constant pressure 0.18Torr. In the case of CCl 2 F 2 alone, the etching rate shows a relatively large value of 770 Å/min, and the amount of undercut also shows a value of 0.16 μm, which is about 30% more than the film thickness of 0.5 μm. on the other hand
When H2 is mixed into CCl2F2 , the amount of mixing should be 15 to 50
%, the etching rate is 520 to 500 Å/min, and the amount of undercut is reduced to 0.06 to 0.02 μm. Even when H 2 is mixed in this way, it is practical because it has an appropriate etching rate, and etching with good controllability is possible, and an etching pattern with almost no undercuts can be formed. Although it is not shown in the figure, if the amount of H 2 mixed exceeds 50%, the etching rate will decrease rapidly, making it impractical. Furthermore, if the amount of H 2 mixed in is less than 15%, the effect of suppressing undercuts decreases.

第1図および第2図にはAsドープ多結晶シリ
コン膜の実施例について示したが、Pドープ多結
晶シリコンなど他の不純物をドープした多結晶シ
リコン膜および不純物を含まない多結晶シリコン
膜の如き被エツチング材に関しても同様な傾向を
示す。
Although FIGS. 1 and 2 show examples of As-doped polycrystalline silicon films, other impurity-doped polycrystalline silicon films such as P-doped polycrystalline silicon films and impurity-free polycrystalline silicon films are also available. A similar tendency is observed for the material to be etched.

なお本実施例ではエツチングガスとして
CCl2F2のみについて示したが、本発明は上述し
たようにプラズマ重合を積極的に利用するために
H2を混入せしめるものである。そのためH2を混
入せしめるガスがCCl4、CCl3F、CCl2F2
CClF3、CF4のいずれもしくはそれらの混合物、
また、それらと他のN2やArとの混合ガスであつ
てもH2の混入量を調節することによりプラズマ
重合を生じさせてアンダカツトを防止することが
できる。しかして、本発明にCCl2F2に限定され
るものではない。
In this example, as the etching gas,
Although only CCl 2 F 2 was shown, the present invention is intended to actively utilize plasma polymerization as described above.
This allows H 2 to be mixed in. Therefore, the gases that mix H 2 are CCl 4 , CCl 3 F, CCl 2 F 2 ,
CClF 3 , CF 4 or a mixture thereof;
Furthermore, even in the case of a mixed gas of these and other N 2 or Ar, by adjusting the amount of H 2 mixed in, plasma polymerization can be caused and undercuts can be prevented. However, the present invention is not limited to CCl 2 F 2 .

本発明は以上説明したようにエツチング反応ガ
スにCCl4、CCl3F、CCl2F2、CClF3およびCF4
うち少なくとも1種を含み、かつH2を含む混合
ガスを使用することにより、多結晶シリコンのエ
ツチングパタンにアンダーカツトがなく、かつ実
用性、制御性のよいエツチレートを保持すること
ができるので、半導体素子製造におけるエツチン
グ工程での歩留り向上に寄与するものである。
As explained above, the present invention uses a mixed gas containing at least one of CCl 4 , CCl 3 F, CCl 2 F 2 , CClF 3 and CF 4 and H 2 as an etching reaction gas. Since there is no undercut in the etching pattern of polycrystalline silicon and it is possible to maintain an etching rate with good practicality and controllability, it contributes to improving the yield in the etching process in the manufacture of semiconductor devices.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に使用するプラズマエツチング
装置の断面図、第2図は本発明によるCCl2F2
H2の混合ガスのプラズマ放電により、Asドープ
多結晶シリコン膜をエツチングした場合のH2
入量に対するエツチレートとアンダカツト量の関
係を示す図であり、図中Aはエツチレート、Bは
アンダカツト量を示す。 1……反応室、2……試料電極、3……対向電
極、4……ガス導入管、5……ガス排出管、6…
…被エツチング材、7……高周波電源。
Figure 1 is a cross-sectional view of the plasma etching apparatus used in the present invention, and Figure 2 is a cross - sectional view of the plasma etching apparatus used in the present invention.
This is a diagram showing the relationship between the etching rate and the undercut amount with respect to the amount of H 2 mixed in when an As-doped polycrystalline silicon film is etched by plasma discharge of a mixed gas of H 2. In the figure, A indicates the etching rate and B indicates the amount of undercut. . DESCRIPTION OF SYMBOLS 1...Reaction chamber, 2...Sample electrode, 3...Counter electrode, 4...Gas introduction tube, 5...Gas exhaust tube, 6...
...Material to be etched, 7...High frequency power supply.

Claims (1)

【特許請求の範囲】[Claims] 1 被エツチング試料を載置する試料電極と該試
料電極に対向する対向電極とを備えたエツチング
室内に反応ガスを流入させつつ排気し、該エツチ
ング室内を一定範囲内の真空度に保つて前記両電
極に高周波電圧を印加して発生させたガスプラズ
マを利用して前記被エツチング試料をエツチング
する方法において、被エツチング試料がシリコン
薄膜であり、前記反応ガスに少なくともCCl4
CCl3F,CCl2F2およびCClF3のうちの少なくとも
1種を含み、かつH2を含む混合ガスを用いて、
上記エツチング室内の圧力を10-3Torr〜数Torr
として該混合ガス中のH2の混入量が15〜50%で
あるガスを使用することを特徴とするプラズマエ
ツチング方法。
1. A reaction gas is introduced into an etching chamber equipped with a sample electrode on which the sample to be etched is placed and a counter electrode facing the sample electrode while exhausting the etching chamber. In the method of etching the sample to be etched using gas plasma generated by applying a high frequency voltage to an electrode, the sample to be etched is a silicon thin film, and the reaction gas contains at least CCl 4 ,
Using a mixed gas containing at least one of CCl 3 F, CCl 2 F 2 and CClF 3 and containing H 2 ,
The pressure in the etching chamber above is 10 -3 Torr to several Torr.
A plasma etching method characterized in that a gas in which the amount of H 2 mixed in the mixed gas is 15 to 50% is used as the plasma etching method.
JP19949281A 1981-12-12 1981-12-12 Plasma etching method Granted JPS58100683A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19949281A JPS58100683A (en) 1981-12-12 1981-12-12 Plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19949281A JPS58100683A (en) 1981-12-12 1981-12-12 Plasma etching method

Publications (2)

Publication Number Publication Date
JPS58100683A JPS58100683A (en) 1983-06-15
JPH0121230B2 true JPH0121230B2 (en) 1989-04-20

Family

ID=16408708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19949281A Granted JPS58100683A (en) 1981-12-12 1981-12-12 Plasma etching method

Country Status (1)

Country Link
JP (1) JPS58100683A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043829A (en) * 1983-08-19 1985-03-08 Anelva Corp Dry etching method
JPS60165725A (en) * 1984-02-08 1985-08-28 Toshiba Corp Dry etching method
US4528066A (en) * 1984-07-06 1985-07-09 Ibm Corporation Selective anisotropic reactive ion etching process for polysilicide composite structures
JPS6191928A (en) * 1984-10-11 1986-05-10 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH0727889B2 (en) * 1985-08-27 1995-03-29 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Plasma etching method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154582A (en) * 1979-05-21 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Gas plasma etching method
JPS5658972A (en) * 1979-10-16 1981-05-22 Chiyou Lsi Gijutsu Kenkyu Kumiai Dry etching method
JPS5681678A (en) * 1979-12-05 1981-07-03 Toshiba Corp Method and apparatus for plasma etching

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154582A (en) * 1979-05-21 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Gas plasma etching method
JPS5658972A (en) * 1979-10-16 1981-05-22 Chiyou Lsi Gijutsu Kenkyu Kumiai Dry etching method
JPS5681678A (en) * 1979-12-05 1981-07-03 Toshiba Corp Method and apparatus for plasma etching

Also Published As

Publication number Publication date
JPS58100683A (en) 1983-06-15

Similar Documents

Publication Publication Date Title
US4734157A (en) Selective and anisotropic dry etching
US6069092A (en) Dry etching method and semiconductor device fabrication method
KR100465947B1 (en) Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
US5310454A (en) Dry etching method
US4473435A (en) Plasma etchant mixture
US7056830B2 (en) Method for plasma etching a dielectric layer
WO1999016110A2 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
US6171974B1 (en) High selectivity oxide etch process for integrated circuit structures
KR100382720B1 (en) Semiconductor etching apparatus and etching method of semiconductor devices using the semiconductor etching apparatus
US6136722A (en) Plasma etching method for forming hole in masked silicon dioxide
TWI810396B (en) dry etching method
US5880037A (en) Oxide etch process using a mixture of a fluorine-substituted hydrocarbon and acetylene that provides high selectivity to nitride and is suitable for use on surfaces of uneven topography
KR100856005B1 (en) Method of etching carbon-containing silicon oxide films
US20030235993A1 (en) Selective etching of low-k dielectrics
US6815369B2 (en) Method for monitoring deposition reaction during processing the surface of a semiconductor substrate
US6986851B2 (en) Dry developing method
JPH0121230B2 (en)
JPH09172005A (en) Method of etching oxide by plasma, which can show high selectivity for nitride
US20020132488A1 (en) Method of etching tantalum
Smolinsky et al. Reactive ion etching of silicon oxides with ammonia and trifluoromethane. The role of nitrogen in the discharge
JPH09116149A (en) Polyside gate formation of semiconductor device
JPH0251987B2 (en)
JP3271373B2 (en) Dry etching method
JP3363782B2 (en) Highly selective oxide etching process for integrated circuit structures
WO2023100476A1 (en) Method for forming deposition film