JPH01211878A - Rehabilitation of i/o pin - Google Patents
Rehabilitation of i/o pinInfo
- Publication number
- JPH01211878A JPH01211878A JP3802088A JP3802088A JPH01211878A JP H01211878 A JPH01211878 A JP H01211878A JP 3802088 A JP3802088 A JP 3802088A JP 3802088 A JP3802088 A JP 3802088A JP H01211878 A JPH01211878 A JP H01211878A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- solder
- pad
- ceramic substrate
- repair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910000679 solder Inorganic materials 0.000 claims abstract description 21
- 230000008439 repair process Effects 0.000 claims description 26
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
ピングリッドアレイ等のセラミック基板から脱落したI
/Oピンを修復するI/Oピンの修復方法に関し、
簡単に、かつ電源供給ピンを含み、どのような種類のI
/Oピンであっても修復可能とすることを目的とし、
セラミック基板におけるI/Oピンの脱落部位に導電性
を存する環状の修復パッドを接着し、次いで前記修復パ
ッドの中央部にペースト状半田を充填し、前記半田をリ
フローしてセラミック基板上にI/Oピンを立設するよ
うに構成する。[Detailed Description of the Invention] [Summary] I falling off a ceramic substrate such as a pin grid array
How to repair I/O pins, including power supply pins, how to repair I/O pins
With the aim of making it possible to repair even /O pins, a conductive ring-shaped repair pad was bonded to the part of the ceramic board where the I/O pin had fallen off, and then paste-like solder was applied to the center of the repair pad. The ceramic substrate is filled with I/O pins, and the solder is reflowed to stand up I/O pins on the ceramic substrate.
本発明は、ビングリッドアレイ等のセラミック基板から
脱落したI/Oピンを修復するI/Oピンの修復方法に
関するものである。The present invention relates to an I/O pin repair method for repairing I/O pins that have fallen off from a ceramic substrate such as a bin grid array.
近年、コンピュータシステムの小型、高速化の要求から
、セラミック基板上に複数の半導体素子を搭載した回路
基板モジュールが用いられている。In recent years, due to the demand for smaller and faster computer systems, circuit board modules in which a plurality of semiconductor elements are mounted on a ceramic substrate have been used.
この回路基板の裏面には、電源供給および信号の入出力
用としてI/Oピンがマトリックス状に実装されている
。そして、上述したI/Oピンはセラミック基板上に半
田付けによって接合されているが、回路基板の組立にお
いて、作業等のミスによりI/Oピンがセラミック基板
から脱落してしまうことがあり、この脱落したI/Oピ
ンを修復する必要がある。I/O pins are mounted in a matrix on the back surface of this circuit board for power supply and signal input/output. The above-mentioned I/O pins are joined to the ceramic substrate by soldering, but when assembling the circuit board, the I/O pins may fall off the ceramic substrate due to operational errors. Dropped I/O pins need to be repaired.
〔従来の技術]
I/Oピンがセラミック基板から脱落する場合には、大
別して第3図に示すような3つのモードがある。すなわ
ち、セラミック基板1上に形成されたパッドIOを残し
てI/Oピン2のみが脱落する第一のモード(第3図(
a)参照)、パッド/Oの剥離を伴う第二のモード(第
3図(b)参照)、セラミック基板1の破壊を伴う第三
のモード(第3図(C)参照)がそれである。[Prior Art] When an I/O pin falls off from a ceramic substrate, there are three main modes as shown in FIG. That is, in the first mode (Fig. 3 (
a)), a second mode involving pad/O separation (see FIG. 3(b)), and a third mode involving destruction of the ceramic substrate 1 (see FIG. 3(C)).
そして、第一のモードによるI/Oピン2の脱落に対し
ては、ペースト状半田4をパッド/Oに塗布し、この半
田4をリフローさせることにより原状に復帰させること
ができるが、第二および第三の脱落モードの場合には、
もはやセラミック基板lのスルーヴイア11との電気的
接続を回復させることができないために、第4図に示す
ように、脱落したI/Oビン2を接着剤5で固定した後
、他のスルーヴイア11とワイヤ6で接続することが行
われていた。If the I/O pin 2 falls off in the first mode, it can be restored to its original state by applying paste solder 4 to the pad/O and reflowing the solder 4. and in the case of the third shedding mode,
Since it is no longer possible to restore the electrical connection between the ceramic substrate l and the through-via 11, as shown in FIG. The connection was made using wire 6.
〔発明が解決しようとする課題〕
しかし、上述したようなワイヤリングによる接続は、手
間がかかるとともに、脱落したI/Oピン2が電源供給
ピンである場合には、ワイヤ6の抵抗による電源ドロッ
プが大きくなるために、この方法は使用することはでき
ず、回路基板を廃却しなければならないという問題を有
していた。[Problems to be Solved by the Invention] However, the above-mentioned wiring connection is time-consuming, and if the dropped I/O pin 2 is a power supply pin, a power drop may occur due to the resistance of the wire 6. Due to the large size, this method could not be used and had the problem that the circuit board had to be discarded.
本発明は、かかる事情のもとになされたものであって、
簡単に、かつ電源供給ピンを含み、どのような種類のI
/Oピン2であっても修復可能なI/Oピンの修復方法
を提供することを目的とする。The present invention was made under such circumstances, and
Easily and including power supply pins, any kind of I
An object of the present invention is to provide a method for repairing an I/O pin that can repair even the /O pin 2.
そして、本発明によれば上記目的は、セラミック基板に
おけるI/Oピンの脱落部位に導電性を有する環状の修
復パッドを接着し、次いで前記修復パッドの中央部にペ
ースト状半田を充填し、前記半田をリフローしてセラミ
ック基板上にI/Oピンを立設するI/Oピンの修復方
法を提供することにより達成される。According to the present invention, the above object is to adhere an annular conductive repair pad to the part of the ceramic substrate where the I/O pin has fallen off, and then fill the center part of the repair pad with paste solder. This is accomplished by providing a method for repairing I/O pins in which the I/O pins are erected on a ceramic substrate by reflowing solder.
〔作用]
上記構成に基づき、セラミック基板1から脱落したI/
Oビン2は、環状の修復パッド3の中央部においてリフ
ローされた半田4により再固定され、原状に復帰される
。[Function] Based on the above configuration, the I/O that has fallen off from the ceramic substrate 1
The O-bottle 2 is re-fixed at the center of the annular repair pad 3 with reflowed solder 4, and returned to its original state.
このようにして本発明では、ワイヤリングをすることな
くセラミック基Fi1から脱落したI/Oピン2を修復
することができる。In this way, in the present invention, the I/O pin 2 that has fallen off the ceramic base Fi1 can be repaired without wiring.
以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
第2図は、上述した第三のモードによりI/Oピン2が
セラミック基板1から脱落した状態を示すもので、I/
Oピン2は、セラミック基板1上に薄膜、あるいは厚膜
形成されたパッド/Oと、セラミック部分12を伴って
脱離している。FIG. 2 shows a state in which the I/O pin 2 has fallen off from the ceramic substrate 1 due to the third mode described above.
The O pin 2 is detached from the pad/O formed as a thin film or a thick film on the ceramic substrate 1 and the ceramic portion 12.
このような状態において、まず、第1図(a)に示すよ
うに、セラミック基板1の破損部分に環状の修復パッド
3を接着し、修復パッド3の中央部にペースト状半田4
を充填する(第1図(a)参照)。In such a state, first, as shown in FIG. 1(a), an annular repair pad 3 is adhered to the damaged part of the ceramic substrate 1, and a paste solder 4 is applied to the center of the repair pad 3.
(See Figure 1(a)).
修復パッド3は、銅、アルミニウム等の導電性材料を環
状に成型したもので、セラミック基板1上に接着した際
に外部に露出する部位に例えば金等の半田濡れ性の良い
金属メツキ層30が形成されている。また、この修復パ
ッド3の裏面、すなわちセラミック基板1に当接する面
には、セラミック基板1の表面部との間に接着剤溜りを
構成する凹溝31が形成されており、凹溝31内に熱硬
化型の接着剤5を充填した後、接着剤5塗布面をセラミ
ック基板1に押し付けることにより該修復パッド3を固
定することができるように考慮されている。The repair pad 3 is formed by molding a conductive material such as copper or aluminum into an annular shape, and has a metal plating layer 30 of good solder wettability, such as gold, on the part exposed to the outside when bonded to the ceramic substrate 1. It is formed. Further, on the back surface of this repair pad 3, that is, on the surface that comes into contact with the ceramic substrate 1, a groove 31 is formed to form an adhesive reservoir between the surface of the ceramic substrate 1 and the groove 31 is filled with a groove. After filling the thermosetting adhesive 5, it is considered that the repair pad 3 can be fixed by pressing the surface coated with the adhesive 5 against the ceramic substrate 1.
一方、ペースト状半田4は、周知のクリーム半田等を使
用することができ、修復パッド3の上面からやや膨出す
る程度に充填される。On the other hand, the paste solder 4 may be a well-known cream solder or the like, and is filled to the extent that it bulges out from the top surface of the repair pad 3 slightly.
この後、上記ペースト状半田4上に新たなI/Oピン2
を立設し、半田4を局部加熱、あるいはりフロー炉によ
りリフローさせると、半田4は、第1図(b)に示すよ
うに、フィレット40を形成して固化し、I/Oピン2
は、スルーヴイア11と導通状態を保ってセラミック基
板1上に強固に実装される。After this, a new I/O pin 2 is placed on the paste solder 4.
When the solder 4 is locally heated or reflowed in a reflow furnace, the solder 4 forms a fillet 40 and solidifies, as shown in FIG.
is firmly mounted on the ceramic substrate 1 while maintaining conduction with the through-via 11.
なお、以上においては、第三のモード、すなわちセラミ
ック基板1の破断を伴うI/Oピン2の脱落モードの場
合を例にとって本発明を説明したが、この他のモードの
場合にも、同様に補修をすることが可能であることは勿
論である。In the above, the present invention has been explained by taking as an example the case of the third mode, that is, the falling-off mode of the I/O pin 2 accompanied by the breakage of the ceramic substrate 1, but the present invention can be similarly applied to other modes as well. It goes without saying that repairs can be made.
C発明の効果〕
以上の説明から明らかなように、本発明によるI/Oビ
ンの修復方法によれば、修復作業に際してワイヤリング
等の面倒な作業を要しないので、補修作業が簡単になり
、かつ、ワイヤを使用した補修方法でないために、電源
ドロップが発生せず、電源供給ピンの補修も通常の信号
ピンと同様に行うことができ、どのような種類のI/O
ビンであっても修復することができる。C Effects of the Invention] As is clear from the above explanation, according to the I/O bin repair method according to the present invention, troublesome work such as wiring is not required during repair work, so the repair work becomes easy and Since the repair method does not use wires, there is no power drop, and repair of power supply pins can be performed in the same way as normal signal pins, and any type of I/O
Even bottles can be repaired.
第1図は本発明の実施例を示す説明図、第2図はI/O
ピンの脱落状態を示す説明図、第3図はI/Oピンの脱
落モードを示す説明図、第4図は従来例を示す説明図で
ある。
第1図において、
1はセラミック基板、
2はI/Oビン、
3は修復パッド、
4は半田である。
、l¥全発明突たイ列暑庁・す言骨日目図第1図
(a+ (bl (cl慌翠
例υ丁説明口
第4図Fig. 1 is an explanatory diagram showing an embodiment of the present invention, Fig. 2 is an I/O
FIG. 3 is an explanatory diagram showing a pin falling state, FIG. 3 is an explanatory diagram showing an I/O pin dropping mode, and FIG. 4 is an explanatory diagram showing a conventional example. In FIG. 1, 1 is a ceramic substrate, 2 is an I/O bin, 3 is a repair pad, and 4 is solder. , l ¥ All inventions have been made by the I-Ratsu-sho Agency/Suto-bone day chart Fig. 1 (a+ (bl (cl panic green example υ ding explanation mouth Fig.
Claims (1)
落部位に導電性を有する環状の修復パッド(3)を接着
し、次いで前記修復パッド(3)の中央部にペースト状
半田(4)を充填し、前記半田(4)をリフローしてセ
ラミック基板(1)上にI/Oピン(2)を立設するI
/Oピンの修復方法。A conductive annular repair pad (3) is adhered to the part of the ceramic substrate (1) where the I/O pin (2) has fallen off, and then a paste solder (4) is applied to the center of the repair pad (3). I/O pins (2) are erected on the ceramic substrate (1) by filling and reflowing the solder (4).
/How to repair O pin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3802088A JPH01211878A (en) | 1988-02-19 | 1988-02-19 | Rehabilitation of i/o pin |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3802088A JPH01211878A (en) | 1988-02-19 | 1988-02-19 | Rehabilitation of i/o pin |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01211878A true JPH01211878A (en) | 1989-08-25 |
Family
ID=12513890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3802088A Pending JPH01211878A (en) | 1988-02-19 | 1988-02-19 | Rehabilitation of i/o pin |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01211878A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03211760A (en) * | 1990-01-17 | 1991-09-17 | Hitachi Ltd | Repairing and connection of input/output pin |
US9163211B2 (en) | 2002-07-09 | 2015-10-20 | Baxter International Inc. | Animal protein free media for cultivation of cells |
JP2016219392A (en) * | 2015-05-17 | 2016-12-22 | ヂョウ マンヂーZHOU Manzhi | Cold-press forming method of power terminal and power terminal of cold-press forming |
-
1988
- 1988-02-19 JP JP3802088A patent/JPH01211878A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03211760A (en) * | 1990-01-17 | 1991-09-17 | Hitachi Ltd | Repairing and connection of input/output pin |
US9163211B2 (en) | 2002-07-09 | 2015-10-20 | Baxter International Inc. | Animal protein free media for cultivation of cells |
JP2016219392A (en) * | 2015-05-17 | 2016-12-22 | ヂョウ マンヂーZHOU Manzhi | Cold-press forming method of power terminal and power terminal of cold-press forming |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5477419A (en) | Method and apparatus for electrically connecting an electronic part to a circuit board | |
US20010000905A1 (en) | Method and apparatus for soldering ball grid array modules to substrates | |
JPH098447A (en) | Chip mounting circuit card structure | |
JPH098451A (en) | Method of manufacturing chip mounting circuit card | |
JP2000236001A (en) | Interconnecting structure of flip-chip semiconductor, interposer and its forming method, and assembling method of electronic module | |
US6396155B1 (en) | Semiconductor device and method of producing the same | |
US20050200013A1 (en) | Package structure with two solder arrays | |
US5868304A (en) | Socketable bump grid array shaped-solder on copper spheres | |
JPH01211878A (en) | Rehabilitation of i/o pin | |
JP3230487B2 (en) | Three-dimensional package and manufacturing method thereof | |
JP2699726B2 (en) | Semiconductor device mounting method | |
JPH06168982A (en) | Flip chip packaging structure | |
JPH0661304A (en) | Method for bonding semiconductor chip | |
JPH07153796A (en) | Semiconductor mounting device and manufacturing method of it | |
JPH09283564A (en) | Semiconductor bonded structure | |
KR20070063119A (en) | Method for manufacturing substrate used to mount flip chip | |
US6070782A (en) | Socketable bump grid array shaped-solder on copper spheres | |
JP2000091380A (en) | Flip-chip mounting structure | |
KR100343454B1 (en) | Wafer level package | |
JPH08316619A (en) | Printed wiring board and its manufacture | |
JP3078781B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP3070544B2 (en) | Ball grid array type semiconductor device | |
JPH09326412A (en) | Mounting solder ball | |
JPH05136143A (en) | Semiconductor element and its manufacture | |
JP2633745B2 (en) | Semiconductor device package |