JPH01205792A - Content protecting device for eeprom - Google Patents
Content protecting device for eepromInfo
- Publication number
- JPH01205792A JPH01205792A JP63030609A JP3060988A JPH01205792A JP H01205792 A JPH01205792 A JP H01205792A JP 63030609 A JP63030609 A JP 63030609A JP 3060988 A JP3060988 A JP 3060988A JP H01205792 A JPH01205792 A JP H01205792A
- Authority
- JP
- Japan
- Prior art keywords
- address
- refresh
- timer
- random number
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000014759 maintenance of location Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、Ｅ Ｅ Ｐ ＲＯＭ （Ｅｌｅｃｔｒｉｃａ
ｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｒ
ａａｂｌｅ Ｒｅａｄ ｏｎｌｙ Ｍｅｍｏｒｙ ’）
のデータ内容保護装置に関し、更に詳しくは、ＥＥＰＲ
ＯＭに格納したデータを、例えば１０年といった長期間
に亘って、書き換え可能の機能を維持しながら保護する
ことができるようにしたＥＥＰＲＯＭのデータ保護装置
に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention is directed to an EEPROM (Electrica
lly Erasable and Programr
aable Read only Memory')
For more information regarding the data content protection device, please refer to the EEPR
The present invention relates to an EEPROM data protection device that can protect data stored in an OM for a long period of time, such as 10 years, while maintaining a rewritable function.
（従来の技術）
ＥＥＰＲＯＭは、顧客が自由に電気的にデータの書き込
みと消去が行える不揮発性のメモリ素子であって、デー
タの書き替えがＥＥＦＲＯＭをシステムに組み込んだま
まで行うことができるので、システムの稼動率を低下さ
せることがなく、かつ遠隔操作でデータを変更すること
ができるなどの特徴を有している。それゆえに、この様
なＥＥＰＲＯＭには、繁雑に書き替える必要のない例え
ば、動作プログラムや、演算に用いる変数データなどを
格納し、利用されている。(Prior art) EEPROM is a non-volatile memory device that allows customers to freely write and erase data electrically, and data can be rewritten while the EEFROM is installed in the system. It has features such as not reducing the operating rate of the system and allowing data to be changed remotely. Therefore, such EEPROMs are used to store, for example, operating programs and variable data used in calculations, which do not require complicated rewriting.
（発明が解決しようとする課題）
しかしながら、ＥＥＰＲＯＭに格納したデータの保持時
間（Ｄａｔｅ Ｒｅｔｅｎｔｉｏｎ Ｔｉｍｅ ）に関
して、これまで１０年以上の長期に亘る実績が無い。(Problem to be Solved by the Invention) However, there is no long-term track record of more than 10 years regarding the retention time (Date Retention Time) of data stored in an EEPROM.
そこで格納したデータが消失しないように、定期的に記
憶内容をリフレッシュすることが考えられるが、ＥＥＰ
ＲＯＭの書き替え可能回数も制限されているため、電源
のオン、オフを頻繁に行うような場合には、書き替え可
能回数をオーバーする可能性もあり、信頼性を維持する
上で問題であった。In order to prevent the data stored there from being lost, it is possible to periodically refresh the memory contents, but EEP
The number of times the ROM can be rewritten is limited, so if the power is turned on and off frequently, the number of times the ROM can be rewritten may be exceeded, which is a problem in maintaining reliability. Ta.
本発明は、この様な問題点に鑑みてなされたものであっ
て、その目的は、書き替え可能の機能を維持しつつ長期
間に亘ってデータを確実に保持することのできるＥＥＰ
ＲＯＭの内容保護装置を実現することにある。The present invention was made in view of these problems, and its purpose is to provide an EEP that can reliably retain data for a long period of time while maintaining a rewritable function.
The object of the present invention is to realize a ROM content protection device.
（課題を解決するための手段）
第１図は本発明の基本的な構成ブロック図である０図に
おいて１は繁雑に書き替える必要のないデータを格納し
たＥＥＰＲＯＭ、２は乱数信号発生手段、３は電源投入
時に乱数信号発生手段２からの乱数信号によってＥＥＰ
ＲＯＭＩをリフレッシュする先頭アドレスを作成するリ
フレッシュアドレス作成手段、４はＥＥＰＲＯＭＩのリ
フレッシュ周期をセットしたタイマ、５は電源投入後タ
イマ４にセットした時間が経過したとき、リフレッシュ
アドレス作成手段３によって作成されたアドレスに格納
されているデータをリフレッシュするリフレッシュ手段
である。(Means for Solving the Problem) FIG. 1 is a basic configuration block diagram of the present invention. In FIG. is EEP by the random number signal from the random number signal generation means 2 when the power is turned on.
4 is a timer that sets the EEPROMI refresh cycle; 5 is a refresh address created by refresh address creation means 3 when the time set in timer 4 has elapsed after the power was turned on; This is a refresh means that refreshes the data stored at the address.
（作用）
ＥＥＰＲＯＭは、電源投入毎に乱数信号発生手段からの
信号によって作られる先頭アドレスから、タイマにセッ
トした周期でリフレッシュされる。(Function) Each time the power is turned on, the EEPROM is refreshed at the cycle set in the timer, starting from the top address generated by a signal from the random number signal generating means.
これによって、長時間に亘って使用する場合のデータ保
持の信頼性を上げることを可能とする。This makes it possible to increase the reliability of data retention when used for a long time.
（実施例） 以下図面を用いて、本発明の実施例を詳細に説明する。(Example) Embodiments of the present invention will be described in detail below with reference to the drawings.
第２図は、本発明の一実施例を示す構成ブロック図であ
る０図において、第１図のものと同しものには同一の符
号を付して示す。FIG. 2 is a block diagram showing an embodiment of the present invention. In FIG. 0, the same components as those in FIG. 1 are denoted by the same reference numerals.
６はマイクロプロセッサ、７はプログラムや固定データ
などを記憶するＲＯＭ、８は一時的な保存データを記憶
するＲＡＭで、これらはＥＥＰＲＯＭＩと共にデータバ
スＤＢ、アドレスバスＡＢに相互接続されている。ＥＥ
ＰＲＯＭＩには一度書き込んだらその後は、あまり変更
されることのないパラメータやその他のデータが記憶さ
れる。6 is a microprocessor, 7 is a ROM for storing programs, fixed data, etc., and 8 is a RAM for storing temporarily saved data, and these are interconnected with the EEPROMI, data bus DB, and address bus AB. EE
PROMI stores parameters and other data that, once written, are rarely changed.
このＢＥＰＲＯＭＩの仕様としては、データの保持時間
が３年（室温での使用状態）、データ書き込み、消去回
数ｔｏｏｏｏ回以内のものが現在入手できるものである
。９は各部分に電力を供給する電源回路である。The specifications of this BEPROMI are such that the data retention time is 3 years (when used at room temperature) and the number of data writing and erasing times is within too many times. 9 is a power supply circuit that supplies power to each part.
マイクロプロセッサ６は、ＲＯＭ７に格納されたプログ
ラムを実行することによって、第１図に於けるリフレッ
シュアドレス作成手段３及びリフレッシュ手段５として
も機能する。The microprocessor 6 also functions as the refresh address generation means 3 and the refresh means 5 in FIG. 1 by executing a program stored in the ROM 7.
このように構成した装置の動作を次に説明する。The operation of the device configured in this way will be described next.
第３図はマイクロ１０セツ茎６が行う動作の一例を示す
フローチャートである。FIG. 3 is a flowchart showing an example of the operation performed by the micro 10 set stem 6.
はじめに電源が投入されると、マイクロプロセッサ６内
のリフレッシュアドレス作成手段３は、乱数信号発生手
段２からの乱数信号を受け、リフレッシュ先頭アドレス
ＡＤｒを作成−する（ステップ１）４次にタイマ４を０
とし、タイマをスタート状態とする（ステップ２）、を
おこのタイマには、あらかじめＥＦ、ＰＲＯＭＩの、例
えば１バイトをリフレッシュする周期（例えば２時間）
に相当する時間Ｔｒがセットされているものとする。When the power is first turned on, the refresh address generation means 3 in the microprocessor 6 receives a random number signal from the random number signal generation means 2 and generates a refresh start address ADr (step 1). 0
Then, set the timer to the start state (step 2), and set the timer in advance to refresh the EF, PROMI, for example, one byte refresh period (for example, 2 hours).
It is assumed that a time Tr corresponding to Tr is set.
次にそのタイマ４のＩＴを監視し、そのタイマ値Ｔがセ
ット値Ｔｒになったかどうか判断する（ステップ３）。Next, the IT of the timer 4 is monitored and it is determined whether the timer value T has reached the set value Tr (step 3).
ここでタイマ値Ｔがセット値Ｔｒに達していない場合、
タイマ値Ｔに１を加え、マイクロプロセッサ６に与えら
れている通常の処理を行う（ステップ４．５）、このス
テップ４．５の動作は、タイマ値Ｔがセット値Ｔｒに達
するまでの時間、繰り返して行われる。タイマ値Ｔがセ
ット値Ｔｒに達すると（ステップ３でＹｅｓと判断され
ると）、リフレッシュ手段５は、リフレッシュアドレス
作成手段２で作られたアドレスＡＤｒに対して、リフレ
ッシュ動作を行う（ステップ６）。このリフレッシュ動
作は、アドレスＡＤｒに格納されているデータを読みだ
し、そのデータを再びアドレスＡＤｒに書き込むことに
よって行われる。Here, if the timer value T has not reached the set value Tr,
Add 1 to the timer value T and perform the normal processing given to the microprocessor 6 (step 4.5). It is done repeatedly. When the timer value T reaches the set value Tr (if it is determined Yes in step 3), the refresh means 5 performs a refresh operation on the address ADr created by the refresh address creation means 2 (step 6). . This refresh operation is performed by reading data stored at address ADr and writing the data to address ADr again.
次にリフレッシュアドレス作成手段３は、次のリフレッ
シュアドレスをＡＤｒ＋１になるように設定し、また、
タイマ４のタイマ値を０とし、ステップ３に戻る（ステ
ップ７）。Next, the refresh address creation means 3 sets the next refresh address to be ADr+1, and
The timer value of timer 4 is set to 0, and the process returns to step 3 (step 7).
以上のような動作によって、ＥＥＰＲＯＭＩは、電源が
投入された以後、乱数信号によって決まる先頭アドレス
から、タイマ４のセット値Ｔｒになるごとに、次のアド
レスに向かって順次リフレッシュ処理が行われる。この
様なリフレッシュ動作は、例えば、ＥＥＰＲＯＭＩに５
１２バイトのものを用い、タイマ４のセット値Ｔｒを２
．３５３５時間、電源投入後１０年間連続して使用する
ものとすれば、一つのアドレスに対してデータ書き込み
回数は、７２．７回となり、仕様の１００００回より充
分に小さくできる。Through the above-described operation, after the power is turned on, the EEPROMI is sequentially refreshed from the first address determined by the random number signal to the next address every time the set value Tr of the timer 4 is reached. Such a refresh operation can be performed, for example, by
Use a 12-byte one, and set the set value Tr of timer 4 to 2.
．． If the device is used continuously for 3,535 hours and 10 years after power-on, the number of data writes to one address will be 72.7 times, which is much smaller than the specification of 10,000 times.
これに対して電源をオン、オフして断続的に使用するよ
うな場合、電源をオンとする毎に、はじめにＥＥＰＲＯ
ＭＩがリフレッシュされるアドレスは、乱数信号発生手
段２からの乱数信号により、ランダムに決められ、何度
か電源をオン、オフすることによって、全てのアドレス
に格納されたデータに対して、平均的にリフレッシュ処
理をさせることが可能となる。On the other hand, if the power is turned on and off intermittently, each time the power is turned on, the EEPRO
The address at which the MI is refreshed is randomly determined by a random number signal from the random number signal generating means 2, and by turning the power on and off several times, the data stored in all addresses is This makes it possible to perform refresh processing.
例えば、−日１回電源をオンし、８時間程度通電して１
か月２０日程度稼動させることを想定すれば、等価的な
データ保持時間（＝データ保持時間／前述の条件の下で
の５１２バイト中１バイトがリフレッシュされない確率
）は、２０４年となる。For example, turn on the power once a day, turn it on for about 8 hours, and then
Assuming that it will be operated for about 20 days a month, the equivalent data retention time (=data retention time/probability that 1 byte out of 512 bytes will not be refreshed under the above conditions) will be 204 years.
因みに乱数信号によってリフレッシュ先頭アドレスを決
定しないものとすれば、前述した条件の下では、８時間
に１度、５１２バイトをリフレッシュする必要があり、
この場合、リフレッシュの周期Ｔｒは、０．０１５６２
５時間となり、書き込み消去回数は、１０９５０回とな
って仕様をオーバすることとなってしまう。By the way, if the refresh start address is not determined by a random number signal, under the conditions mentioned above, it is necessary to refresh 512 bytes once every 8 hours.
In this case, the refresh period Tr is 0.01562
5 hours, and the number of write/erase operations is 10,950 times, which exceeds the specifications.
なお、上記の実施例では、乱数信号発生手段２、タイマ
４を独立したブロックで示したが、これらの機能をマイ
クロプロセッサ６に持たせるようにしてもよい。In the above embodiment, the random number signal generating means 2 and the timer 4 are shown as independent blocks, but these functions may be provided in the microprocessor 6.
（発明の効果）
以上詳細に説明したように、本発明によれば、連続して
通電して用いるような場合、あるいは電源をオン、オフ
しながら用いるような場合、いずれの使用形態であって
も、Ｆ、ＥＰＲＯＭに格納したデータを長期間に亘って
保護することが可能で、信頼性の高い装置を構成するこ
とができる。(Effects of the Invention) As explained in detail above, according to the present invention, the present invention can be used regardless of whether the power is continuously applied or the power is turned on and off. Also, it is possible to protect data stored in the EPROM for a long period of time, and a highly reliable device can be constructed.
第１図は本発明の基本的な機能ブロック図、第２図は本
発明の一実施例を示す構成プロ・ンク図、第３図は第２
図に於けるマイクロプロセ・ツサの動作の一例を示すフ
ローチャートである。
１・・・ＥＥＰＲＯＭ
２・・・乱数信号発生手段
３・・・リフレッシュアドレス作成手段４・・・タイマ
５・・・リフレッシュ手段
第３図
ＣＦＵのｗＦ−と本すフ〇−吟γ−トFig. 1 is a basic functional block diagram of the present invention, Fig. 2 is a configuration diagram showing an embodiment of the present invention, and Fig. 3 is a basic functional block diagram of the present invention.
3 is a flowchart showing an example of the operation of the microprocessor shown in the figure. 1...EEPROM 2...Random number signal generation means 3...Refresh address creation means 4...Timer 5...Refresh means
Claims (1)
ＯＭと、乱数信号発生手段と、電源投入時に前記乱数信
号発生手段からの乱数信号によつて前記ＥＥＰＲＯＭを
リフレッシュする先頭アドレスを作成するリフレッシュ
アドレス作成手段と、前記ＥＥＰＲＯＭのリフレッシュ
周期をセットしたタイマと、電源投入後前記タイマにセ
ットした時間が経過したとき前記リフレッシュアドレス
作成手段によって作成されたアドレスに格納されている
データをリフレッシュするリフレッシュ手段とを備えた
ＥＥＰＲＯＭの内容保護装置。EEPR that stores data that does not require complicated rewriting
an OM, a random number signal generation means, a refresh address creation means for creating a start address for refreshing the EEPROM using a random number signal from the random number signal generation means when power is turned on, and a timer for setting a refresh cycle of the EEPROM. and refresh means for refreshing the data stored in the address created by the refresh address creation means when the time set in the timer has elapsed after the power is turned on.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060988A JPH0719477B2 (en) | 1988-02-12 | 1988-02-12 | EEPROM content protection device |
| US07/246,289 US4956795A (en) | 1988-02-04 | 1988-09-20 | Signal conditioners |
| KR1019880012144A KR920007501B1 (en) | 1988-02-04 | 1988-09-20 | Signal conditioners |
| GB8823124A GB2215150B (en) | 1988-02-04 | 1988-10-03 | Signal conditioners |
| CN88108799A CN1020818C (en) | 1988-02-04 | 1988-12-21 | Signal regulater |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060988A JPH0719477B2 (en) | 1988-02-12 | 1988-02-12 | EEPROM content protection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01205792A true JPH01205792A (en) | 1989-08-18 |
| JPH0719477B2 JPH0719477B2 (en) | 1995-03-06 |
Family
ID=12308614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060988A Expired - Lifetime JPH0719477B2 (en) | 1988-02-04 | 1988-02-12 | EEPROM content protection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719477B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02257497A (en) * | 1988-12-27 | 1990-10-18 | Nec Corp | Integrated circuit |
| KR100253276B1 (en) * | 1997-02-18 | 2000-05-01 | 김영환 | Self-refresh circuit of memory device |
| US7113432B2 (en) * | 2000-09-14 | 2006-09-26 | Sandisk Corporation | Compressed event counting technique and application to a flash memory system |
| KR101242293B1 (en) * | 2008-08-08 | 2013-03-12 | 르네사스 일렉트로닉스 가부시키가이샤 | Nonvolatile memory control method and semiconductor device |
| US9007708B2 (en) | 2012-01-27 | 2015-04-14 | Kabushiki Kaisha Toshiba | Magnetic disk apparatus and data refresh method |
| JP2022112978A (en) * | 2021-01-22 | 2022-08-03 | 株式会社大一商会 | game machine |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143595A (en) * | 1980-04-09 | 1981-11-09 | Toshiba Corp | Digital protection controller |
| JPS58130498A (en) * | 1982-01-29 | 1983-08-03 | Citizen Watch Co Ltd | Semiconductor nonvolatile storage device |
-
1988
- 1988-02-12 JP JP3060988A patent/JPH0719477B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143595A (en) * | 1980-04-09 | 1981-11-09 | Toshiba Corp | Digital protection controller |
| JPS58130498A (en) * | 1982-01-29 | 1983-08-03 | Citizen Watch Co Ltd | Semiconductor nonvolatile storage device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02257497A (en) * | 1988-12-27 | 1990-10-18 | Nec Corp | Integrated circuit |
| KR100253276B1 (en) * | 1997-02-18 | 2000-05-01 | 김영환 | Self-refresh circuit of memory device |
| US7113432B2 (en) * | 2000-09-14 | 2006-09-26 | Sandisk Corporation | Compressed event counting technique and application to a flash memory system |
| US7397707B2 (en) | 2000-09-14 | 2008-07-08 | Sandisk Corporation | Compressed event counting technique and application to a flash memory system |
| KR101242293B1 (en) * | 2008-08-08 | 2013-03-12 | 르네사스 일렉트로닉스 가부시키가이샤 | Nonvolatile memory control method and semiconductor device |
| US9007708B2 (en) | 2012-01-27 | 2015-04-14 | Kabushiki Kaisha Toshiba | Magnetic disk apparatus and data refresh method |
| JP2022112978A (en) * | 2021-01-22 | 2022-08-03 | 株式会社大一商会 | game machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0719477B2 (en) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4377950B2 (en) | Memory management method | |
| KR930022379A (en) | Memory card device | |
| US10825533B2 (en) | Power on fuse read operation in semiconductor storage device and operation method thereof | |
| EP0300406A3 (en) | Write protect mechanism for non-volatile memory | |
| JPH0411957B2 (en) | ||
| JPH08138374A (en) | Semiconductor memory and refresh method therefor | |
| US5307470A (en) | Microcomputer having EEPROM provided with detector for detecting data write request issued before data write operation responsive to preceding data write request is completed | |
| JP2007102566A (en) | Memory backup system | |
| JPH01205792A (en) | Content protecting device for eeprom | |
| Barr | Memory types | |
| JP2661131B2 (en) | Information storage and reading method and apparatus | |
| JP2003196165A (en) | Nonvolatile memory and data updating method therefor | |
| JPH02214156A (en) | Nonvolatile semiconductor device | |
| JPH103434A (en) | Semiconductor disk device and its write system | |
| JP3168572B2 (en) | IC card with CPU runaway detection function | |
| JP2000276461A (en) | Microcomputer | |
| JP3028567B2 (en) | Microcomputer with built-in EEPROM | |
| JPS6466727A (en) | Disk access control system | |
| JPH1021693A (en) | Semiconductor memory device | |
| JP2003059283A (en) | Semiconductor memory | |
| JP2009099185A (en) | Storage device having function of refreshing memory | |
| JPH0798993A (en) | Device for recording and reproducing data | |
| JP2001118391A (en) | Memory device | |
| JPH01213899A (en) | Data keeping system | |
| JP2000339212A (en) | Data changing method for nonvolatile memory |