JPH0120434B2 - - Google Patents

Info

Publication number
JPH0120434B2
JPH0120434B2 JP23008482A JP23008482A JPH0120434B2 JP H0120434 B2 JPH0120434 B2 JP H0120434B2 JP 23008482 A JP23008482 A JP 23008482A JP 23008482 A JP23008482 A JP 23008482A JP H0120434 B2 JPH0120434 B2 JP H0120434B2
Authority
JP
Japan
Prior art keywords
electrode
electrodes
voltage
display
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP23008482A
Other languages
Japanese (ja)
Other versions
JPS59121390A (en
Inventor
Kazuhiro Takahara
Toyoshi Kawada
Hiroyuki Gondo
Hisashi Yamaguchi
Shizuhito Ando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23008482A priority Critical patent/JPS59121390A/en
Publication of JPS59121390A publication Critical patent/JPS59121390A/en
Publication of JPH0120434B2 publication Critical patent/JPH0120434B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 この発明は、EL表示パネルの駆動方法に関し、
特に電極抵抗の影響による輝度のバラツキを無用
な電力消費を抑えながら軽減した新しい駆動方法
に関するものである。
[Detailed Description of the Invention] (a) Technical Field of the Invention The present invention relates to a method for driving an EL display panel,
In particular, it relates to a new driving method that reduces variations in brightness due to the influence of electrode resistance while suppressing unnecessary power consumption.

(b) 従来技術と問題点 平板型デイスプレイの1つとして知られるAC
駆動型のEL表示パネルは、透明なガラス基板上
に、透明データ電極を配設し、その上に両側を絶
縁層で挾んだZnS:Mnのような発光層を置き、
さらにその上側絶縁層上に金属走査電極を形成し
た多層薄膜構造を有している。データ電極と走査
電極は、互いに直交する方向にマトリクス配列さ
れていて、それらの対向交点部に表示セルが画定
され、両電極から選択的に加えられる走査パルス
とデータパルスの合成電圧で選択表示セルが発光
するようになつている。そしてそのような選択パ
ルスで全面を一旦アドレス走査した後、該選択パ
ルスと逆極性のリフレツシユパルスを共通に印加
してアドレス点を再発光させるようなリフレツシ
ユ駆動法が採られている。
(b) Conventional technology and problems AC is known as a type of flat display.
A drive-type EL display panel has transparent data electrodes arranged on a transparent glass substrate, and a light-emitting layer such as ZnS:Mn sandwiched between insulating layers on both sides.
Furthermore, it has a multilayer thin film structure in which metal scanning electrodes are formed on the upper insulating layer. The data electrodes and the scan electrodes are arranged in a matrix in directions perpendicular to each other, and display cells are defined at their opposing intersections, and the display cells are selected by the combined voltage of the scan pulse and data pulse selectively applied from both electrodes. is beginning to emit light. A refresh driving method is adopted in which, after once addressing the entire surface with such a selection pulse, a refresh pulse having a polarity opposite to that of the selection pulse is commonly applied to cause the address point to emit light again.

ところが上記構成のEL表示パネルでは、一般
的にデータ電極として用いる基板側透明電極の電
極抵抗が、背面側金属走査電極の電極抵抗よりも
高くなるのを避け難い。透明電極は通常酸化スズ
と酸化インジウムの混合蒸着膜(ITO)として形
成されるのであるが、この透明電極膜は比較的抵
抗が高く、1mm当り5本の電極を0.15mm幅で形成
して1000×1000セルの表示パルスを構成する場
合、電極長200mmで20KΩ程度の電極抵抗を呈す
ることになる。この結果、データドライバへの接
続端側の表示セル(最近セル)と接続端から離れ
た表示セル(最遠セル)との間でデータパルスの
立上がり波形に差が生じて、発光輝度が異なると
いう問題が発生していた。
However, in the EL display panel having the above configuration, it is difficult to avoid that the electrode resistance of the transparent electrode on the substrate side, which is generally used as a data electrode, becomes higher than the electrode resistance of the metal scanning electrode on the back side. Transparent electrodes are usually formed as a mixed evaporated film (ITO) of tin oxide and indium oxide, but this transparent electrode film has a relatively high resistance, and 5 electrodes per 1 mm are formed with a width of 0.15 mm. When configuring a display pulse of ×1000 cells, an electrode length of 200 mm exhibits an electrode resistance of about 20 KΩ. As a result, a difference occurs in the rising waveform of the data pulse between the display cell on the connection end side to the data driver (the nearest cell) and the display cell far away from the connection end (the farthest cell), resulting in a difference in luminance. A problem was occurring.

かかる従来の問題を第1図のパネル模式図、第
2図のパネル等価回路図および第3図の駆動電圧
波形図を参照してさらに詳しく説明するが、各図
はデータ電極D1に関連する表示セル群を選択し
て発光させる場合を示している。第1図および第
2図において、1はガラス基板、D1〜D1000は透
明データ電極、S1〜S1000はAl等の金属走査電極、
Soはデータパルス源に最も近い表示セル(以下パ
ネル内最近セルと記す)、Sfはデータ用電源から
最も遠い表示セル(以下パネル内最遠セルと記
す)、rdは1セル当りのデータ電極における抵抗
値、CSはセル容量を示し、両図で明らかなよう
にデータ電極から見たパネル電極抵抗とパネルセ
ル容量のCR回路は梯子形回路を形成しており、
データパルス源に近い部位と遠い部位ではCR時
定数に大きな差異が生じる。従つて第3図を参照
して明らかなように、アドレス期間中同図aに示
すデータ電極D1にデータパルス源から供給した
データ電圧パルスDPは、該パルス源に近い側の
電極部位には同図bの如くほぼそのままの形で加
わるけれども、それから遠い電極部位では同図c
の如く立上がりがなまつた波形として加わる。そ
のため同図dおよびfに示す走査電極S1および
S1000の走査電圧パルスSPとの合成により加わる
同図gのパネル内最近セルSoの電圧波形PSoと同
図hのパネル内最遠セルSfの電圧波形PSfとでは
立上がりに著しい差異が現われ、特に最遠セルSf
の場合は発光させるに充分な電圧が得られ難くな
つて最近セルSoよりも発光輝度が低下し、結果的
に全表示セルにまたがつて発光輝度がバラツクと
いう欠点を生じていた。なお第3図のリフレツシ
ユ期間中に加わるリフレツシユパルスRPは低抵
抗の金属走査電極側から印加されるので特に波形
状の問題は生じない。
These conventional problems will be explained in more detail with reference to the panel schematic diagram in FIG. 1, the panel equivalent circuit diagram in FIG. 2, and the drive voltage waveform diagram in FIG . This shows a case where a display cell group is selected and emitted light. In FIGS. 1 and 2, 1 is a glass substrate, D 1 to D 1000 are transparent data electrodes, S 1 to S 1000 are metal scanning electrodes such as Al,
S o is the display cell closest to the data pulse source (hereinafter referred to as the nearest cell in the panel), S f is the display cell furthest from the data power supply (hereinafter referred to as the farthest cell in the panel), and r d is the display cell per cell. The resistance value at the data electrode, CS indicates the cell capacitance, and as is clear from both figures, the CR circuit of the panel electrode resistance and panel cell capacitance seen from the data electrode forms a ladder circuit.
A large difference occurs in the CR time constant between a region close to the data pulse source and a region far away. Therefore, as is clear with reference to FIG. 3, the data voltage pulse DP supplied from the data pulse source to the data electrode D1 shown in FIG. As shown in figure b, it is added in almost the same way, but at the electrode part far from it, it is shown in figure c.
It is added as a waveform with a sluggish rise as shown in the figure. Therefore, scanning electrodes S1 and S1 shown in d and f of the same figure
There is a significant difference in the rise of the voltage waveform PS o of the nearest cell S o in the panel in g, which is added by combining with the scanning voltage pulse SP of S 1000 , and the voltage waveform PS f of the farthest cell S f in the panel, h in the same figure. appears, especially the farthest cell S f
In the case of , it has become difficult to obtain sufficient voltage to emit light, and recently the luminance has been lower than that of the cell S o , resulting in the disadvantage that the luminance varies across all display cells. Note that the refresh pulse RP applied during the refresh period shown in FIG. 3 is applied from the low-resistance metal scanning electrode side, so no particular waveform problem occurs.

但し、上記の問題は電極材料を同じとしても電
極の長さや大きさを異ならせた場合、(例えば長
い電極では高抵抗を有することになる)同じよう
に生ずるのは明らかである。
However, it is clear that the above-mentioned problem occurs in the same way when the length and size of the electrodes are different even if the electrode material is the same (for example, a long electrode has a high resistance).

(c) 発明の目的 この発明は、以上のような状況から、ELパネ
ルの電極抵抗の影響による発光輝度のバラツキを
無用な電力消費を抑えながら軽減する駆動法を提
供しようとするものである。
(c) Purpose of the Invention In view of the above-mentioned circumstances, the present invention aims to provide a driving method that reduces variations in luminance due to the influence of electrode resistance of an EL panel while suppressing unnecessary power consumption.

(d) 発明の構成 簡単に述べるとこの発明は、上記のような目的
を達成するために、EL表示パネルの対向マトリ
ツクス電極の内、高抵抗電極側から印加する選択
パルスの立上がりを、低抵抗電極側から印加する
選択パルスの立上がりよりも先行して立上がらせ
かつその間低抵抗側の非選択電極をフローテイン
グ状態に置くことを特徴とするものである。この
結果透明データ電極へのデータパルスは電極抵抗
によつて立上がりがなまるのを見越した形で先に
印加されるので、最近セルと最遠セルとに加わる
実効的な合成パルス電圧に差はないこととなり、
また非選択走査電極がフローテイング状態に置か
れる関係上、データパルスを早い目に印加するに
もかかわらず、非選択セル容量を充電する無用な
電力消費はほとんどないことになる。
(d) Structure of the Invention Briefly stated, the present invention aims to achieve the above-mentioned object by changing the rise of a selection pulse applied from the high-resistance electrode side of the opposing matrix electrodes of an EL display panel to a low-resistance one. This is characterized in that the pulse rises prior to the rise of the selection pulse applied from the electrode side, and during that time the non-selection electrodes on the low resistance side are placed in a floating state. As a result, the data pulse to the transparent data electrode is applied in advance in anticipation of the rise being blunted by the electrode resistance, so there is no difference in the effective combined pulse voltage applied to the recent cell and the farthest cell. There will be no
Furthermore, since the unselected scan electrodes are placed in a floating state, there is almost no unnecessary power consumption for charging the unselected cell capacitors, even though data pulses are applied early.

(e) 発明の実施例 以下この発明の好ましい実施例につき、第4図
および第5図を参照してさらに詳しく説明する。
(e) Embodiments of the Invention Preferred embodiments of the invention will now be described in more detail with reference to FIGS. 4 and 5.

第4図は、上記第3図の場合と同様、データ電
極D1に関連する表示セル群を選択発光させる場
合のこの発明による各部の駆動電圧波形を示す図
であるが、第3図とはデータ電極に印加するデー
タパルスの波形aが著しく異なつている。すなわ
ちこの発明の場合のデータ電圧パルスDPは、走
査パルスSPよりも立上がりを早くするために1
表示ライン分のアドレス(書込み)時間(例えば
16μsec)一ぱいに加わるようなパルス幅を持つ波
形にされており、具体的には走査電圧パルスSP
の立上がりより8μsec先行してデータ電極に印加
されるように設定されている。このため同一デー
タ電極上の隣接した表示セルを連続して発光させ
る場合のデータ電圧パルスは、隣接した走査電極
が順次選択される間、実質的に連続した波形とし
てデータ電極に加えられる。
FIG. 4 is a diagram showing the driving voltage waveforms of various parts according to the present invention when the display cell group related to the data electrode D 1 is caused to selectively emit light, as in the case of FIG. 3 above. The waveform a of the data pulse applied to the data electrodes is significantly different. In other words, in the case of this invention, the data voltage pulse DP is set to 1 in order to rise faster than the scanning pulse SP.
Address (write) time for display line (e.g.
16μsec) The waveform has a pulse width that is applied to the entire scanning voltage pulse SP.
It is set to be applied to the data electrodes 8 μsec prior to the rise of . Therefore, data voltage pulses for causing adjacent display cells on the same data electrode to emit light continuously are applied to the data electrodes as a substantially continuous waveform while adjacent scan electrodes are sequentially selected.

かくして、パネル内最遠セルSf上のデータ電極
部位に加わるデータ電圧パルスは、第4図cに示
す如く従前どおり立上がりがなまるけれども対向
する最終走査電極S1000に走査電圧パルスが印加
される時点では既に所定電位に達することができ
る。ゆえにパネル内最遠セルSfに加わる合成電圧
パルスPSfは第4図hに示す如く、同図gに示す
パネル内最近セルSnの印加電圧パルスPSnとほ
ぼ同形となり、当該最遠セルSfも充分な高輝度で
発光させることができる。かくしてパネル内最近
セルとパネル内最遠セルとにおける発光輝度には
ほとんど差が生じないことになる。
Thus, although the data voltage pulse applied to the data electrode site on the farthest cell Sf in the panel has a blunted rise as before, as shown in FIG . In this case, the predetermined potential can already be reached. Therefore, as shown in Figure 4h, the composite voltage pulse PSf applied to the farthest cell Sf in the panel has almost the same shape as the voltage pulse PSn applied to the nearest cell Sn in the panel shown in Figure 4g, and the farthest cell Sf also has a sufficient voltage. It can emit light with high brightness. Thus, there is almost no difference in luminance between the nearest cell in the panel and the farthest cell in the panel.

一方、上記のようにして表示すべきセルをアド
レスする間、非選択走査電極を接地電位にクラン
プしていたのでは、データパルスDPの立上がり
時に非選択走査電極に関連したセルに無用な充電
電流が流れて無駄な電力を消費することになる。
そこで、この発明では、非選択走査電極を常にフ
ローテイング状態に置いて、高インピーダンスと
し、無用な充電電流が流れるのを防止するように
する。第4図の電圧波形中、点線部分はフローテ
イング電位を示し、対向するデータ電極側の選択
状態に応じて、非選択走査電極の電位が浮動する
形となる。
On the other hand, if the unselected scan electrodes were clamped to the ground potential while addressing the cells to be displayed as described above, unnecessary charging current would flow to the cells associated with the unselected scan electrodes at the rise of the data pulse DP. flows, resulting in wasted power consumption.
Therefore, in the present invention, the non-selected scan electrodes are always kept in a floating state to have high impedance and prevent unnecessary charging current from flowing. In the voltage waveform of FIG. 4, the dotted line portion indicates a floating potential, and the potential of the non-selected scanning electrode floats depending on the selection state of the opposing data electrode.

第5図は上記のような駆動をなすための駆動回
路の1例概略構成を示す図で、薄膜EL表示パネ
ル10の横方向走査電極Y1〜Y1000には、それぞ
れ走査ドライバQS1〜QS1000を介して、−VNaの走
査電位に連なる走査パルス発生回路11と、YR
の電位に連なるリフレツシユパルス発生回路12
が接続されている。そして上記各走査ドライバの
入力側には走査用シフトレジスタ13からの走査
信号SSと、リフレツシユ制御回路からのリフレツ
シユ信号SRとがオア回路14を通して供給される
ようになつている。またパネル10上で縦方向に
延びる透明データ電極X1〜X1000には、アドレス
電位Vaに連なるデータドライバQd1〜Qd1000が接
続され、これらのデータドライバは、データアド
レス用のシフトレジスタ15からの並列アドレス
信号Saを一時記憶するラツチ回路16からの信号
で並列駆動されるようになつている。
FIG. 5 is a diagram showing a schematic configuration of an example of a drive circuit for driving as described above, in which horizontal scan electrodes Y 1 to Y 1000 of the thin film EL display panel 10 are provided with scan drivers Q S1 to Q, respectively. The scanning pulse generation circuit 11 connected to the scanning potential of -V Na via S1000 , and the Y R
Refresh pulse generation circuit 12 connected to the potential of
is connected. A scanning signal S S from a scanning shift register 13 and a refresh signal S R from a refresh control circuit are supplied to the input side of each of the scanning drivers through an OR circuit 14 . Further, data drivers Q d1 to Q d1000 connected to the address potential V a are connected to the transparent data electrodes X 1 to X 1000 extending in the vertical direction on the panel 10, and these data drivers are connected to the shift register 15 for data address. They are driven in parallel by a signal from a latch circuit 16 that temporarily stores the parallel address signal S a from the latch circuit 16 .

かかる構成において、高抵抗透明データ電極
X1〜X1000側では、アドレス回路に信号記憶用の
ラツチ回路16を挿入しているので、シフトレジ
スタ15に走査ラインごとのデータアドレス信号
を出し入れする時間を見込んでも、第4図aのよ
うに単位アドレス時間一ぱいに選択データドライ
バQd1〜Qd1000を駆動することができる。他方、
走査電極Y1〜Y1000側においては走査用シフトレ
ジスタ13からの走査信号Ssで順次1個ずつの走
査ドライバが導通状態に制御されるので、同じタ
イミングで制御される走査パルス発生回路11か
らの−VNAの走査電圧パルスが選択走査電圧に供
給されることになる。この間、非走査電極に連な
る走査ドライバは常に非導通オフ状態にあり、従
つて対応する非選択走査電極は実質的に開放され
てフローテイング状態に置かれることになる。こ
のようにして一旦全走査電極についての順次アド
レスを完了した後、走査側オア回路14を通して
共通駆動用のリフレツシユ信号SRを導入し、走査
ドライバQs1〜Qs1000の全てを導通状態に制御す
る。このタイミングでリフレツシユパルス発生回
路12から上記走査電圧パルスと逆極性のリフレ
ツシユパルスRPを全走査電極に加えて、次のア
ドレス周期に入る。
In such a configuration, a high resistance transparent data electrode
On the X 1 to X 1000 side, a latch circuit 16 for signal storage is inserted in the address circuit, so even if the time required to input and output the data address signal for each scanning line to and from the shift register 15 is taken into account, the processing time is as shown in Figure 4a. The selected data drivers Q d1 to Q d1000 can be driven in one unit address time. On the other hand,
On the scan electrodes Y 1 to Y 1000 side, the scan drivers are sequentially controlled to be conductive one by one by the scan signal S s from the scan shift register 13, so that the scan pulse generation circuit 11 controlled at the same timing A scan voltage pulse of −V NA of is applied to the selected scan voltage. During this time, the scan drivers connected to the non-scan electrodes are always in a non-conducting off state, and therefore the corresponding non-selected scan electrodes are substantially opened and placed in a floating state. Once the sequential addressing of all scan electrodes is completed in this way, a refresh signal S R for common driving is introduced through the scan side OR circuit 14, and all scan drivers Q s1 to Q s1000 are controlled to be in a conductive state. . At this timing, the refresh pulse generating circuit 12 applies a refresh pulse RP of opposite polarity to the scanning voltage pulse to all scanning electrodes, and the next address cycle begins.

さて、以上はこの発明の1実施例について説明
したのであるが、高抵抗電極側に印加する選択パ
ルスの先行時間は、パネルの規模や抵抗値の大き
さ、あるいは要求される動作速度等に応じて適宜
設定すれば良い。また透明電極側を走査電極とし
て用いる場合や、横長タイプの表示パネルで走査
電極の長さがデータ電極よりも著しく長くなる場
合には、走査電極側が高抵抗となるので、走査電
極に印加する走査パルスを先行して立上がらせる
ようにすれば良い。
Now, one embodiment of the present invention has been described above, but the lead time of the selection pulse applied to the high resistance electrode side depends on the scale of the panel, the magnitude of the resistance value, the required operating speed, etc. You can set it as appropriate. In addition, when the transparent electrode side is used as a scanning electrode, or when the length of the scanning electrode is significantly longer than the data electrode in a horizontally elongated display panel, the scanning electrode side has a high resistance. It is sufficient if the pulse is caused to rise in advance.

(f) 発明の効果 以上の説明から明らかなように、この発明の駆
動方法によれば、パネル内最近セルとパネル内最
遠セルとに印加されるセル電圧波形を、ほぼ同じ
にして両セルはもちろん、全てのセルでの発光輝
度を均一にでき、無用な電力消費を生じることな
く、パネルの表示品質を大幅に向上することがで
きる。従つて、この発明は大型表示用のELパネ
ルに適用してきわめて有利である。
(f) Effects of the Invention As is clear from the above explanation, according to the driving method of the present invention, the cell voltage waveforms applied to the nearest cell in the panel and the farthest cell in the panel are made almost the same, and both cells are Of course, the luminance of all cells can be made uniform, and the display quality of the panel can be greatly improved without unnecessary power consumption. Therefore, the present invention is extremely advantageous when applied to EL panels for large displays.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図および第3図は従来例を説明す
るためのパネル模式図、パネル等価回路図および
駆動波形図、第4図はこの発明の1実施例におけ
る駆動電圧波形図、第5図は駆動回路の1例概略
構成を示す図である。 1は基板、S1〜S1000は走査電極、D1〜D1000
データ電極、DPはデータパルス、SPは走査パル
ス、PSoはパネル内最近セルSoの合成電圧パル
ス、PSfはパネル内最遠セルSfの合成電圧パルス、
10はEL表示パネル、Qs1〜Qs1000は走査ドライ
バ、11は走査パルス発生回路、12はリフレツ
シユパルス発生回路、Qd1〜Qd1000はデータドラ
イバを示す。
1, 2, and 3 are panel schematic diagrams, panel equivalent circuit diagrams, and drive waveform diagrams for explaining the conventional example; FIG. 4 is a drive voltage waveform diagram in one embodiment of the present invention; The figure is a diagram showing a schematic configuration of an example of a drive circuit. 1 is the substrate, S 1 to S 1000 are scanning electrodes, D 1 to D 1000 are data electrodes, DP is data pulse, SP is scanning pulse, PS o is the composite voltage pulse of the latest cell S o in the panel, PS f is the panel The composite voltage pulse of the farthest cell S f ,
10 is an EL display panel, Q s1 to Q s1000 are scan drivers, 11 is a scan pulse generation circuit, 12 is a refresh pulse generation circuit, and Q d1 to Q d1000 are data drivers.

Claims (1)

【特許請求の範囲】 1 互いに抵抗値の異なる走査電極とデータ電極
を複数本交差して配列するとともに、それら電極
交差部に発光層を容量的に結合して表示セルを形
成し、この表示セルに両電極から所定レベルの選
択電圧を合成する形で印加して表示発光を得る
EL表示パネルにおいて、 選択された表示セルに表示発光を行う際、当該
選択表示セルへの上記選択電圧が、その電極抵抗
の影響を軽減するに十分な時間先行して立上がる
ように高抵抗側の選択電極から早いタイミングで
印加した電圧と、この先行印加電圧に重畳されて
フル選択効果を与える低抵抗側の選択電極から印
加した電圧との合成電圧波形をもつて印加され、 かつ、この選択表示セルを表示発光する間、低
抵抗側の非選択電極をフローテイング状態に維持
するようにした ことを特徴とするEL表示パネルの駆動方法。
[Claims] 1. A display cell is formed by arranging a plurality of scanning electrodes and data electrodes having different resistance values so as to cross each other, and capacitively coupling a light emitting layer to the intersection of these electrodes. A selected voltage of a predetermined level is applied from both electrodes in a combined form to obtain display light emission.
In an EL display panel, when emitting display light to a selected display cell, the high resistance side is set so that the selection voltage applied to the selected display cell rises in advance for a sufficient period of time to reduce the influence of the electrode resistance. is applied with a composite voltage waveform of the voltage applied from the selection electrode at an early timing and the voltage applied from the selection electrode on the low resistance side that is superimposed on this previously applied voltage to give a full selection effect, and this selection A method for driving an EL display panel, characterized in that a non-selected electrode on a low resistance side is maintained in a floating state while a display cell emits display light.
JP23008482A 1982-12-28 1982-12-28 Driving system of el display panel Granted JPS59121390A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23008482A JPS59121390A (en) 1982-12-28 1982-12-28 Driving system of el display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23008482A JPS59121390A (en) 1982-12-28 1982-12-28 Driving system of el display panel

Publications (2)

Publication Number Publication Date
JPS59121390A JPS59121390A (en) 1984-07-13
JPH0120434B2 true JPH0120434B2 (en) 1989-04-17

Family

ID=16902293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23008482A Granted JPS59121390A (en) 1982-12-28 1982-12-28 Driving system of el display panel

Country Status (1)

Country Link
JP (1) JPS59121390A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2691531B2 (en) * 1987-03-28 1997-12-17 富士通株式会社 Driving method of matrix display device

Also Published As

Publication number Publication date
JPS59121390A (en) 1984-07-13

Similar Documents

Publication Publication Date Title
KR100740970B1 (en) Method for driving a plasma display panel
US4636789A (en) Method for driving a matrix type display
EP0043277B1 (en) Driving a matrix type display device
CN1860517A (en) Electronphoretic display unit and associated driving method
US5430458A (en) System and method for eliminating flicker in displays addressed at low frame rates
US5247288A (en) High speed addressing method and apparatus for independent sustain and address plasma display panel
JP3787713B2 (en) Plasma display device
JPH0748143B2 (en) Driving method of display device
JPH0120434B2 (en)
JP3047133B2 (en) Flat panel display
JPH0968947A (en) Plasma display device
JPH0120433B2 (en)
JPS648350B2 (en)
JPH05265391A (en) Display device using alternating current discharging type plasma display panel
JPS6311680B2 (en)
KR100301664B1 (en) Operation Method of Plasma Address Liquid Crystal Display
TW527577B (en) Driving method and circuit of plasma display
JP2741874B2 (en) Method for adjusting contrast of plasma display panel
JPH0114594B2 (en)
JPS6328312B2 (en)
JP2664422B2 (en) Driving method of display device
JP2528195B2 (en) AC plasma display display device
JPH07295509A (en) El element driving method
JPS6365958B2 (en)
JPH0251193A (en) Electroluminescence display device