JPH07295509A - El element driving method - Google Patents

El element driving method

Info

Publication number
JPH07295509A
JPH07295509A JP6086839A JP8683994A JPH07295509A JP H07295509 A JPH07295509 A JP H07295509A JP 6086839 A JP6086839 A JP 6086839A JP 8683994 A JP8683994 A JP 8683994A JP H07295509 A JPH07295509 A JP H07295509A
Authority
JP
Japan
Prior art keywords
data
voltage
electrodes
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6086839A
Other languages
Japanese (ja)
Inventor
Kaname Iga
要 伊賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TEC CORP
Original Assignee
TEC CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TEC CORP filed Critical TEC CORP
Priority to JP6086839A priority Critical patent/JPH07295509A/en
Publication of JPH07295509A publication Critical patent/JPH07295509A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

PURPOSE:To drive any EL element with the same light emission luminance. CONSTITUTION:Serial data VDATA of pixels are inputted to a shift register 43 and latched by a latch circuit 42. Then an AND circuit 41 ANDs the data from the latch circuit with data blanking signals BLNK1-BLNK8 from a timing controller 38 and voltages applied to input terminals of respective data electrodes 321-328 of a thin film EL panel 30 are varied in time width; and times for which voltages applied to respective EL elements at intersection parts of the respective scanning electrodes and respective data electrodes exceed a threshold voltage for light emission are made longer with the distances from the input terminals of the respective scanning electrodes 341-348.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、EL(エレクトロ・ル
ミネッセンス)発光を行うEL素子の駆動方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving an EL element which emits EL (electroluminescence) light.

【0002】[0002]

【従来の技術】例えばディスプレイ装置等に用いられる
薄膜ELパネルは、図8に示すように、ガラス基板1上
にITO等からなる帯状透明電極である複数、例えば8
本の下部電極をデータ電極21 〜28 として配列し、そ
の上にSiO2 ,SiNもしくはTa2 5 等からなる
下部誘電体層3、発光中心となるMn等の活性剤をドー
プしたZnSからなる発光層4、SiO2 並びにSi3
NもしくはTa2 5 等からなる上部誘電体層5で構成
されるEL層を設け、さらにその上にデータ電極21 〜
28 と直交する方向にAl等の金属からなる帯状の8本
の上部電極を走査電極61 〜68 として設けた構造にな
っている。そして各走査電極61 〜68 と各データ電極
21 〜28 の各交差部にて両電極で挟まれるEL層が1
つの画素を構成するEL素子になっている。
2. Description of the Related Art A thin film EL panel used in, for example, a display device or the like, as shown in FIG.
The lower electrodes of the book are arranged as the data electrodes 21 to 28, and the lower dielectric layer 3 made of SiO 2 , SiN or Ta 2 O 5 and the like, and ZnS doped with an activator such as Mn serving as the emission center are formed on the lower electrodes. Light emitting layer 4, SiO 2 and Si 3
An EL layer composed of an upper dielectric layer 5 made of N or Ta 2 O 5 etc. is provided, and data electrodes 21 to
Eight strip-shaped upper electrodes made of a metal such as Al are provided as scanning electrodes 61 to 68 in a direction orthogonal to 28. Then, the EL layer sandwiched between the scanning electrodes 61 to 68 and the data electrodes 21 to 28 at each intersection is one.
It is an EL element that constitutes one pixel.

【0003】EL層の各EL素子は容量性の負荷とな
り、薄膜ELパネルの等価回路は図9に示すようにな
る。前記走査電極61 〜68 は、それぞれ入力端子S11
〜S18、S21〜S28を設けている。前記データ電極21
〜28 は、それぞれ入力端子D11〜D18、D21〜D28を
設けている。
Each EL element in the EL layer serves as a capacitive load, and an equivalent circuit of the thin film EL panel is as shown in FIG. The scan electrodes 61 to 68 are respectively connected to the input terminal S11.
.About.S18 and S21 to S28 are provided. The data electrode 21
.About.28 are provided with input terminals D11 to D18 and D21 to D28, respectively.

【0004】従来の薄膜ELパネル駆動装置は、図10
に示すように、薄膜ELパネル11の走査電極61 〜6
8 に走査側ドライバ回路12、ラッチ回路13及びシフ
トレジスタ14を順次接続する。そしてタイミングコン
トローラ15からシフトレジスタ14にシフトクロック
信号SCK2 及びシリアルデータSDATAを入力し、
ラッチ回路13にラッチ信号LATCH2 を入力する。
A conventional thin film EL panel driving device is shown in FIG.
, The scanning electrodes 61 to 6 of the thin film EL panel 11
The scanning side driver circuit 12, the latch circuit 13, and the shift register 14 are sequentially connected to the line 8. Then, the shift clock signal SCK2 and the serial data SDATA are input from the timing controller 15 to the shift register 14,
The latch signal LATCH2 is input to the latch circuit 13.

【0005】また、薄膜ELパネル11のデータ電極2
1 〜28 にデータ側ドライバ回路16、EX−OR回路
(排他的論理和回路)17、ラッチ回路18及びシフト
レジスタ19を順次接続する。そしてタイミングコント
ローラ15からシフトレジスタ19にシフトクロック信
号SCK1 を入力し、ラッチ回路18にラッチ信号LA
TCH1 を入力し、EX−OR回路17に正極性印加フ
ィールドか負極性印加フィールドかの状態によって変化
するフィールド信号FRを入力している。
Further, the data electrode 2 of the thin film EL panel 11
A data side driver circuit 16, an EX-OR circuit (exclusive OR circuit) 17, a latch circuit 18 and a shift register 19 are sequentially connected to 1 to 28. Then, the shift clock signal SCK1 is input from the timing controller 15 to the shift register 19, and the latch signal LA is input to the latch circuit 18.
TCH1 is input and the field signal FR which changes depending on the state of the positive polarity applied field or the negative polarity applied field is input to the EX-OR circuit 17.

【0006】前記シフトレジスタ19には、また1画面
分のデータを格納したフレームメモリからパラレル/シ
リアル変換回路を介してシリアル変換された画素のシリ
アルデータVDATAが入力される。
The shift register 19 also receives pixel serial data VDATA serially converted from a frame memory storing one screen of data through a parallel / serial conversion circuit.

【0007】薄膜ELパネル11の画素となる各EL素
子の交流パルス信号印加時の電圧−出力輝度特性を示す
と図11に示すようになっている。
FIG. 11 shows the voltage-output luminance characteristics when an AC pulse signal is applied to each EL element which becomes a pixel of the thin film EL panel 11.

【0008】各走査電極61 〜68 にはドライバ回路1
2から図12に示すような中心電圧Vc =20V、正パ
ルスVp =220V、負パルスVn =−180Vの高圧
パルスS1 〜S8 が各走査電極61 〜68 を走査するよ
うに連続的に印加される。
A driver circuit 1 is provided for each scan electrode 61-68.
2 to 12, high voltage pulses S1 to S8 having a central voltage Vc = 20V, a positive pulse Vp = 220V and a negative pulse Vn = -180V are continuously applied so as to scan the scan electrodes 61 to 68. .

【0009】また、図13に示すように、前記シフトレ
ジスタ19に画素のシリアルデータVDATAがシフト
クロック信号SCK1 に同期して順次格納され、そのデ
ータが高圧パルスS1 〜S8 のパルス間で発生するラッ
チ信号LATCH1 により8ビット単位でラッチ回路1
8にラッチされる。
As shown in FIG. 13, the serial data VDATA of the pixel is sequentially stored in the shift register 19 in synchronization with the shift clock signal SCK1, and the data is latched between the high voltage pulses S1 to S8. Latch circuit 1 in 8-bit units by signal LATCH1
Latched to 8.

【0010】ラッチ回路18からの出力はEL素子を発
光させるときにはHレベルとなる信号でEX−OR回路
17に入力する。EX−OR回路17にはまた、高圧パ
ルスS1 〜S8 が正極性のときにはHレベルとなり、負
極性のときにはLレベルとなるフィールド信号FRが入
力する。
The output from the latch circuit 18 is a signal which becomes H level when the EL element is caused to emit light and is inputted to the EX-OR circuit 17. The EX-OR circuit 17 is also supplied with a field signal FR which becomes H level when the high voltage pulses S1 to S8 have a positive polarity and L level when the high voltage pulses S1 to S8 have a negative polarity.

【0011】ここで任意の画素(m,n)、(m+1,
n+1)が発光し、画素(m,n+1)、(m+1,
n)が非発光となる場合の動作について述べると、図1
5に示すように、m番目の走査電極の入力端子Sm に2
20Vの正の高圧パルスが印加されているときにデータ
電極側のラッチ信号LATCHn はHレベルで、ラッチ
信号LATCHn+1 はLレベルで、フィールド信号FR
はHレベルなので、n番目のEX−OR回路17の出力
はLレベルとなり、n+1番目のEX−OR回路17の
出力はHレベルとなって、n番目のデータ電極の入力端
子Dn には0Vの信号が印加され、n+1番目のデータ
電極の入力端子Dn+1 には40Vの信号が印加される。
Here, arbitrary pixels (m, n), (m + 1,
n + 1) emits light, and pixels (m, n + 1), (m + 1,
The operation when n) is non-luminous will be described with reference to FIG.
As shown in FIG. 5, 2 is applied to the input terminal Sm of the mth scan electrode.
When a positive high voltage pulse of 20 V is applied, the latch signal LATCHn on the data electrode side is at H level, the latch signal LATCHn + 1 is at L level, and the field signal FR
Is an H level, the output of the nth EX-OR circuit 17 becomes an L level, the output of the n + 1th EX-OR circuit 17 becomes an H level, and 0V is applied to the input terminal Dn of the nth data electrode. A signal is applied, and a 40V signal is applied to the input terminal Dn + 1 of the (n + 1) th data electrode.

【0012】これにより画素(m,n)に相当するEL
素子は正の閾値電圧200Vを越える電圧220Vの印
加により発光し、また画素(m,n+1)に相当するE
L素子は正の閾値電圧200Vを越えない電圧180V
の印加により非発光となる。
As a result, the EL corresponding to the pixel (m, n)
The element emits light by applying a voltage of 220 V exceeding a positive threshold voltage of 200 V, and E corresponding to the pixel (m, n + 1)
The L element has a voltage of 180V that does not exceed the positive threshold voltage of 200V.
The application of light causes no light emission.

【0013】また、m番目の走査電極の入力端子Sm に
−180Vの負の高圧パルスが印加されているときにデ
ータ電極側のラッチ信号LATCHn はHレベルで、ラ
ッチ信号LATCHn+1 はLレベルで、フィールド信号
FRはLレベルなので、n番目のEX−OR回路17の
出力はHレベルとなり、n+1番目のEX−OR回路1
7の出力はLレベルとなって、n番目のデータ電極の入
力端子Dn には40Vの信号が印加され、n+1番目の
データ電極の入力端子Dn+1 には0Vの信号が印加され
る。
When a negative high voltage pulse of -180 V is applied to the input terminal Sm of the mth scan electrode, the latch signal LATCHn on the data electrode side is at H level and the latch signal LATCHn + 1 is at L level. Since the field signal FR is at L level, the output of the nth EX-OR circuit 17 becomes H level, and the n + 1th EX-OR circuit 1
The output of 7 becomes L level, a signal of 40V is applied to the input terminal Dn of the nth data electrode, and a signal of 0V is applied to the input terminal Dn + 1 of the n + 1th data electrode.

【0014】これにより画素(m,n)に相当するEL
素子は負の閾値電圧−200Vを越える電圧−220V
の印加により発光し、また画素(m,n+1)に相当す
るEL素子は負の閾値電圧−200Vを越えない電圧−
180Vの印加により非発光となる。
As a result, the EL corresponding to the pixel (m, n)
The device has a negative threshold voltage of -200V, which exceeds -200V.
And the EL element corresponding to the pixel (m, n + 1) emits light when applied with a voltage of −200 V
No light is emitted by applying 180V.

【0015】また、m+1番目の走査電極の入力端子S
m+1 に220Vの正の高圧パルスが印加されているとき
にデータ電極側のラッチ信号LATCHn はHレベル
で、ラッチ信号LATCHn+1 はHレベルで、フィール
ド信号FRはHレベルなので、n番目のEX−OR回路
17の出力はHレベルとなり、n+1番目のEX−OR
回路17の出力はLレベルとなって、n番目のデータ電
極の入力端子Dn には40Vの信号が印加され、n+1
番目のデータ電極の入力端子Dn+1 には0Vの信号が印
加される。
The input terminal S of the (m + 1) th scan electrode
When a positive high voltage pulse of 220 V is applied to m + 1, the latch signal LATCHn on the data electrode side is at H level, the latch signal LATCHn + 1 is at H level, and the field signal FR is at H level. The output of the EX-OR circuit 17 becomes H level, and the (n + 1) th EX-OR circuit
The output of the circuit 17 becomes L level, a signal of 40V is applied to the input terminal Dn of the nth data electrode, and n + 1
A 0V signal is applied to the input terminal Dn + 1 of the second data electrode.

【0016】これにより画素(m+1,n)に相当する
EL素子は正の閾値電圧200Vを越えない電圧180
Vの印加により非発光となり、また画素(m+1,n+
1)に相当するEL素子は正の閾値電圧200Vを越え
る電圧220Vの印加により発光する。
As a result, the EL element corresponding to the pixel (m + 1, n) has a voltage 180 which does not exceed the positive threshold voltage 200V.
No light is emitted by applying V, and the pixel (m + 1, n +
The EL element corresponding to 1) emits light when a voltage of 220 V exceeding a positive threshold voltage of 200 V is applied.

【0017】また、m+1番目の走査電極の入力端子S
m+1 に−180Vの負の高圧パルスが印加されていると
きにデータ電極側のラッチ信号LATCHn はLレベル
で、ラッチ信号LATCHn+1 はHレベルで、フィール
ド信号FRはLレベルなので、n番目のEX−OR回路
17の出力はLレベルとなり、n+1番目のEX−OR
回路17の出力はHレベルとなって、n番目のデータ電
極の入力端子Dn には0Vの信号が印加され、n+1番
目のデータ電極の入力端子Dn+1 には40Vの信号が印
加される。
The input terminal S of the (m + 1) th scan electrode
When a negative high voltage pulse of -180V is applied to m + 1, the latch signal LATCHn on the data electrode side is at L level, the latch signal LATCHn + 1 is at H level, and the field signal FR is at L level. The output of the EX-OR circuit 17 becomes the L level, and the (n + 1) th EX-OR
The output of the circuit 17 becomes H level, and the 0V signal is applied to the input terminal Dn of the nth data electrode, and the 40V signal is applied to the input terminal Dn + 1 of the n + 1th data electrode.

【0018】これにより画素(m+1,n)に相当する
EL素子は負の閾値電圧−200Vを越えない電圧−1
80Vの印加により非発光となり、また画素(m+1,
n+1)に相当するEL素子は負の閾値電圧−200V
を越える電圧−220Vの印加により発光する。
As a result, the EL element corresponding to the pixel (m + 1, n) has a negative threshold voltage of -200 V and a voltage of -1
No light is emitted by applying 80 V, and the pixel (m + 1,
The EL element corresponding to (n + 1) has a negative threshold voltage of −200V.
It emits light when a voltage of -220 V is applied.

【0019】次に薄膜ELパネルに対して矩形的な正負
の連続信号を印加した場合の発光輝度について2つの一
般的な特性を説明する。
Next, two general characteristics of light emission brightness when rectangular positive and negative continuous signals are applied to the thin film EL panel will be described.

【0020】第1の特性は、図14に示すような周期T
f 、パルス幅Tp の正負対称の信号を印加したとき、図
16に示すようにテューティであるパルス幅Tp が大き
い方が発光輝度が大きくなるという特性である。
The first characteristic is the period T as shown in FIG.
When positive and negative symmetrical signals of f and pulse width Tp are applied, as shown in FIG. 16, the larger the pulse width Tp, which is the duty, the larger the emission luminance.

【0021】これは信号を印加したときにEL内部の分
極の度合いがパルス幅Tp が大きい方が強くなり、次の
逆極性のパルス信号が印加する際に対向する電極へ移動
する電子もしくは正孔の数が増加することになり、発光
に寄与する発光中心に衝突し励起するキャリアの数が増
加するためである。
This means that when a signal is applied, the degree of polarization inside the EL becomes stronger as the pulse width Tp becomes larger, and electrons or holes that move to the opposing electrodes when the next pulse signal of opposite polarity is applied. This is because the number of carriers increases, and the number of carriers that are excited by colliding with the emission center that contributes to light emission increases.

【0022】第2の特性は、図17に示すように定電流
源20により電流値を制御してEL素子21への印加信
号のチャージ時間を変化させると、図18に示すように
チャージ時間Tr が短いほど発光輝度が高くなるという
特性である。
The second characteristic is that when the current value is controlled by the constant current source 20 as shown in FIG. 17 to change the charging time of the signal applied to the EL element 21, the charging time Tr is changed as shown in FIG. The shorter is, the higher the emission luminance is.

【0023】これはチャージ時間Tr を図19の(a) に
示すようにTr1とし、定電流源20の電流値を図19の
(b) に示すようにI1 とすると、EL素子の発光輝度は
図19の(c) に示すようになるのに対して、チャージ時
間Tr を図19の(d) に示すようにTr2(<Tr1)と
し、定電流源20の電流値を図19の(e) に示すように
I2 (>I1 )とすると、EL素子の発光輝度は図19
の(f) に示すように大きくなる。
This is because the charging time Tr is Tr1 as shown in FIG. 19 (a), and the current value of the constant current source 20 is shown in FIG.
When I1 is set as shown in (b), the emission brightness of the EL element is as shown in (c) of FIG. 19, while the charging time Tr is set to Tr2 (< Tr1) and the current value of the constant current source 20 is I2 (> I1) as shown in FIG. 19 (e), the emission brightness of the EL element is as shown in FIG.
It becomes large as shown in (f).

【0024】これは電流値が大きい方が単位時間当たり
にEL素子21の内部電荷が移動する量が大きく、EL
の内部でキャリアが発光中心に衝突し励起する確率が大
きくなるためである。
This is because the larger the current value is, the larger the amount of movement of the internal charge of the EL element 21 per unit time is.
This is because the probability of carriers colliding with the emission center and being excited in the inside of is high.

【0025】[0025]

【発明が解決しようとする課題】図8及び図9に示す薄
膜ELパネルの各走査電極61 〜68 、その各走査電極
61 〜68 に接続したEL素子及び各データ電極21 〜
29 から構成される回路網の簡略な等価回路を示すと図
20に示すようになる。図中S11〜S18、S21〜S28は
各走査電極61 〜68 の入力端子、D11〜D18は各デー
タ電極21 〜29の入力端子、RS は走査電極の各EL
素子間におけるパネル上の配線抵抗、RDはデータ電極
の各EL素子間におけるパネル上の配線抵抗、CELはE
L素子の容量成分である。
The scanning electrodes 61 to 68 of the thin film EL panel shown in FIGS. 8 and 9, the EL elements connected to the scanning electrodes 61 to 68 and the data electrodes 21 to
FIG. 20 shows a simple equivalent circuit of the circuit network composed of 29. In the figure, S11 to S18 and S21 to S28 are the input terminals of the scan electrodes 61 to 68, D11 to D18 are the input terminals of the data electrodes 21 to 29, and RS is the scan electrode EL.
The wiring resistance on the panel between the elements, RD is the wiring resistance on the panel between the EL elements of the data electrodes, and CEL is E.
This is the capacitance component of the L element.

【0026】例えば入力端子S11〜S18側から走査電極
に図21の(a) に示すような矩形の高圧パルスを印加す
ると、その高圧パルスはEL素子自身の容量及び配線抵
抗により入力端子からの距離が長くなるほど時定数が大
きくなってなまったパルス波形となる。すなわち、一番
手前のEL素子(n,1)には図21の(b) に示すよう
なパルス波形が印加するのに対して一番離れたEL素子
(n,8)には図21の(c) に示すようななまったパル
ス波形が印加する。
For example, when a rectangular high-voltage pulse as shown in FIG. 21 (a) is applied to the scanning electrodes from the input terminals S11 to S18, the high-voltage pulse is separated from the input terminal by the capacitance and wiring resistance of the EL element itself. The longer the pulse width becomes, the larger the time constant becomes. That is, while the pulse waveform as shown in FIG. 21 (b) is applied to the EL element (n, 1) at the foremost side, the EL element (n, 8) farthest away is shown in FIG. A round pulse waveform as shown in (c) is applied.

【0027】すなわち、データ電極21 〜29 の入力端
子D11〜D18に対して図22の(a)に示すような電圧波
形が印加すると、EL素子(n,1)に印加する走査電
極61 〜68 の入力端子S11〜S18からの高圧パルス波
形は図22の(b) に示すようになるため、EL素子
(n,1)の両端間に印加する電圧波形は図22の(c)
に示すようになるのに対して、EL素子(n,8)に印
加する走査電極61 〜68の入力端子S11〜S18からの
高圧パルス波形は図22の(d) に示すようになるため、
EL素子(n,8)の両端間に印加する電圧波形は図2
2の(e) に示すようになる。すなわち、EL素子(n,
1)とEL素子(n,8)とでチャージ時間Tr に差が
生じることになる。
That is, when a voltage waveform as shown in FIG. 22A is applied to the input terminals D11 to D18 of the data electrodes 21 to 29, the scan electrodes 61 to 68 applied to the EL element (n, 1). Since the high-voltage pulse waveforms from the input terminals S11 to S18 of FIG. 22 are as shown in FIG. 22 (b), the voltage waveform applied across the EL element (n, 1) is shown in FIG. 22 (c).
On the other hand, the high voltage pulse waveforms from the input terminals S11 to S18 of the scan electrodes 61 to 68 applied to the EL element (n, 8) are as shown in FIG.
The voltage waveform applied across the EL element (n, 8) is shown in FIG.
It becomes as shown in (e) of 2. That is, the EL element (n,
1) and the EL element (n, 8) have a difference in charging time Tr.

【0028】そしてEL素子の第2の特性からEL素子
(n,1)とEL素子(n,8)との間に輝度差が生
じ、すなわち、EL素子(n,1)の輝度が高く、EL
素子(n,8)の輝度が低くなり、ELパネル全体で見
た場合に表示品位が損なわれることになる。
From the second characteristic of the EL element, a brightness difference occurs between the EL element (n, 1) and the EL element (n, 8), that is, the brightness of the EL element (n, 1) is high, EL
The luminance of the element (n, 8) becomes low, and the display quality is impaired when the EL panel as a whole is viewed.

【0029】このことは、走査電極61 〜68 の入力端
子S11〜S18のみでなく、入力端子S11〜S18と入力端
子S21〜S28の両方から高圧パルスを印加してもEL素
子(n,1)とEL素子(n,8)は同じ輝度になる
が、中央部のEL素子(n,4)やEL素子(n,5)
は輝度が低くなり、同様の問題を生じる。
This means that the EL element (n, 1) is applied not only to the input terminals S11 to S18 of the scan electrodes 61 to 68 but also to the high voltage pulse applied from both the input terminals S11 to S18 and the input terminals S21 to S28. And the EL element (n, 8) have the same brightness, but the central EL element (n, 4) or EL element (n, 5)
Has a lower brightness and causes a similar problem.

【0030】このような現象は高解像度型の個々のEL
素子が小さくその負荷容量が数pFというELパネルで
はそれ程問題にならないが、1つの画素が数ミリ角とい
った大きなEL素子を配列したELパネルで負荷容量が
10pFを越えるものでは輝度の差が顕著となり、その
結果表示品位が低下することになる。
Such a phenomenon is caused by high-resolution individual ELs.
This is not so problematic in an EL panel in which the elements are small and the load capacitance is several pF. However, in an EL panel in which large EL elements in which one pixel is several millimeters square are arranged and the load capacitance exceeds 10 pF, the difference in brightness becomes remarkable. As a result, the display quality is degraded.

【0031】そこで本発明は、どのEL素子に対しても
同じ発光輝度で駆動でき、例えばELパネルに適用した
場合には表示品位を向上できるEL素子駆動方法を提供
する。
Therefore, the present invention provides an EL element driving method capable of driving any EL element with the same light emission luminance and improving display quality when applied to an EL panel, for example.

【0032】[0032]

【課題を解決するための手段と作用】請求項1対応の発
明は、複数の走査電極と複数のデータ電極をマトリック
ス状に配置し、各電極の交差部で発光単位となるEL素
子を形成し、各走査電極に正、負に交互に反転する高圧
パルス信号を印加すると共に各データ電極にデータに基
づいて低圧信号を印加することにより各EL素子に閾値
電圧を越える所望の正、負の極性の電圧を交互に印加し
て選択的に発光駆動するものにおいて、少なくとも各走
査電極に対する高圧パルスの印加点からの距離が遠いE
L素子ほど閾値電圧を越える正、負の極性の電圧の時間
を長く設定したことにある。
According to a first aspect of the present invention, a plurality of scanning electrodes and a plurality of data electrodes are arranged in a matrix, and an EL element which is a light emitting unit is formed at the intersection of each electrode. , A desired positive or negative polarity exceeding the threshold voltage is applied to each EL element by applying a high voltage pulse signal that is alternately inverted to positive and negative to each scan electrode and applying a low voltage signal to each data electrode based on the data. In which the voltage is alternately applied to selectively drive the light emission, the distance E from which the high-voltage pulse is applied to at least each scanning electrode is long.
The reason is that the time for the voltage of positive and negative polarities exceeding the threshold voltage is set longer for the L element.

【0033】これにより高圧パルスの印加点からの距離
が近いEL素子は印加する高圧パルスの波形が矩形波に
近くチャージ時間が短いが、閾値を越える電圧の印加時
間が短く、また、高圧パルスの印加点からの距離が遠い
EL素子は印加する高圧パルスの波形がなまってチャー
ジ時間が長くなるが、閾値を越える電圧の印加時間が長
いので、発光輝度は高圧パルスの印加点からの距離が近
いEL素子も距離が遠いEL素子も略同等となる。
As a result, in the EL element whose distance from the application point of the high voltage pulse is short, the waveform of the high voltage pulse to be applied is close to a rectangular wave and the charging time is short, but the application time of the voltage exceeding the threshold value is short, and the high voltage pulse The EL element that is far from the application point has a long charging time due to the waveform of the high-voltage pulse being applied, but since the application time of the voltage exceeding the threshold is long, the emission brightness is close to the application point of the high-voltage pulse. The EL element and the EL element having a long distance are substantially the same.

【0034】[0034]

【実施例】以下、本発明の実施例を図面を参照して説明
する。なお、この実施例は本発明を薄膜ELパネルのE
L素子駆動に適用したものについて述べる。
Embodiments of the present invention will be described below with reference to the drawings. In this embodiment, the present invention is applied to thin film EL panel E
What is applied to the driving of the L element will be described.

【0035】図1において、30は薄膜ELパネルで、
この薄膜ELパネル30は、ガラス基板31上にITO
等からなる帯状透明電極である複数、例えば8本の下部
電極をデータ電極321 〜328 として配列し、その上
にSiO2 ,SiNもしくはTa2 5 等からなる下部
誘電体層、発光中心となるMn等の活性剤をドープした
ZnSからなる発光層、SiO2 並びにSi3 Nもしく
はTa2 5 等からなる上部誘電体層で構成されるEL
層33を設け、さらにその上にデータ電極321 〜32
8 と直交する方向にAl等の金属からなる帯状の8本の
上部電極を走査電極341 〜348 として配列してい
る。そして各走査電極341 〜348 と各データ電極3
21 〜328 の各交差部にて両電極で挟まれるEL層が
1つの画素となるEL素子を構成している。
In FIG. 1, 30 is a thin film EL panel,
This thin film EL panel 30 has ITO on a glass substrate 31.
A plurality of, for example, eight lower electrodes, which are strip-shaped transparent electrodes made of, etc., are arranged as the data electrodes 321 to 328, and a lower dielectric layer made of SiO 2 , SiN, Ta 2 O 5 or the like is formed thereon, and becomes a light emission center. An EL composed of a light emitting layer made of ZnS doped with an activator such as Mn and an upper dielectric layer made of SiO 2 and Si 3 N or Ta 2 O 5
A layer 33 is provided, and the data electrodes 321 to 32 are further provided thereon.
Eight strip-shaped upper electrodes made of a metal such as Al are arranged as scanning electrodes 341 to 348 in the direction orthogonal to 8. The scan electrodes 341 to 348 and the data electrodes 3
The EL layer sandwiched by both electrodes at each intersection of 21 to 328 constitutes an EL element in which one pixel is formed.

【0036】前記薄膜ELパネル30の走査電極341
〜348 に走査側ドライバ回路35の8つの出力端子を
接続し、その走査側ドライバ回路35の8つの入力端子
にラッチ回路36の8つの出力端子を接続し、そのラッ
チ回路36の8つの入力端子にシフトレジスタ37の8
つの出力端子を接続している。
Scan electrodes 341 of the thin film EL panel 30
To 348 are connected to eight output terminals of the scanning side driver circuit 35, eight input terminals of the scanning side driver circuit 35 are connected to eight output terminals of the latch circuit 36, and eight input terminals of the latch circuit 36 are connected. 8 of the shift register 37
Two output terminals are connected.

【0037】そしてタイミングコントローラ38から前
記シフトレジスタ37の入力端子にシフトクロック信号
SCK2 及びシリアルデータSDATAを入力し、また
前記ラッチ回路36にラッチ信号LATCH2 を入力し
ている。
The timing controller 38 inputs the shift clock signal SCK2 and serial data SDATA to the input terminal of the shift register 37, and the latch signal LATCH2 to the latch circuit 36.

【0038】また、前記薄膜ELパネル30のデータ電
極321 〜328 にデータ側ドライバ回路39の8つの
出力端子を接続し、そのデータ側ドライバ回路39の8
つの入力端子にEX−OR(排他的論理和)回路40の
8つの出力端子を接続している。前記EX−OR回路4
0の入力端子にAND回路41の出力端子を接続し、そ
のAND回路41の入力端子にラッチ回路42の8つの
出力端子を接続し、そのラッチ回路42の8つの入力端
子にシフトレジスタ43の8つの出力端子を接続してい
る。
Further, eight output terminals of the data side driver circuit 39 are connected to the data electrodes 321 to 328 of the thin film EL panel 30, and the data side driver circuit 39 has eight output terminals.
The eight output terminals of the EX-OR (exclusive OR) circuit 40 are connected to one input terminal. The EX-OR circuit 4
The input terminal of 0 is connected to the output terminal of the AND circuit 41, the input terminal of the AND circuit 41 is connected to the eight output terminals of the latch circuit 42, and the eight input terminals of the latch circuit 42 are connected to the eight terminals of the shift register 43. Two output terminals are connected.

【0039】前記EX−OR回路40及びAND回路4
1は図2に示すように、それぞれ8個の2入力EX−O
Rゲート、2入力ANDゲートからなり、前記EX−O
R回路40は各EX−ORゲートの一方の入力端子に前
記各ANDゲートの出力をそれぞれ入力し、他方の入力
端子に前記タイミングコントローラ38からのフィール
ド信号FRを共通に入力している。前記AND回路41
は各ANDゲートの一方の入力端子に前記ラッチ回路4
2の出力をそれぞれ入力し、他方の入力端子に前記タイ
ミングコントローラ38からのデータブランキング信号
BLK1 〜BLK8 をそれぞれ入力している。
The EX-OR circuit 40 and the AND circuit 4
As shown in FIG. 2, 1 is eight 2-input EX-Os.
The EX-O includes an R gate and a 2-input AND gate.
The R circuit 40 inputs the output of each AND gate to one input terminal of each EX-OR gate, and commonly inputs the field signal FR from the timing controller 38 to the other input terminal. AND circuit 41
Is connected to one input terminal of each AND gate by the latch circuit 4
The data blanking signals BLK1 to BLK8 from the timing controller 38 are input to the other input terminals, respectively.

【0040】フィールド信号FRは正極性印加フィール
ドか負極性印加フィールドかの状態によってレベルが変
化する信号であり、データブランキング信号BLNK1
〜BLNK8 は出力データを部分的にブランキングする
信号で、前記各走査電極341 〜348 の高圧パルスの
入力端子からの距離が離れているEL素子ほどブランキ
ング時間Ta が短くなるように設定している。
The field signal FR is a signal whose level changes according to the state of the positive polarity applied field or the negative polarity applied field, and the data blanking signal BLNK1.
.About.BLNK8 is a signal for partially blanking the output data, which is set so that the blanking time Ta becomes shorter as the EL element is farther from the input terminal of the high voltage pulse of each of the scanning electrodes 341 to 348. There is.

【0041】前記タイミングコントローラ38は、また
前記シフトレジスタ43にシフトクロック信号SCK1
を供給し、前記ラッチ回路42にラッチ信号LATCH
1 を供給している。
The timing controller 38 also applies the shift clock signal SCK1 to the shift register 43.
To supply the latch signal LATCH to the latch circuit 42.
Supplying 1.

【0042】前記シフトレジスタ43には、また1画面
分のデータを格納したフレームメモリからパラレル/シ
リアル変換回路を介してシリアル変換された画素のシリ
アルデータVDATAが入力されるようになっている。
The shift register 43 is also adapted to receive serial data VDATA of a pixel which has been serially converted through a parallel / serial conversion circuit from a frame memory which stores data for one screen.

【0043】前記各走査電極341 〜348 には前記走
査側ドライバ回路35から図12に示すような中心電圧
Vc =20V、正パルスVp =220V、負パルスVn
=−180Vの高圧パルスが各走査電極341 〜348
を走査するように連続的に印加されるようになってる。
From the scanning side driver circuit 35 to the scanning electrodes 341 to 348, a center voltage Vc = 20V, a positive pulse Vp = 220V and a negative pulse Vn as shown in FIG.
= -180V high-voltage pulse is applied to each scan electrode 341-348.
Is continuously applied so as to scan.

【0044】一方、前記シフトレジスタ43には画素の
シリアルデータVDATAがシフトクロック信号SCK
1 に同期して順次格納され、前記各走査電極341 〜3
48に印加される高圧パルスのパルス間で出力されるラ
ッチ信号LATCH1 により前記シフトレジスタ43に
格納したデータが8ビット単位で前記ラッチ回路42に
ラッチされるようになっている。
On the other hand, the shift register 43 stores the pixel serial data VDATA in the shift clock signal SCK.
The scanning electrodes 341 to 3 are sequentially stored in synchronism with 1.
The data stored in the shift register 43 is latched by the latch circuit 42 in units of 8 bits by the latch signal LATCH1 output between the pulses of the high voltage pulse applied to 48.

【0045】前記ラッチ回路42にラッチされたデータ
は画素を発光させる場合にはHレベル信号として出力
し、非発光の場合にはLレベル信号として出力する。
The data latched in the latch circuit 42 is output as an H level signal when the pixel emits light, and is output as an L level signal when the pixel does not emit light.

【0046】ここで任意の画素(m,n)、(m+1,
n+1)が発光し、画素(m,n+1)、(m+1,
n)が非発光となる場合の動作について述べる。なお、
n番目のデータ電極Dn に接続されたEL素子はn+1
番目のデータ電極Dn+1 に接続されたEL素子よりもそ
れぞれ接続される走査電極の入力端子に近いところに位
置するものとする。
Here, arbitrary pixels (m, n), (m + 1,
n + 1) emits light, and pixels (m, n + 1), (m + 1,
The operation when n) does not emit light will be described. In addition,
The EL element connected to the nth data electrode Dn is n + 1
The EL element connected to the th data electrode Dn + 1 is located closer to the input terminal of the scan electrode connected thereto.

【0047】図3に示すように、先ずm番目の走査電極
の入力端子Sm に220Vの正の高圧パルスが印加され
ているときにデータ電極側のラッチ信号LATCHn は
Hレベル、ラッチ信号LATCHn+1 はLレベルとな
る。また、データブランキング信号BLKn 及びBLK
n+1 はそれぞれブランキング時間Ta1,Ta2の期間Lレ
ベルとなってAND回路41の出力を強制的にLレベル
の状態にし、ラッチ出力を強制的にデータを非発光の状
態にする。
As shown in FIG. 3, first, when a 220V positive high voltage pulse is applied to the input terminal Sm of the mth scan electrode, the latch signal LATCHn on the data electrode side is at H level, and the latch signal LATCHn + 1. Becomes L level. In addition, the data blanking signals BLKn and BLK
n + 1 is at the L level during the blanking times Ta1 and Ta2, respectively, and the output of the AND circuit 41 is forced to the L level, and the latch output is forced to the non-light emitting state.

【0048】この状態でフィールド信号FRがHレベル
であると、n番目のEX−OR回路40の出力はブラン
キング時間Ta1が経過するとLレベルとなり、n+1番
目のEX−OR回路17の出力はHレベルとなって、n
番目のデータ電極の入力端子Dn にはブランキング時間
Ta1の間40Vでその後0Vとなる信号が印加され、n
+1番目のデータ電極の入力端子Dn+1 には40Vの信
号が印加される。
In this state, if the field signal FR is at H level, the output of the nth EX-OR circuit 40 becomes L level after the blanking time Ta1 has elapsed, and the output of the (n + 1) th EX-OR circuit 17 becomes H level. Level, n
A signal which is 40V during blanking time Ta1 and then becomes 0V is applied to the input terminal Dn of the second data electrode,
A signal of 40 V is applied to the input terminal Dn + 1 of the + 1st data electrode.

【0049】これにより画素(m,n)に相当するEL
素子はブランキング時間Ta1の経過後に正の閾値電圧2
00Vを越える電圧220Vの印加により発光し、また
画素(m,n+1)に相当するEL素子は正の閾値電圧
200Vを越えない電圧180Vの印加により非発光と
なる。
As a result, the EL corresponding to the pixel (m, n)
The device has a positive threshold voltage 2 after the blanking time Ta1 has elapsed.
Application of a voltage of 220V exceeding 00V causes light emission, and application of a voltage of 180V that does not exceed a positive threshold voltage of 200V causes the EL element corresponding to the pixel (m, n + 1) to emit no light.

【0050】また、m番目の走査電極の入力端子Sm に
−180Vの負の高圧パルスが印加されているときにデ
ータ電極側のラッチ信号LATCHn はHレベル、ラッ
チ信号LATCHn+1 はLレベルとなる。また、データ
ブランキング信号BLKn 及びBLKn+1 はそれぞれブ
ランキング時間Ta1,Ta2の期間LレベルとなってAN
D回路41の出力を強制的にLレベルの状態にし、ラッ
チ出力を強制的にデータを非発光の状態にする。
When a negative high voltage pulse of -180V is applied to the input terminal Sm of the mth scan electrode, the latch signal LATCHn on the data electrode side is at H level and the latch signal LATCHn + 1 is at L level. . Further, the data blanking signals BLKn and BLKn + 1 are at L level during the blanking times Ta1 and Ta2, respectively.
The output of the D circuit 41 is forcibly set to the L level and the latch output is forcibly set to the non-light emitting state.

【0051】この状態でフィールド信号FRがLレベル
であると、n番目のEX−OR回路40の出力はブラン
キング時間Ta1が経過するとHレベルとなり、n+1番
目のEX−OR回路17の出力はLレベルとなって、n
番目のデータ電極の入力端子Dn にはブランキング時間
Ta1の間0Vでその後40Vとなる信号が印加され、n
+1番目のデータ電極の入力端子Dn+1 には0Vの信号
が印加される。
In this state, if the field signal FR is at L level, the output of the nth EX-OR circuit 40 becomes H level after the blanking time Ta1 has passed, and the output of the (n + 1) th EX-OR circuit 17 is L level. Level, n
To the input terminal Dn of the second data electrode, a signal which is 0V for 40 seconds after blanking time Ta1 is applied, and n
A signal of 0V is applied to the input terminal Dn + 1 of the + 1st data electrode.

【0052】これにより画素(m,n)に相当するEL
素子はブランキング時間Ta1の経過後に負の閾値電圧−
200Vを越える電圧−220Vの印加により発光し、
また画素(m,n+1)に相当するEL素子は負の閾値
電圧−200Vを越えない電圧−180Vの印加により
非発光となる。
As a result, the EL corresponding to the pixel (m, n)
The device has a negative threshold voltage − after the blanking time Ta1 has elapsed.
It emits light when a voltage of -220V exceeding 200V is applied,
Further, the EL element corresponding to the pixel (m, n + 1) becomes non-luminous by the application of the voltage -180V which does not exceed the negative threshold voltage -200V.

【0053】また、m+1番目の走査電極の入力端子S
m+1 に220Vの正の高圧パルスが印加されているとき
にデータ電極側のラッチ信号LATCHn はLレベル、
ラッチ信号LATCHn+1 はHレベルとなる。また、デ
ータブランキング信号BLKn 及びBLKn+1 はそれぞ
れブランキング時間Ta1,Ta2の期間Lレベルとなって
AND回路41の出力を強制的にLレベルの状態にし、
ラッチ出力を強制的にデータを非発光の状態にする。
The input terminal S of the (m + 1) th scan electrode S
When a 220V positive high-voltage pulse is applied to m + 1, the latch signal LATCHn on the data electrode side is at L level,
The latch signal LATCHn + 1 becomes H level. Further, the data blanking signals BLKn and BLKn + 1 are at L level during the blanking times Ta1 and Ta2, respectively, and the output of the AND circuit 41 is forced to be at L level.
The latch output is forced to make the data non-emissive.

【0054】この状態でフィールド信号FRがHレベル
であると、n番目のEX−OR回路40の出力はHレベ
ルとなり、n+1番目のEX−OR回路17の出力はブ
ランキング時間Ta2が経過するとLレベルとなって、n
番目のデータ電極の入力端子Dn には40Vの信号が印
加され、n+1番目のデータ電極の入力端子Dn+1 には
ブランキング時間Ta2の間40Vでその後0Vとなる信
号が印加される。
In this state, when the field signal FR is at H level, the output of the nth EX-OR circuit 40 becomes H level, and the output of the (n + 1) th EX-OR circuit 17 becomes L when the blanking time Ta2 elapses. Level, n
A signal of 40V is applied to the input terminal Dn of the nth data electrode, and a signal of 40V during the blanking time Ta2 and then 0V is applied to the input terminal Dn + 1 of the n + 1th data electrode.

【0055】これにより画素(m+1,n)に相当する
EL素子は正の閾値電圧200Vを越えない電圧180
Vの印加により非発光となり、また画素(m+1,n+
1)に相当するEL素子はブランキング時間Ta2の経過
後に正の閾値電圧200Vを越える電圧220Vの印加
により発光する。
As a result, the EL element corresponding to the pixel (m + 1, n) has a voltage 180 which does not exceed the positive threshold voltage 200V.
No light is emitted by applying V, and the pixel (m + 1, n +
The EL element corresponding to 1) emits light when a voltage 220 V exceeding the positive threshold voltage 200 V is applied after the blanking time Ta2 has elapsed.

【0056】また、m+1番目の走査電極の入力端子S
m+1 に−180Vの負の高圧パルスが印加されていると
きにデータ電極側のラッチ信号LATCHn はLレベ
ル、ラッチ信号LATCHn+1 はHレベルとなる。ま
た、データブランキング信号BLKn 及びBLKn+1 は
それぞれブランキング時間Ta1,Ta2の期間Lレベルと
なってAND回路41の出力を強制的にLレベルの状態
にし、ラッチ出力を強制的にデータを非発光の状態にす
る。
The input terminal S of the (m + 1) th scan electrode
When a negative high voltage pulse of -180V is applied to m + 1, the latch signal LATCHn on the data electrode side becomes L level and the latch signal LATCHn + 1 becomes H level. Further, the data blanking signals BLKn and BLKn + 1 are at L level during the blanking times Ta1 and Ta2, respectively, and the output of the AND circuit 41 is forcibly set to the L level, and the latch output is forcibly set to the non-data state. Turn on the light.

【0057】この状態でフィールド信号FRがLレベル
であると、n番目のEX−OR回路40の出力はLレベ
ルとなり、n+1番目のEX−OR回路17の出力はブ
ランキング時間Ta2が経過するとHレベルとなり、n番
目のデータ電極の入力端子Dn には0Vの信号が印加さ
れ、n+1番目のデータ電極の入力端子Dn+1 にはブラ
ンキング時間Ta2の間0Vでその後40Vとなる信号が
印加される。
When the field signal FR is at L level in this state, the output of the nth EX-OR circuit 40 becomes L level, and the output of the (n + 1) th EX-OR circuit 17 becomes H when the blanking time Ta2 elapses. A signal of 0 V is applied to the input terminal Dn of the n-th data electrode, and a signal of 0 V and then 40 V is applied to the input terminal Dn + 1 of the n + 1-th data electrode during the blanking time Ta2. It

【0058】これにより画素(m+1,n)に相当する
EL素子は負の閾値電圧−200Vを越えない電圧−1
80Vの印加により非発光となり、また画素(m+1,
n+1)に相当するEL素子はブランキング時間Ta2の
経過後に負の閾値電圧−200Vを越える電圧−220
Vの印加により発光する。
As a result, the EL element corresponding to the pixel (m + 1, n) has a negative threshold voltage of -200V and a voltage of -1 which does not exceed -1.
No light is emitted by applying 80 V, and the pixel (m + 1,
The EL element corresponding to (n + 1) has a negative threshold voltage of -200V and a voltage of -220 after the blanking time Ta2 has elapsed.
It emits light when V is applied.

【0059】このように走査電極の入力端子に近いn番
目のデータ電極Dn に接続されたEL素子への±220
Vの印加期間をブランキング時間Ta1により比較的短く
し、また走査電極の入力端子に遠いn+1番目のデータ
電極Dn+1 に接続されたEL素子への±220Vの印加
期間をブランキング時間Ta2により比較的長くしている
ので、チャージ時間はn番目のEL素子に比べてn+1
番目のEL素子の方が長いが、±200Vを越える電圧
の印加時間はn番目のEL素子に比べてn+1番目のE
L素子の方が長いので、n番目のEL素子もn+1番目
のEL素子も発光輝度は略等しくなる。
In this way, ± 220 to the EL element connected to the nth data electrode Dn near the input terminal of the scan electrode
The application period of V is made relatively short by the blanking time Ta1, and the application period of ± 220 V to the EL element connected to the (n + 1) th data electrode Dn + 1 far from the input terminal of the scan electrode is made by the blanking time Ta2. Since it is relatively long, the charging time is n + 1 compared to the nth EL element.
Although the th EL element is longer, the application time of the voltage exceeding ± 200V is n + 1th E than the nth EL element.
Since the L element is longer, the n-th EL element and the (n + 1) th EL element have substantially the same emission brightness.

【0060】以上のことは図1に示す薄膜ELパネル3
0においては、走査電極341 〜348 についてデータ
電極321 〜328 との交差部となる各画素(EL素
子)について、ブランキング時間が走査電極341 〜3
48 の入力端子からの距離が遠い画素(EL素子)ほど
短くすることにより、各画素(EL素子)の発光輝度を
略等しくでき、パネル全体の輝度むらが無くなり表示品
位を向上できることになる。
The above is the thin film EL panel 3 shown in FIG.
At 0, the blanking time for each pixel (EL element) at the intersection of the scan electrodes 341 to 348 with the data electrodes 321 to 328 is scan electrodes 341 to 3
By making the pixel (EL element) farther away from the input terminal of 48, the emission brightness of each pixel (EL element) can be made substantially equal, and the unevenness in brightness of the entire panel can be eliminated to improve the display quality.

【0061】例えば、データ電極321 と走査電極34
1 〜の348 の交差部のEL素子に対して電圧は、デー
タ電極321 からはブランキング時間TB1を設定するこ
とにより、図4の(a) に示すような電圧が印加され、ま
た走査電極341 〜348 からは距離が短いので矩形波
に近い図4の(b) に示すような電圧が印加される。
For example, the data electrode 321 and the scan electrode 34
For the EL elements at the intersections of 1 to 348, the voltage as shown in FIG. 4A is applied by setting the blanking time TB1 from the data electrode 321 and the scanning electrode 341 Since the distance from ˜348 is short, a voltage close to a rectangular wave as shown in FIG. 4B is applied.

【0062】従って、EL素子に印加する電圧は図4の
(c) に示すような電圧波形となり、閾値電圧200Vを
越える220Vの電圧の印加時間は短くなる。
Therefore, the voltage applied to the EL element is as shown in FIG.
The voltage waveform becomes as shown in (c), and the application time of the voltage of 220V exceeding the threshold voltage of 200V becomes short.

【0063】これに対して、データ電極328 と走査電
極341 〜348 の交差部のEL素子に対して電圧は、
データ電極321 からはブランキング時間TB8(<TB
1)を設定することにより、図5の(a) に示すような電
圧が印加され、またデータ電極341 〜348 からは距
離が遠いのでかなりなまった図5の(b) に示すような電
圧が印加される。
On the other hand, the voltage applied to the EL element at the intersection of the data electrode 328 and the scan electrodes 341 to 348 is:
Blanking time TB8 (<TB
By setting 1), the voltage as shown in FIG. 5A is applied, and since the distance from the data electrodes 341 to 348 is far, the voltage as shown in FIG. Is applied.

【0064】従って、EL素子に印加する電圧は図5の
(c) に示すような電圧波形となり、閾値電圧200Vを
越える220Vの電圧の印加時間は長くなる。
Therefore, the voltage applied to the EL element is as shown in FIG.
The voltage waveform is as shown in (c), and the application time of the voltage of 220V exceeding the threshold voltage of 200V becomes long.

【0065】すなわち、データ電極328 と走査電極3
41 〜348 の交差部のEL素子は、印加する電圧の時
定数が大きくなってなまった電圧となるが、その電圧印
加により発光輝度が低下する分、閾値を越える電圧の時
間、すなわちパルス幅を大きくすることにより補償する
ことにより発光輝度の低下を防止している。
That is, the data electrode 328 and the scan electrode 3
In the EL element at the intersection of 41 to 348, the time constant of the applied voltage becomes large and becomes a blunt voltage. However, since the light emission brightness is lowered by the application of the voltage, the time of the voltage exceeding the threshold value, that is, the pulse width By increasing the value to compensate, a decrease in emission brightness is prevented.

【0066】このような制御を行うことにより、データ
電極321 と走査電極341 〜348 の交差部のEL素
子とデータ電極328 と走査電極341 〜348 の交差
部のEL素子とは略等しい発光輝度で発光するようにな
る。
By performing such control, the EL element at the intersection of the data electrode 321 and the scan electrodes 341 to 348 and the EL element at the intersection of the data electrode 328 and the scan electrodes 341 to 348 have substantially the same emission brightness. It will emit light.

【0067】以上は走査電極341 〜348 に対して正
の電圧を印加する場合について述べたが負の電圧を印加
する場合も同様である。
The case where a positive voltage is applied to the scan electrodes 341 to 348 has been described above, but the same applies to the case where a negative voltage is applied.

【0068】次に本実施例におけるブランキング時間T
a の制御方法について述べる。
Next, the blanking time T in the present embodiment.
The control method of a will be described.

【0069】第1の制御方法は、予め薄膜ELパネル3
0の配線抵抗、容量負荷及び発光輝度等の値から決めら
れたステップ時間Tx だけ上部電極341 〜348 の入
力端子からEL素子の位置が離れるほどブランキング時
間を短くしていく制御である。
The first control method is the thin film EL panel 3 in advance.
The control is such that the blanking time is shortened as the position of the EL element is farther from the input terminals of the upper electrodes 341 to 348 by the step time Tx determined from the values of the wiring resistance, the capacitive load, the light emission luminance, etc. of 0.

【0070】すなわち、前記タイミングコントローラ3
8内に図6に示すようなブランキング時間生成手段を設
ける。
That is, the timing controller 3
A blanking time generation means as shown in FIG.

【0071】このブランキング時間生成手段は、第1〜
第8のカウントデータ保持部511〜518 を設けると
共にこの各カウントデータ保持部511 〜518 に対応
してカウンタ521 〜528 を設けている。また、前記
第2〜第8のカウントデータ保持部512 〜518 に対
応して演算器531 〜537 を設けている。
The blanking time generating means is the first to the first.
Eighth count data holding units 511 to 518 are provided and counters 521 to 528 are provided corresponding to the respective count data holding units 511 to 518. Further, arithmetic units 531 to 537 are provided corresponding to the second to eighth count data holding units 512 to 518.

【0072】前記各カウントデータ保持部512 〜51
8 は、メモリやレジスタで構成され、前記第1のカウン
トデータ保持部511 には走査電極341 〜348 の入
力端子に最も近接したデータ電極321 への印加電圧を
ブランキングするためのブランキング時間データTB1が
保持されている。そしてこのブランキング時間データを
カウンタ521 がカウントしてブランキング時間TB1を
生成する。
Each of the count data holding units 512 to 51
Reference numeral 8 denotes a memory or register, and the first count data holding unit 511 has blanking time data for blanking the applied voltage to the data electrode 321 closest to the input terminals of the scan electrodes 341 to 348. TB1 is held. Then, the counter 521 counts the blanking time data to generate the blanking time TB1.

【0073】前記第1のカウントデータ保持部511 の
ブランキング時間データTB1は前記演算器531 にも入
力している。この演算器531 はまたステップ時間デー
タTx を入力している。そして前記演算器531 はブラ
ンキング時間データTB1からステップ時間データTx を
減算してブランキング時間データTB2を求め、前記第2
のカウントデータ保持部512 に出力する。
The blanking time data TB1 of the first count data holding unit 511 is also input to the arithmetic unit 531. The calculator 531 also receives the step time data Tx. The calculator 531 subtracts the step time data Tx from the blanking time data TB1 to obtain blanking time data TB2, and the second
Output to the count data holding unit 512.

【0074】前記前記第2のカウントデータ保持部51
2 はこのブランキング時間データTB2を保持し、前記カ
ウンタ522 はこのブランキング時間データTB2をカウ
ントしてブランキング時間TB2を生成する。
The second count data holding unit 51
2 holds the blanking time data TB2, and the counter 522 counts the blanking time data TB2 to generate the blanking time TB2.

【0075】このようにして第2〜第8のカウントデー
タ保持部512 〜518 は前記第1のカウントデータ保
持部511 が保持しているブランキング時間データTB1
からステップ時間データTx を繰り返し減算して得たブ
ランキング時間データTB2〜TB8を保持し、カウンタ5
22 〜528 はそれらをカウントしてブランキング時間
TB2〜TB8を生成する。
In this way, the second to eighth count data holding units 512 to 518 hold the blanking time data TB1 held by the first count data holding unit 511.
The blanking time data TB2 to TB8 obtained by repeatedly subtracting the step time data Tx from
22 to 528 count them and generate blanking times TB2 to TB8.

【0076】前記第1のカウントデータ保持部511 が
保持するブランキング時間データTB1及びステップ時間
データTx は、薄膜ELパネル30の配線抵抗、容量負
荷及び発光輝度等の諸特性により決められるが、そのデ
ータを複数の薄膜ELパネルに対して一律に決める場合
と、各薄膜ELパネルの諸特性のばらつきを考慮して個
々に決めるか製造ロット毎に決める場合がある。
The blanking time data TB1 and the step time data Tx held by the first count data holding unit 511 are determined by various characteristics such as wiring resistance, capacitive load and light emission luminance of the thin film EL panel 30. Data may be determined uniformly for a plurality of thin film EL panels, or may be determined individually in consideration of variations in various characteristics of each thin film EL panel, or may be determined for each manufacturing lot.

【0077】第2の制御方法は、予め薄膜ELパネル3
0の配線抵抗、容量負荷及び発光輝度等の値から決めら
れる走査電極341 〜348 の入力端子からEL素子の
位置が離れるほど短くなるブランキング時間TB1〜TB8
をそれぞれのデータとして格納し、そのデータを使用し
て行う制御である。
The second control method is the thin film EL panel 3 in advance.
Blanking times TB1 to TB8 which become shorter as the position of the EL element is farther from the input terminals of the scanning electrodes 341 to 348 determined by the values of the wiring resistance of 0, the capacitive load, and the emission brightness.
Is stored as each data, and the control is performed using the data.

【0078】すなわち、前記タイミングコントローラ3
8内に図7に示すようなブランキング時間生成手段を設
ける。
That is, the timing controller 3
A blanking time generation means as shown in FIG.

【0079】このブランキング時間生成手段は、第1〜
第8のカウントデータ保持部611〜618 を設けると
共にこの各カウントデータ保持部611 〜618 に対応
してカウンタ621 〜628 を設けている。また、個々
のブランキング時間データTB1〜TB8を格納したブラン
キング時間データ格納部63を設けている。
The blanking time generating means is the first to the first.
Eighth count data holding units 611 to 618 are provided, and counters 621 to 628 are provided corresponding to the respective count data holding units 611 to 618. Further, there is provided a blanking time data storage unit 63 which stores individual blanking time data TB1 to TB8.

【0080】そして前記第1のカウントデータ保持部6
11 は前記ブランキング時間データ格納部63からブラ
ンキング時間データTB1を受け取って保持し、前記第2
のカウントデータ保持部612 は前記ブランキング時間
データ格納部63からブランキング時間データTB2を受
け取って保持し、以下、同様にして第3〜第8のカウン
トデータ保持部613 〜618 は前記ブランキング時間
データ格納部63からブランキング時間データTB3〜T
B8を受け取って保持している。
Then, the first count data holding unit 6
11 receives and holds the blanking time data TB1 from the blanking time data storage unit 63, and stores the second blanking time data TB1.
The count data holding unit 612 receives the blanking time data TB2 from the blanking time data storage unit 63 and holds the blanking time data TB2. Thereafter, the third to eighth count data holding units 613 to 618 similarly perform the blanking time. Blanking time data TB3 to T from the data storage unit 63
Receives and holds B8.

【0081】各カウンタ621 〜628 はそれぞれ対応
するカウントデータ保持部611 〜618 のブランキン
グ時間データをカウントしてブランキング時間TB1〜T
B8を生成する。
Each of the counters 621 to 628 counts the blanking time data of the corresponding count data holding units 611 to 618 and blanking time TB1 to T8.
Generate B8.

【0082】前記ブランキング時間データ格納部63に
格納するブランキング時間データTB1〜TB8は、薄膜E
Lパネル30の配線抵抗、容量負荷及び発光輝度等の諸
特性により決められるが、そのデータを複数の薄膜EL
パネルに対して一律に決める場合と、各薄膜ELパネル
の諸特性のばらつきを考慮して個々に決めるか製造ロッ
ト毎に決める場合がある。
The blanking time data TB1 to TB8 stored in the blanking time data storage unit 63 is the thin film E.
The data is determined by various characteristics such as the wiring resistance, the capacitive load, and the light emission brightness of the L panel 30.
There are cases where it is decided uniformly for each panel, and there are cases where it is decided individually in consideration of variations in various characteristics of each thin film EL panel or for each manufacturing lot.

【0083】以上は、走査電極341 〜348 の入力端
子からの距離のみを考慮してブランキング時間データを
決めたが、実際には薄膜ELパネルの大きさ、電極の抵
抗値及びEL素子の大きさ等の諸条件により、走査電極
341 〜348 の入力端子からの距離のみでなくデータ
電極321 〜328 の入力端子からの距離が離れても発
光輝度が低下する現象が生じる。
In the above, the blanking time data is determined by considering only the distances from the input terminals of the scanning electrodes 341 to 348. However, in reality, the size of the thin film EL panel, the resistance value of the electrodes and the size of the EL element are determined. Due to various conditions such as the above, there occurs a phenomenon that the emission luminance is lowered not only when the distances from the input terminals of the scan electrodes 341 to 348 but also from the input terminals of the data electrodes 321 to 328 are increased.

【0084】このため、第2の制御方法において、前記
ブランキング時間データ格納部63に走査電極341 〜
348 の入力端子からの距離及びデータ電極321 〜3
28の入力端子からの距離を考慮して、8×8、すなわ
ち64個のEL素子すべてについて個々にブランキング
時間データを決め、それに基づいてカウンタがブランキ
ング時間を生成すれば、さらに決めの細かい発光輝度の
調整ができ、薄膜ELパネル30の各EL素子、すなわ
ち各画素の発光輝度を精度良く均一にできる。
Therefore, in the second control method, the blanking time data storage unit 63 has the scanning electrodes 341 ...
Distance from the input terminal of 348 and data electrodes 321 to 3
If the blanking time data is individually determined for 8 × 8, that is, all 64 EL elements in consideration of the distance from the 28 input terminals, and the counter generates the blanking time based on the blanking time data, the decision becomes more detailed. The emission brightness can be adjusted, and the emission brightness of each EL element of the thin film EL panel 30, that is, each pixel can be made uniform with high accuracy.

【0085】なお、前記実施例では薄膜ELパネルとし
て8本のデータ電極321 〜328及び8本の走査電極
341 〜348 を設け、8×8のEL素子からなるもの
について述べたが必ずしもこれに限定するものでないの
は勿論である。
In the above embodiment, the thin film EL panel is provided with 8 data electrodes 321 to 328 and 8 scan electrodes 341 to 348 and is composed of 8 × 8 EL elements. However, the present invention is not limited to this. Of course, it does not.

【0086】また、前記実施例は本発明を薄膜ELパネ
ルのEL素子駆動に適用したものについて述べたが必ず
しもこれに限定するものではなく、例えば複数のエッジ
放射型のEL発光素子を並べたELアレーヘッドのEL
素子の駆動にも適用できる。
Further, although the above-mentioned embodiments have described the present invention applied to the driving of EL elements of a thin film EL panel, the present invention is not necessarily limited to this. For example, an EL in which a plurality of edge emission type EL light emitting elements are arranged side by side. Array head EL
It can also be applied to drive elements.

【0087】[0087]

【発明の効果】以上、本発明によれば、少なくとも各走
査電極に対する高圧パルスの印加点からの距離が遠いE
L素子ほど閾値電圧を越える正、負の極性の電圧の時間
を長く設定しているので、どのEL素子に対しても同じ
発光輝度で駆動でき、例えばELパネルに適用した場合
には表示品位を向上できるEL素子駆動方法を提供でき
る。
As described above, according to the present invention, the distance E from the application point of the high-voltage pulse to at least each scanning electrode is long.
Since the time of the positive and negative polarities exceeding the threshold voltage is set longer for the L element, it is possible to drive any EL element with the same light emission luminance. For example, when applied to an EL panel, the display quality is improved. An improved EL element driving method can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示すブロック図。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】同実施例の要部回路構成を示す図。FIG. 2 is a diagram showing a circuit configuration of a main part of the embodiment.

【図3】同実施例の動作を説明するためのタイミング波
形図。
FIG. 3 is a timing waveform chart for explaining the operation of the embodiment.

【図4】同実施例の動作を詳細に説明するための電圧波
形図。
FIG. 4 is a voltage waveform diagram for explaining the operation of the embodiment in detail.

【図5】同実施例の動作を詳細に説明するための電圧波
形図。
FIG. 5 is a voltage waveform chart for explaining the operation of the embodiment in detail.

【図6】同実施例のブランキング時間の制御例を説明す
るためのブロック図。
FIG. 6 is a block diagram for explaining a blanking time control example of the embodiment.

【図7】同実施例のブランキング時間の別の制御例を説
明するためのブロック図。
FIG. 7 is a block diagram for explaining another example of blanking time control according to the embodiment.

【図8】薄膜ELパネルの構成を示す一部切欠した斜視
図。
FIG. 8 is a partially cutaway perspective view showing a configuration of a thin film EL panel.

【図9】薄膜ELパネルの等価回路図。FIG. 9 is an equivalent circuit diagram of a thin film EL panel.

【図10】従来例を示すブロック図。FIG. 10 is a block diagram showing a conventional example.

【図11】薄膜ELパネルのEL素子の電圧−出力輝度
特性を示すグラフ。
FIG. 11 is a graph showing voltage-output luminance characteristics of EL elements of a thin film EL panel.

【図12】薄膜ELパネルの各走査電極の入力端子に印
加する電圧信号を示す波形図。
FIG. 12 is a waveform diagram showing a voltage signal applied to the input terminal of each scanning electrode of the thin film EL panel.

【図13】同従来例のEX−OR回路及びドライバ回路
を詳細に示す回路図。
FIG. 13 is a circuit diagram showing in detail an EX-OR circuit and a driver circuit of the conventional example.

【図14】薄膜ELパネルのEL素子に印加する電圧波
形例を示す図。
FIG. 14 is a diagram showing an example of a voltage waveform applied to an EL element of a thin film EL panel.

【図15】同従来例の動作を説明するためのタイミング
波形図。
FIG. 15 is a timing waveform chart for explaining the operation of the conventional example.

【図16】薄膜ELパネルのEL素子のパルス幅−発光
輝度特性を示すグラフ。
FIG. 16 is a graph showing pulse width-light emission luminance characteristics of EL elements of a thin film EL panel.

【図17】薄膜ELパネルのEL素子に定電流を流すと
きの回路図。
FIG. 17 is a circuit diagram when a constant current is applied to an EL element of a thin film EL panel.

【図18】図17の回路においてEL素子に定電流を流
したときのチャージ時間−発光輝度特性を示すグラフ。
FIG. 18 is a graph showing charge time-light emission luminance characteristics when a constant current is passed through the EL element in the circuit of FIG.

【図19】図17の回路においてEL素子に流す定電流
の大きさとチャージ時間と発光輝度との関係を説明する
ための図。
19 is a diagram for explaining the relationship between the magnitude of a constant current flowing through an EL element, the charging time, and the light emission luminance in the circuit of FIG.

【図20】同従来例の薄膜ELパネルの走査電極の両端
間の等価回路を示す図。
FIG. 20 is a view showing an equivalent circuit between both ends of the scanning electrodes of the thin film EL panel of the conventional example.

【図21】同従来例の薄膜ELパネルの走査電極の入力
端子、その入力端子に最も近いEL素子及び最も遠いE
L素子のそれぞれに印加する走査電極からの電圧波形を
示す図。
FIG. 21 is an input terminal of a scanning electrode of the thin film EL panel of the conventional example, an EL element closest to the input terminal and an E farthest from the input terminal.
The figure which shows the voltage waveform from the scanning electrode applied to each of L element.

【図22】同従来例の薄膜ELパネルの走査電極の入力
端子に最も近いEL素子及び最も遠いEL素子のそれぞ
れに印加するデータ電極の電圧波形、走査電極の電圧波
形及びその合成電圧波形を示す図。
FIG. 22 shows a voltage waveform of a data electrode applied to each of an EL element closest to an input terminal of a scanning electrode and an EL element farthest from an input terminal of a scanning electrode of the conventional example, a voltage waveform of a scanning electrode, and a composite voltage waveform thereof. Fig.

【符号の説明】[Explanation of symbols]

30…薄膜ELパネル 321 〜328 …データ電極(下部電極) 33…EL層 341 〜348 …走査電極(上部電極) 35,39…ドライバー 38…タイミングコントローラ 40…EX−OR回路 41…AND回路 30 ... Thin film EL panel 321-328 ... Data electrode (lower electrode) 33 ... EL layer 341-348 ... Scan electrode (upper electrode) 35, 39 ... Driver 38 ... Timing controller 40 ... EX-OR circuit 41 ... AND circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数の走査電極と複数のデータ電極をマ
トリックス状に配置し、各電極の交差部で発光単位とな
るEL素子を形成し、前記各走査電極に正、負に交互に
反転する高圧パルス信号を印加すると共に前記各データ
電極にデータに基づいて低圧信号を印加することにより
各EL素子に閾値電圧を越える所望の正、負の極性の電
圧を交互に印加して選択的に発光駆動するものにおい
て、 少なくとも前記各走査電極に対する高圧パルスの印加点
からの距離が遠いEL素子ほど閾値電圧を越える正、負
の極性の電圧の時間を長く設定したことを特徴とするE
L素子駆動方法。
1. A plurality of scan electrodes and a plurality of data electrodes are arranged in a matrix form, an EL element serving as a light emitting unit is formed at an intersection of each electrode, and the scan electrodes are alternately inverted to positive and negative. By applying a high-voltage pulse signal and a low-voltage signal to each of the data electrodes based on the data, desired positive and negative polarities exceeding the threshold voltage are alternately applied to each EL element to selectively emit light. In the driven device, at least the EL element whose distance from the application point of the high-voltage pulse to each scan electrode is farther away is set to have a longer time of the positive and negative polarity voltages exceeding the threshold voltage.
L element driving method.
JP6086839A 1994-04-25 1994-04-25 El element driving method Pending JPH07295509A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6086839A JPH07295509A (en) 1994-04-25 1994-04-25 El element driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6086839A JPH07295509A (en) 1994-04-25 1994-04-25 El element driving method

Publications (1)

Publication Number Publication Date
JPH07295509A true JPH07295509A (en) 1995-11-10

Family

ID=13897989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6086839A Pending JPH07295509A (en) 1994-04-25 1994-04-25 El element driving method

Country Status (1)

Country Link
JP (1) JPH07295509A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003027999A1 (en) * 2001-09-26 2003-04-03 Sanyo Electric Co., Ltd. Planar display apparatus
JP2013504081A (en) * 2009-09-02 2013-02-04 スコビル インダストリーズ コープ Method and apparatus for driving an electroluminescent display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003027999A1 (en) * 2001-09-26 2003-04-03 Sanyo Electric Co., Ltd. Planar display apparatus
US7071635B2 (en) 2001-09-26 2006-07-04 Sanyo Electric Co., Ltd. Planar display apparatus
JP2013504081A (en) * 2009-09-02 2013-02-04 スコビル インダストリーズ コープ Method and apparatus for driving an electroluminescent display

Similar Documents

Publication Publication Date Title
JP3077579B2 (en) EL display device
US6940475B2 (en) Method for driving plasma display panel and plasma display device
JPH0634151B2 (en) Driving circuit for thin film EL display device
JPH0118434B2 (en)
JP2797185B2 (en) Matrix display panel drive circuit
JPH0748143B2 (en) Driving method of display device
JPH07295509A (en) El element driving method
JP3598664B2 (en) EL display device
JP3301379B2 (en) EL display device
JP2619083B2 (en) Driving method of display device
JPH05273938A (en) Method for driving matrix thin film electro-luminescence panel
JP2820944B2 (en) Display device driving method and device
JPS62507B2 (en)
JPH0426116B2 (en)
JPH05265391A (en) Display device using alternating current discharging type plasma display panel
JP2533945B2 (en) Driving method for thin film EL display device
JPS62513B2 (en)
JP2664422B2 (en) Driving method of display device
JP2528195B2 (en) AC plasma display display device
JP2618983B2 (en) Driving method of thin film EL display device
JPS6157639B2 (en)
JPH0638360B2 (en) Driving method for thin film EL display device
JPS6134596A (en) Driving of matrix display panel
JPH0528386B2 (en)
JPH05265392A (en) Display device