JPH01202878A - 半導体レーザの駆動回路 - Google Patents
半導体レーザの駆動回路Info
- Publication number
- JPH01202878A JPH01202878A JP63026514A JP2651488A JPH01202878A JP H01202878 A JPH01202878 A JP H01202878A JP 63026514 A JP63026514 A JP 63026514A JP 2651488 A JP2651488 A JP 2651488A JP H01202878 A JPH01202878 A JP H01202878A
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor laser
- input data
- transistor
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 230000001276 controlling effect Effects 0.000 abstract 3
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
- H01S3/02—Constructional details
- H01S3/03—Constructional details of gas laser discharge tubes
- H01S3/036—Means for obtaining or maintaining the desired gas pressure within the tube, e.g. by gettering, replenishing; Means for circulating the gas, e.g. for equalising the pressure within the tube
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体レーザ、特に、光伝送あるいは光通信システムの
送信系において光電変換手段として用いられる半導体レ
ーザを駆動する回路の構成に関し、比較的簡易構成で、
半導体レーザに対して波形・歪の無い安定した単一モー
ドの光出力を実現可能にすることを目的とし、 半導体レーザを駆動するのに供される第1の端子と、所
定電圧の供給を受ける第2の端子と、それぞれが1対の
トランジスタを有し、該1対のトランジスタは入力デー
タ信号に応答して交互にオンするよう差動的に接続され
、且つ、一方のトランジスタは前記第1および第2の端
子の間に介在されるよう接続されている複数の差動回路
とを具備し、該複数の差動回路におけるそれぞれの前記
一方のトランジスタに対し前記入力データ信号の印加タ
イミングをそれぞれ異にし、印加された入力データ信号
に応答してそれぞれのトランジスタに流れる電流の和を
前記半導体レーザに流すように構成する。
送信系において光電変換手段として用いられる半導体レ
ーザを駆動する回路の構成に関し、比較的簡易構成で、
半導体レーザに対して波形・歪の無い安定した単一モー
ドの光出力を実現可能にすることを目的とし、 半導体レーザを駆動するのに供される第1の端子と、所
定電圧の供給を受ける第2の端子と、それぞれが1対の
トランジスタを有し、該1対のトランジスタは入力デー
タ信号に応答して交互にオンするよう差動的に接続され
、且つ、一方のトランジスタは前記第1および第2の端
子の間に介在されるよう接続されている複数の差動回路
とを具備し、該複数の差動回路におけるそれぞれの前記
一方のトランジスタに対し前記入力データ信号の印加タ
イミングをそれぞれ異にし、印加された入力データ信号
に応答してそれぞれのトランジスタに流れる電流の和を
前記半導体レーザに流すように構成する。
本発明は、半導体レーザの駆動回路に関し、特に、光伝
送あるいは光通信システムの送信系において光電変換手
段として用いられる半導体レーザを駆動する回路の構成
に関する。
送あるいは光通信システムの送信系において光電変換手
段として用いられる半導体レーザを駆動する回路の構成
に関する。
近年、高速かつ大容量の通信への要求が高まり、その手
段として光通信が広く用いられるようになっている。そ
の場合、光通信用の信号を送信する素子として一般に半
導体レーザダイオードが用いられるが、これを高速で動
作させるためには、高速でしかも大電流を駆動できる電
子回路が必要である。現在、シリコン(Si)バイポー
ラトランジスタあるいはガリウム・砒素(GaAs)の
金属・半導体型電界効果トランジスタ(Ml!SF[!
?)により該電子回路が構成されている。
段として光通信が広く用いられるようになっている。そ
の場合、光通信用の信号を送信する素子として一般に半
導体レーザダイオードが用いられるが、これを高速で動
作させるためには、高速でしかも大電流を駆動できる電
子回路が必要である。現在、シリコン(Si)バイポー
ラトランジスタあるいはガリウム・砒素(GaAs)の
金属・半導体型電界効果トランジスタ(Ml!SF[!
?)により該電子回路が構成されている。
第5図(a)および(b)にはそれぞれ、半導体レーザ
の駆動回路の典型的な構成例が示される。図中、−点鎖
線で示される部分はレーザダイオードLDを有する半導
体レーザを等測的に表したものである。
の駆動回路の典型的な構成例が示される。図中、−点鎖
線で示される部分はレーザダイオードLDを有する半導
体レーザを等測的に表したものである。
第5図(a)において、トランジスタQlおよびQ。
は差動回路を構成し、トランジスタQ、のドレインは出
力端子0[JTを介してレーザダイオードLDに接続さ
れ、トランジスタQ!のドレインは接地(GND)され
ている、トランジスタロ、はそのゲートに印加されたデ
ータ信号りが“■”レベルの時にオンし、一方、トラン
ジスタQ8はそのゲートに印加されたデータ信号百が“
H“レベルの時、すなわちデータ信号りが“L”レベル
の時にオンするようになっている。言い換えると、トラ
ンジスタQ、およびqgはデータ信号りに応答して交互
にオンする。トランジスタQ、およびQ2のソースは、
共通に接続され、トランジスタQ、を介して電源端子(
電圧Vss)に接続されている。トランジスタQ、は、
ゲートに印加された制御電圧Vpに応答し、レーザダイ
オードLDに流す電流1p”を増減する機能を有してい
る。
力端子0[JTを介してレーザダイオードLDに接続さ
れ、トランジスタQ!のドレインは接地(GND)され
ている、トランジスタロ、はそのゲートに印加されたデ
ータ信号りが“■”レベルの時にオンし、一方、トラン
ジスタQ8はそのゲートに印加されたデータ信号百が“
H“レベルの時、すなわちデータ信号りが“L”レベル
の時にオンするようになっている。言い換えると、トラ
ンジスタQ、およびqgはデータ信号りに応答して交互
にオンする。トランジスタQ、およびQ2のソースは、
共通に接続され、トランジスタQ、を介して電源端子(
電圧Vss)に接続されている。トランジスタQ、は、
ゲートに印加された制御電圧Vpに応答し、レーザダイ
オードLDに流す電流1p”を増減する機能を有してい
る。
第5図(b)の構成は、(a)の回路からレーザダイオ
ードLDに流す電流1p’ の調整機能を取り除き、構
成の簡素化を図ったものである。
ードLDに流す電流1p’ の調整機能を取り除き、構
成の簡素化を図ったものである。
いずれの回路構成にせよ、データ信号りが“■“レベル
の時にトランジスタQ+がオンし、レーザダイオードL
Dに電流tp”が流れ、該電流の量に応じた発光が行わ
れる。そしてデータ信号りが“L”レベルになると、ト
ランジスタQlがオフするのでレーザダイオードLDに
は電流が流れず、それ故、発光は停止する。このように
、トランジスタのオン・オフ動作に同期してレーザダイ
オードに電流が流れるか、あるいは流れないかに応じて
発光が行われる。つまり、レーザダイオードを駆動する
周波数に応じて発光が行われ、この場合、レーザダイオ
ードに流れる電流は単一の駆動系により制御されている
。
の時にトランジスタQ+がオンし、レーザダイオードL
Dに電流tp”が流れ、該電流の量に応じた発光が行わ
れる。そしてデータ信号りが“L”レベルになると、ト
ランジスタQlがオフするのでレーザダイオードLDに
は電流が流れず、それ故、発光は停止する。このように
、トランジスタのオン・オフ動作に同期してレーザダイ
オードに電流が流れるか、あるいは流れないかに応じて
発光が行われる。つまり、レーザダイオードを駆動する
周波数に応じて発光が行われ、この場合、レーザダイオ
ードに流れる電流は単一の駆動系により制御されている
。
通信の高速化によりビットレートが上り、例えば数G(
ギガ)ビット/秒のオーダーのような高速信号を取り扱
うようになると、前述の単一の駆動系(電子回路)のみ
では正常に動作しても、レーザダイオードの特性上の問
題、実装上の影響、例えばレーザダイオ−°ドの実装上
の配置関係に起因して生じる浮遊インダクタンスあるい
は浮遊キャパシタンスの影響、等から、正常な光出力波
形が得られない場合があり得る。
ギガ)ビット/秒のオーダーのような高速信号を取り扱
うようになると、前述の単一の駆動系(電子回路)のみ
では正常に動作しても、レーザダイオードの特性上の問
題、実装上の影響、例えばレーザダイオ−°ドの実装上
の配置関係に起因して生じる浮遊インダクタンスあるい
は浮遊キャパシタンスの影響、等から、正常な光出力波
形が得られない場合があり得る。
例えば−例として第6図に示すように、光出力波形にお
いてその立上り時にリンギングが生じ、また、急激な立
上りに起因してレーザダイオード内でキャリアが過大に
蓄積されることにより、完全な単一モードの光出力を実
現することができないという問題が生じる。この問題は
、駆動系の出力周波数が高くなるに従い一層顕著゛に現
れる。また、従来形の駆動系の回路構成によれば、それ
を回路内で補正するようなことは困難であった。つまり
、該駆動系を含む集積回路(IC)、すなわちチップ自
体に該歪波形を調整する機能が無かった。
いてその立上り時にリンギングが生じ、また、急激な立
上りに起因してレーザダイオード内でキャリアが過大に
蓄積されることにより、完全な単一モードの光出力を実
現することができないという問題が生じる。この問題は
、駆動系の出力周波数が高くなるに従い一層顕著゛に現
れる。また、従来形の駆動系の回路構成によれば、それ
を回路内で補正するようなことは困難であった。つまり
、該駆動系を含む集積回路(IC)、すなわちチップ自
体に該歪波形を調整する機能が無かった。
それ故、従来形においては例えば、レーザダイオードと
駆動系の間にダンピング抵抗を入れたり、あるいは、上
述の―遊インダクタンスまたはキャパシタンスの影響を
受けないようにレーザダイオードの実装を工夫すること
が必要であった。しかしながら、このような調整作業は
煩雑であり、また、半導体レーザが置かれている周囲の
条件が変わるとその度に調整を行う必要があり、また効
果が無い場合もあるので、実際的ではない。
駆動系の間にダンピング抵抗を入れたり、あるいは、上
述の―遊インダクタンスまたはキャパシタンスの影響を
受けないようにレーザダイオードの実装を工夫すること
が必要であった。しかしながら、このような調整作業は
煩雑であり、また、半導体レーザが置かれている周囲の
条件が変わるとその度に調整を行う必要があり、また効
果が無い場合もあるので、実際的ではない。
本発明は、上述した従来技術における課題に鑑み創作さ
れたもので、比較的簡易構成で、半導体レーザに対して
波形歪の無い安定した単一モードの光出力を実現可能に
した駆動回路を提供することを目的としている。
れたもので、比較的簡易構成で、半導体レーザに対して
波形歪の無い安定した単一モードの光出力を実現可能に
した駆動回路を提供することを目的としている。
上述した従来技術における課題は、半導体レーザに流す
べき電流を、単一の駆動系により制御するのではなく、
複数の駆動系を用いて多段的かつ連続的に制御すること
により、解決され得る。
べき電流を、単一の駆動系により制御するのではなく、
複数の駆動系を用いて多段的かつ連続的に制御すること
により、解決され得る。
従って、本発明による半導体レーザの駆動回路は、第1
図の原理ブロック図に示されるように、半導体レーザ5
を駆動するのに供される第1の端子1と、第2の端子2
と、複数の差動回路31.3!1・・・・・・と、該複
数の差動回路のそれぞれに対応して前記第2の端子との
間に介在された複数の定電流源41.4m、・・・・・
・とを具備し、ここで該複数の差動回路はそれぞれミ1
対のトランジスタTal 、Tb+ ;Tag+Tb!
、・・・・・・を有し、該1対のトランジスタは入力デ
ータ信号り、、D、・・・・・・に応答して交互にオン
するよう差動的に接続され、且つ、一方のトランジスタ
Ta++Taz+・・・・・・は前記第1および第2の
端子の間に介在されるよう接続されている。
図の原理ブロック図に示されるように、半導体レーザ5
を駆動するのに供される第1の端子1と、第2の端子2
と、複数の差動回路31.3!1・・・・・・と、該複
数の差動回路のそれぞれに対応して前記第2の端子との
間に介在された複数の定電流源41.4m、・・・・・
・とを具備し、ここで該複数の差動回路はそれぞれミ1
対のトランジスタTal 、Tb+ ;Tag+Tb!
、・・・・・・を有し、該1対のトランジスタは入力デ
ータ信号り、、D、・・・・・・に応答して交互にオン
するよう差動的に接続され、且つ、一方のトランジスタ
Ta++Taz+・・・・・・は前記第1および第2の
端子の間に介在されるよう接続されている。
そして該複数の差動回路におけるそれぞれの前記一方の
トランジスタに対し前記入力データ信号の印加タイミン
グをそれぞれ異にし、印加された入力データ信号に応答
してそれぞれのトランジスタに流れる電流11+I!+
”・・・・の和を前記半導体レーザに流すようにして
いる。
トランジスタに対し前記入力データ信号の印加タイミン
グをそれぞれ異にし、印加された入力データ信号に応答
してそれぞれのトランジスタに流れる電流11+I!+
”・・・・の和を前記半導体レーザに流すようにして
いる。
説明の簡単化のため、定電流源を考慮しないで、差動回
路が2個の場合について説明する。
路が2個の場合について説明する。
まず任意の時点でトランジスタTa、が入力データ信号
D+に応答してオンすると、電流I、が半導体レーザ4
に流れる。しかしながら、この電流はレーザを駆動する
ための本来の電流(この場合にはI++Ig)よりも小
さいので、該レーザは完全な発光状態には至っていない
、つまり、この電流りはレーザをプリチャージするのに
寄与し、また、電流値もそれほど大きくμいので、レー
ザ内でキャリアが過大に蓄積されるという不都合を解消
することにも寄与する。
D+に応答してオンすると、電流I、が半導体レーザ4
に流れる。しかしながら、この電流はレーザを駆動する
ための本来の電流(この場合にはI++Ig)よりも小
さいので、該レーザは完全な発光状態には至っていない
、つまり、この電流りはレーザをプリチャージするのに
寄与し、また、電流値もそれほど大きくμいので、レー
ザ内でキャリアが過大に蓄積されるという不都合を解消
することにも寄与する。
次いで入力データ信号口2がトランジスタTagに入力
されると、該トランジスタはオンし、電流I!が半導体
レーザ4に流れる。これによって該レー′ ザには■
、+1.の電流が流れ、該レーザは発光状態に至る。つ
まり、半導体レーザに流す電流を段階的かつ連続的に制
御することにより、該電流の波形を調整している。これ
によって、波形歪の無い安定した単一モードの発光が可
能となる。
されると、該トランジスタはオンし、電流I!が半導体
レーザ4に流れる。これによって該レー′ ザには■
、+1.の電流が流れ、該レーザは発光状態に至る。つ
まり、半導体レーザに流す電流を段階的かつ連続的に制
御することにより、該電流の波形を調整している。これ
によって、波形歪の無い安定した単一モードの発光が可
能となる。
なお、本発明の他の構成上の特徴およ、び作用の詳細に
ついては、添付図面を参照しつつ以下に記述する実施例
を用いて説明する。
ついては、添付図面を参照しつつ以下に記述する実施例
を用いて説明する。
第2図には本発明の一実施例としての半導体レーザの駆
動回路の回路構成が示される。
動回路の回路構成が示される。
第2図において、−点鎖線で示される部分はレーザダイ
オードLDを有する半導体レーザを等測的に表したもの
であり、本実施例では該半導体レーザとしてInGaA
sP系のレーザダイオードを用いている。このレーザダ
イオードLDを駆動する回路は、チップ内の半wA縁性
基板(GaAs)上に集積化された複数のl’lI!S
FI!Tから構成されている。
オードLDを有する半導体レーザを等測的に表したもの
であり、本実施例では該半導体レーザとしてInGaA
sP系のレーザダイオードを用いている。このレーザダ
イオードLDを駆動する回路は、チップ内の半wA縁性
基板(GaAs)上に集積化された複数のl’lI!S
FI!Tから構成されている。
11は半導体レーザ(レーザダイオードLD)を駆動す
るのに供されるチップの出力(OUT)端子、12は所
定電圧Vss (本実施例ではECLレベルで作動させ
るために約−5,2vに設定)の供給を受ける電源端子
、13はチップの接地−(GND)端子、14.15は
それぞれデータ信号D+、Dtを入力するための端子、
14’ 、 15°はそれぞれ該信号り、、Dtの反転
信号酊、■を入力するための端子、16.17はそれぞ
れ電流制御電圧VP、Vl)zを入力するための端子、
18はバイアス電流制御電圧V、を入力するための端子
、をそれぞれ示す。なお、データ信号Di Ihについ
ては、端子14.15から入力されるデータ信号DI、
D、をチップ内部で反転させて得ることもでき、また、
Dl+D!のそれぞれの“H”レベル、@L”レベルの
中間の電位V、。fl+vr11flを与えておいても
よいので、端子14’ 、 15”については必ずしも
チップ外に端子として出ている必要はない。
るのに供されるチップの出力(OUT)端子、12は所
定電圧Vss (本実施例ではECLレベルで作動させ
るために約−5,2vに設定)の供給を受ける電源端子
、13はチップの接地−(GND)端子、14.15は
それぞれデータ信号D+、Dtを入力するための端子、
14’ 、 15°はそれぞれ該信号り、、Dtの反転
信号酊、■を入力するための端子、16.17はそれぞ
れ電流制御電圧VP、Vl)zを入力するための端子、
18はバイアス電流制御電圧V、を入力するための端子
、をそれぞれ示す。なお、データ信号Di Ihについ
ては、端子14.15から入力されるデータ信号DI、
D、をチップ内部で反転させて得ることもでき、また、
Dl+D!のそれぞれの“H”レベル、@L”レベルの
中間の電位V、。fl+vr11flを与えておいても
よいので、端子14’ 、 15”については必ずしも
チップ外に端子として出ている必要はない。
トランジスタQa+およびQb、は差動回路を構成し、
トランジスタQa+ のゲートは端子14に接続され、
そのドレインは出力(OUT)端子11に接続されてい
る。また、トランジスタQblのゲートは端子14゛
に接続され、ドレインはダイオードSD (順方向電圧
降下は約0.7V)を逆方向に介して接地(GND)端
子13に接続されている。トランジスタQa、は入力デ
ータ信号り、が“H”レベルの時にオンし、一方、トラ
ンジスタQbl は入力データ信号酊が“H”レベルの
時、すなわち入力データ信号D1が“L”レベルの時に
オンするようになっている。言い換えると、トランジス
タQa、およびQb+ は入力データ信号り。
トランジスタQa+ のゲートは端子14に接続され、
そのドレインは出力(OUT)端子11に接続されてい
る。また、トランジスタQblのゲートは端子14゛
に接続され、ドレインはダイオードSD (順方向電圧
降下は約0.7V)を逆方向に介して接地(GND)端
子13に接続されている。トランジスタQa、は入力デ
ータ信号り、が“H”レベルの時にオンし、一方、トラ
ンジスタQbl は入力データ信号酊が“H”レベルの
時、すなわち入力データ信号D1が“L”レベルの時に
オンするようになっている。言い換えると、トランジス
タQa、およびQb+ は入力データ信号り。
に応答して交互にオンする。
トランジスタQa、およびQb、のソースは、共通に接
続され、トランジスタQ、を介し、さらにレベルシフト
用のダイオード群5DI(本実施例では2個のダイオー
ドで、電圧降下は約1.4V)を順方向に介して電源端
子I2に接続されている。トランジスタ0.のゲートは
端子16に接続されており、該トランジスタは、レーザ
ダイオードLDに流す電流の一部IP+を該端子16か
らの制御電圧VP+に応答して増減する機能を有してい
る。
続され、トランジスタQ、を介し、さらにレベルシフト
用のダイオード群5DI(本実施例では2個のダイオー
ドで、電圧降下は約1.4V)を順方向に介して電源端
子I2に接続されている。トランジスタ0.のゲートは
端子16に接続されており、該トランジスタは、レーザ
ダイオードLDに流す電流の一部IP+を該端子16か
らの制御電圧VP+に応答して増減する機能を有してい
る。
同様に、トランジスタQa2およびQb!は差動回路を
構成し、トランジスタQalのゲートは端子15に、ド
レインは出力端子11に接続されている。また、トラン
ジスタQb、のゲートは端子15”に、ドレインはダイ
オードSDを逆方向に介して接地端子13に接続されて
いる。トランジスタQa、は入力データ信号口、が@H
”レベルの時にオンし、一方、トランジスタQb、は入
力データ信号■が“H”レベルの時、すなわち入力デー
タ信号D□が“L”レベルの時にオンするようになって
いる。言い換えると、トランジスタQa、およびQb、
は入力データ信号OXに応答して交互にオンする。トラ
ンジスタQa2およびQb意のソースは、共通に接続さ
れ、トランジスタロ2を介し、さらにダイオード群SO
□(SD+と同様で、電圧降下は約1.4V)を順方向
に介して電源端子12に接続されている。トランジスタ
Q2のゲートは端子17に接続され1おり、該トランジ
スタは、レーザダイオードLDに流す電流の一部Ip、
を該端子17からの制御電圧Vptに応答して増減する
機能を有している。
構成し、トランジスタQalのゲートは端子15に、ド
レインは出力端子11に接続されている。また、トラン
ジスタQb、のゲートは端子15”に、ドレインはダイ
オードSDを逆方向に介して接地端子13に接続されて
いる。トランジスタQa、は入力データ信号口、が@H
”レベルの時にオンし、一方、トランジスタQb、は入
力データ信号■が“H”レベルの時、すなわち入力デー
タ信号D□が“L”レベルの時にオンするようになって
いる。言い換えると、トランジスタQa、およびQb、
は入力データ信号OXに応答して交互にオンする。トラ
ンジスタQa2およびQb意のソースは、共通に接続さ
れ、トランジスタロ2を介し、さらにダイオード群SO
□(SD+と同様で、電圧降下は約1.4V)を順方向
に介して電源端子12に接続されている。トランジスタ
Q2のゲートは端子17に接続され1おり、該トランジ
スタは、レーザダイオードLDに流す電流の一部Ip、
を該端子17からの制御電圧Vptに応答して増減する
機能を有している。
さらに、出力端子11と電源端子12との間にはトラン
ジスタQ、と、順方向に接続されたダイオード群SDo
(SD、と同様で、電圧降下は約1,4V)とが直列
に介在されている。トランジスタQ、のゲートは端子1
8に接続されており、該トランジスタは、レーザダイオ
ードLDに流すバイアス電流Imを該端子18からの制
御電圧V、に応答して増減する機能を有している。
ジスタQ、と、順方向に接続されたダイオード群SDo
(SD、と同様で、電圧降下は約1,4V)とが直列
に介在されている。トランジスタQ、のゲートは端子1
8に接続されており、該トランジスタは、レーザダイオ
ードLDに流すバイアス電流Imを該端子18からの制
御電圧V、に応答して増減する機能を有している。
本実施例の駆動回路においては、各差動回路においてそ
れぞれ出力端子11に接続されるトランジスタ、すなわ
ちトランジスタ14.15に対し入力データ信号D+、
Dtの印加形態、つまりタイミングが異なるように構成
されている。そして最終的に、印加された入力データ信
号り、Dzに応答してそれぞれのトランジスタ14.1
5に流れる電流1p+ 、11)zの和とバイアス電流
11との和がレーザダイオードLDに流れるようになっ
ている。この場合、各トランジスタ14.15に流れる
電流1p+、Iρ2の大きさは、それぞれ制御電圧vP
++V9gの大きさを調整することにより独立に加減で
きる。
れぞれ出力端子11に接続されるトランジスタ、すなわ
ちトランジスタ14.15に対し入力データ信号D+、
Dtの印加形態、つまりタイミングが異なるように構成
されている。そして最終的に、印加された入力データ信
号り、Dzに応答してそれぞれのトランジスタ14.1
5に流れる電流1p+ 、11)zの和とバイアス電流
11との和がレーザダイオードLDに流れるようになっ
ている。この場合、各トランジスタ14.15に流れる
電流1p+、Iρ2の大きさは、それぞれ制御電圧vP
++V9gの大きさを調整することにより独立に加減で
きる。
次に、第2図に示される駆動回路の動作について第3図
の波形図を参照しながら説明する。
の波形図を参照しながら説明する。
第3図の例示は、入力データ信号り、に対して入力デー
タ信号り、の立上りのタイミングを早めた場合を示す、
なお、本実施例ではバイアス電流■。
タ信号り、の立上りのタイミングを早めた場合を示す、
なお、本実施例ではバイアス電流■。
を約20mA、トランジスタ14がオンした時に流れる
電流1p+のピーク値を約32+sA、トランジスタ1
5がオンした時に流れる電流19gのピーク値を約18
mAに設定した。つまり、入力データ信号が印加される
前に、レーザダイオードLDには予め約2On+Aのバ
イアス電流1.が流れている。
電流1p+のピーク値を約32+sA、トランジスタ1
5がオンした時に流れる電流19gのピーク値を約18
mAに設定した。つまり、入力データ信号が印加される
前に、レーザダイオードLDには予め約2On+Aのバ
イアス電流1.が流れている。
まず、入力データ信号0:を“H”レベルにしてトラン
ジスタ15をオンさせ、レーザダイオードLDに電流I
pz(約18mA)を流す。この電流は、レーザダイオ
ードに主駆動電流(この場合にはバイアス電流+50s
^)を流して発光させる前に、該レーザダイオードをプ
リチャージするためのものである。
ジスタ15をオンさせ、レーザダイオードLDに電流I
pz(約18mA)を流す。この電流は、レーザダイオ
ードに主駆動電流(この場合にはバイアス電流+50s
^)を流して発光させる前に、該レーザダイオードをプ
リチャージするためのものである。
次いで、入力データ信号り、を“H”レベルにしてトラ
ンジスタ14をオンさせ、レーザダイオードLDに更に
電流11)+ (約32mA)を流す。これによってレ
ーザダイオードLDに本来の駆動電流(バイアス電流+
50++A)が流れ、該レーザは単一モードで発光す
る。
ンジスタ14をオンさせ、レーザダイオードLDに更に
電流11)+ (約32mA)を流す。これによってレ
ーザダイオードLDに本来の駆動電流(バイアス電流+
50++A)が流れ、該レーザは単一モードで発光す
る。
このように、レーザダイオードに本来の駆動電流を一気
に流すのではなく、段階的かつ連続的に電流を増大する
ことにより、レーザダイオード内でキャリアが過大に蓄
積されるという不都合を解消することができる。それに
よって、波形歪の無い安定した単一モードの発光を実現
することが可能となる。
に流すのではなく、段階的かつ連続的に電流を増大する
ことにより、レーザダイオード内でキャリアが過大に蓄
積されるという不都合を解消することができる。それに
よって、波形歪の無い安定した単一モードの発光を実現
することが可能となる。
上述した実施例では入力データ信号DIに対して入力デ
ータ信号0.の立上りのタイミングを早めた場合につい
て説明したが、それに限らず、種々のタイミングでデー
タ信号を印加してもよい。
ータ信号0.の立上りのタイミングを早めた場合につい
て説明したが、それに限らず、種々のタイミングでデー
タ信号を印加してもよい。
第4図(a)〜(c)にはそれぞれ、各データ信号の印
加タイミングおよびそれに対応する出力電流の波形が模
式的に示される。ここで、第4図(a)は前述の第3図
の波形図に対応するので、その説明は省略する。
加タイミングおよびそれに対応する出力電流の波形が模
式的に示される。ここで、第4図(a)は前述の第3図
の波形図に対応するので、その説明は省略する。
第4図(b)の例示は、入力データ信号0.に対して入
力データ信号D2の立下りのタイミングを早めた場合を
示す。このような印加形態は、1. + Ip。
力データ信号D2の立下りのタイミングを早めた場合を
示す。このような印加形態は、1. + Ip。
+ Iptの電流でレーザダイオードを極力早く発光状
態に至らせ、しかる後にt、、−t−Ip、の安定した
光出力を得たい場合に有効である。
態に至らせ、しかる後にt、、−t−Ip、の安定した
光出力を得たい場合に有効である。
第4図(c)の例示は、入力データ信号D1に対して入
力データ信号り、の立上りおよび立下りのタイミングを
共に遅延させた場合を示す、このような印加形態は、第
4図(a)および(b)の場合における双方の利点を得
たい場合に有効である。
力データ信号り、の立上りおよび立下りのタイミングを
共に遅延させた場合を示す、このような印加形態は、第
4図(a)および(b)の場合における双方の利点を得
たい場合に有効である。
なお、上述した実施例では印加するデータ信号が2種類
の場合について説明したが、これは、本発明の要旨から
も明らかなように2種類に限定されず、複数種類であれ
ば何種類でもよい、ただしこの場合でも、各入力データ
信号の印加タイミングをそれぞれ異にして対応のトラン
ジスタに印加することはもちろんであり、また、入力デ
ータ信号の数に応じた差動回路を必要とすることももち
ろんである。このような条件を有して入力データ信号の
種類(数)を増やすことにより、上述した効果に加え、
更に一層きめの細かい、安定したレーザ駆動が可能とな
る。
の場合について説明したが、これは、本発明の要旨から
も明らかなように2種類に限定されず、複数種類であれ
ば何種類でもよい、ただしこの場合でも、各入力データ
信号の印加タイミングをそれぞれ異にして対応のトラン
ジスタに印加することはもちろんであり、また、入力デ
ータ信号の数に応じた差動回路を必要とすることももち
ろんである。このような条件を有して入力データ信号の
種類(数)を増やすことにより、上述した効果に加え、
更に一層きめの細かい、安定したレーザ駆動が可能とな
る。
また、上述した実施例では駆動回路を構成するトランジ
スタとしてGaAs MH5FETを用いた場合につい
て説明したが、これは、Siバイポーラトランジスタや
ヘテロバイポーラトランジスタで置き換えてもよく、そ
の場合でも同様の効果が期待されることは明らかであろ
う。
スタとしてGaAs MH5FETを用いた場合につい
て説明したが、これは、Siバイポーラトランジスタや
ヘテロバイポーラトランジスタで置き換えてもよく、そ
の場合でも同様の効果が期待されることは明らかであろ
う。
以上説明したように本発明によれば、半導体レーザに流
すべき電流を複数の駆動系を用いて多段的かつ連続的に
制御することにより、比較的簡易構成でありながら、半
導体レーザに対して波形歪の無い安定した単一モードの
光出力を実現することができる。
すべき電流を複数の駆動系を用いて多段的かつ連続的に
制御することにより、比較的簡易構成でありながら、半
導体レーザに対して波形歪の無い安定した単一モードの
光出力を実現することができる。
第1図は本発明による半導体レーザの駆動回路の原理ブ
ロック、 第2図は本発明の一実施例としての半導体レーザの駆動
回路を示す回路図、 第3図は第2図の駆動回路の動作を説明するための波形
図、 第4図(a)〜(c)はそれぞれ、第2図の駆動回路に
おける各データ信号の印加タイミングおよびそれに対応
する出力電流の波形を模式的に示した波形図、 ・第5図(a)および(b)はそれぞれ半導体レーザの
駆動回路の典型的な構成例を示す図、第6図は第5図の
回路による動作波形図、である。 (符号の説明) l・・・第1の端子(出力端子)、 2・・・第2の端子(電源端子)、 31.3□、・・・、・・・差動回路、4、+4t+・
・・、・・・定電流源、5・・・半導体レーザ、 Ta14b++Ta*4bz+ ””* ”” )ラン
ジスタ、D ’+’l+Dffi+Dz、 Lj+、
*’1m入カデータ信号、11+1!+・・・、・・・
電流。 第2図 第2図の駆動回路の動作を説明するだめの波形図第3図 (a) 半導体レーザの駆動回路の典型的な構成例を示す図第5
図 第5図の回路による動作波形図
ロック、 第2図は本発明の一実施例としての半導体レーザの駆動
回路を示す回路図、 第3図は第2図の駆動回路の動作を説明するための波形
図、 第4図(a)〜(c)はそれぞれ、第2図の駆動回路に
おける各データ信号の印加タイミングおよびそれに対応
する出力電流の波形を模式的に示した波形図、 ・第5図(a)および(b)はそれぞれ半導体レーザの
駆動回路の典型的な構成例を示す図、第6図は第5図の
回路による動作波形図、である。 (符号の説明) l・・・第1の端子(出力端子)、 2・・・第2の端子(電源端子)、 31.3□、・・・、・・・差動回路、4、+4t+・
・・、・・・定電流源、5・・・半導体レーザ、 Ta14b++Ta*4bz+ ””* ”” )ラン
ジスタ、D ’+’l+Dffi+Dz、 Lj+、
*’1m入カデータ信号、11+1!+・・・、・・・
電流。 第2図 第2図の駆動回路の動作を説明するだめの波形図第3図 (a) 半導体レーザの駆動回路の典型的な構成例を示す図第5
図 第5図の回路による動作波形図
Claims (1)
- 【特許請求の範囲】 半導体レーザ(5)を駆動するのに供される第1の端子
(1)と、 第2の端子(2)と、 それぞれが1対のトランジスタ(Ta_1、Tb_1、
;Ta_2、Tb_2;……)を有し、該1対のトラン
ジスタは入力データ信号(D_1、D_2、……)に応
答して交互にオンするよう差動的に接続され、且つ、一
方のトランジスタ(Ta_1、Ta_2、……)は前記
第1および第2の端子の間に介在されるよう接続されて
いる複数の差動回路(3_1、3_2、……)と、 該複数の差動回路のそれぞれに対応して前記第2の端子
との間に介在された複数の定電流源(4_1、4_2、
……)とを具備し、 該複数の差動回路におけるそれぞれの前記一方のトラン
ジスタに対し前記入力データ信号の印加タイミングをそ
れぞれ異にし、印加された入力データ信号に応答してそ
れぞれのトランジスタに流れる電流(I_1、I_2、
……)の和を前記半導体レーザに流すようにしたことを
特徴とする半導体レーザの駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63026514A JPH01202878A (ja) | 1988-02-09 | 1988-02-09 | 半導体レーザの駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63026514A JPH01202878A (ja) | 1988-02-09 | 1988-02-09 | 半導体レーザの駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01202878A true JPH01202878A (ja) | 1989-08-15 |
Family
ID=12195588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63026514A Pending JPH01202878A (ja) | 1988-02-09 | 1988-02-09 | 半導体レーザの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01202878A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10065838A1 (de) * | 2000-12-29 | 2002-07-11 | Infineon Technologies Ag | Elektronische Treiberschaltung für direkt modulierte Halbleiterlaser |
JP2006073884A (ja) * | 2004-09-03 | 2006-03-16 | Sony Corp | 多チャンネル電流出力型ドライバー回路並びに同回路を有する半導体装置及び発光ダイオード駆動装置 |
-
1988
- 1988-02-09 JP JP63026514A patent/JPH01202878A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10065838A1 (de) * | 2000-12-29 | 2002-07-11 | Infineon Technologies Ag | Elektronische Treiberschaltung für direkt modulierte Halbleiterlaser |
DE10065838C2 (de) * | 2000-12-29 | 2003-06-26 | Infineon Technologies Ag | Elektronische Treiberschaltung für einen direkt modulierten Halbleiterlaser |
US6587489B2 (en) | 2000-12-29 | 2003-07-01 | Infineon Technologies Ag | Electronic driver circuit for directly modulated semiconductor lasers |
JP2006073884A (ja) * | 2004-09-03 | 2006-03-16 | Sony Corp | 多チャンネル電流出力型ドライバー回路並びに同回路を有する半導体装置及び発光ダイオード駆動装置 |
JP4635522B2 (ja) * | 2004-09-03 | 2011-02-23 | ソニー株式会社 | 多チャンネル電流出力型ドライバー回路並びに同回路を有する半導体装置及び発光ダイオード駆動装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7532823B2 (en) | Light emitting diode driving circuit and optical transmitter for use in optical fiber link | |
US7542684B2 (en) | Light emitting diode driving device and optical transmission device including the same | |
US7411987B2 (en) | System and method for using an output transformer for laser diode drivers | |
US7358774B2 (en) | Output driver circuit with pre-emphasis function | |
US4571506A (en) | LED Driver Circuit | |
US4818896A (en) | Optical transmitter driver with current peaking | |
CN100446285C (zh) | Led驱动电路 | |
US7965792B2 (en) | Modulation-index adjustable amplitude shift keying transmitter | |
US6522174B2 (en) | Differential cascode current mode driver | |
US7068691B2 (en) | Directly modulated optical module and method for driving semiconductor laser included therein | |
US4947061A (en) | CMOS to ECL output buffer circuit | |
US7006313B2 (en) | Circuit and method to match common mode flex impedance and to achieve symmetrical switching voltage outputs of write driver | |
US6778569B2 (en) | Optical source driver with improved input stage | |
US6490301B1 (en) | Laser drive device | |
JPH04283978A (ja) | レーザダイオード駆動回路 | |
JPH01202878A (ja) | 半導体レーザの駆動回路 | |
US5243456A (en) | Semiconductor device | |
US5391933A (en) | Driver circuit for generating pulses | |
US5343323A (en) | Lan electro-optical interface | |
US6215607B1 (en) | Write driver using continuous damping network to reduce overshoot, undershoot and settling time for magnetic inductive recording head | |
JPH04329712A (ja) | 高速論理回路 | |
EP0676864A1 (en) | Circuit and method for adjusting a pulse width of a signal | |
US5003269A (en) | Unity gain amplifier with high slew rate and high bandwidth | |
JPH05110142A (ja) | 発光素子駆動回路 | |
US4433258A (en) | Complementary Schottky transistor logic circuit |