JPH01194784A - Television receiver - Google Patents

Television receiver

Info

Publication number
JPH01194784A
JPH01194784A JP63020516A JP2051688A JPH01194784A JP H01194784 A JPH01194784 A JP H01194784A JP 63020516 A JP63020516 A JP 63020516A JP 2051688 A JP2051688 A JP 2051688A JP H01194784 A JPH01194784 A JP H01194784A
Authority
JP
Japan
Prior art keywords
read
line memory
video
signal
aspect ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63020516A
Other languages
Japanese (ja)
Other versions
JP2615750B2 (en
Inventor
Hironaka Hosokawa
拓央 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63020516A priority Critical patent/JP2615750B2/en
Publication of JPH01194784A publication Critical patent/JPH01194784A/en
Application granted granted Critical
Publication of JP2615750B2 publication Critical patent/JP2615750B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To display a video software different in aspect ratio in vivid video by delaying a read starting time of a line memory circuit than a write starting time by one horizontal scanning period or below. CONSTITUTION:To reproduce video on a screen with aspect ratio of 9:16 without any lacks, an image is reduced 3/4 both vertically and horizontally. Switches 22, 23, 24 operate associatively and are set in contacting point (b). The frequency of a clock generated by a read clock generator 11 is made 4/3 of that of a clock generated by a write clock generator 10. Accordingly, a video read from a line memory 4 and displaced on a cathode-ray tube 7 is reduced to 3/4 in the horizontal direction (time base). In the meantime, vertical amplitude is made 3/4 or normal value through a vertical amplitude adjustment variable resistor 18b. Therefore, on the tube 7, a video reduced to 3/4 both vertically and horizontally can be displayed. In this case, the starting time of a read from the line memory 4 is delayed for a certain length of time in order to eliminate an outstrip phenomenon.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、画像の有効画面が、標準のテレビジョン画像
の縦横比(3対4)と異なる縦横比を持った画像を表示
するテレビジョン受像機に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a television receiver in which the effective screen of the image displays an image having an aspect ratio different from that of a standard television image (3:4). It is related to.

従来の技術 近年、テレビジ町ン受像機(以下、テレビ受像機という
)は、単なる放送の受信だけでなく、ビデオテープや、
ビデオディスク等のパッケージソフトの表示機器として
使用されることが多くなっている。
BACKGROUND OF THE INVENTION In recent years, television receivers (hereinafter referred to as television receivers) have been used not only to receive broadcasts, but also to receive videotapes,
It is increasingly being used as a display device for packaged software such as video discs.

又最近のパッケージソフトの中で、例えば映画等ではそ
の画像を全て表示するため、映画のアスペクト比(縦横
比)のまま、上下にブランキング(黒い帯)を入れたも
のが多くなってきている。
Also, among recent packaged software, for example, in order to display the entire image of a movie, many have added blanking (black bands) at the top and bottom while maintaining the movie's aspect ratio. .

ところで、テレビ受像機の縦横比は3対4であるが、シ
ネマスコープや高品位テレビのよグに、より迫力のある
画像としたためには、画像はより横長の方がよいことが
知られている。
By the way, the aspect ratio of television receivers is 3:4, but it is known that in order to create more powerful images for CinemaScope and high-definition television, it is better to make the image more horizontal. There is.

従来のテレビ受像機の縦横比は3対4であり、有効画像
の縦横比が、より横長の映像を再生すると上下に黒い帯
が表示され、又、表示部の縦横比は4対3のままである
ので、より迫力のある映像としたには表示部が従来の縦
横比では不充分であった。
The aspect ratio of conventional television receivers is 3:4, and when playing a video with a wider effective image aspect ratio, black bars are displayed at the top and bottom, and the aspect ratio of the display remains 4:3. Therefore, the conventional aspect ratio of the display section was insufficient to produce more powerful images.

又、最近高品位テレビ(縦横比は9対16)の実用化が
進むにつれ、標準テレビ放送との両立性を持たせるだめ
に、アスペクト比の異なる画面で、標準テレビ画像を表
示する提案がなされている。
Furthermore, as high-definition televisions (with an aspect ratio of 9:16) have recently become more practical, proposals have been made to display standard television images on screens with different aspect ratios in order to maintain compatibility with standard television broadcasting. ing.

以下、図面を参照しながら、上述した従来のテレビ受像
機について説明する。
The conventional television receiver described above will be described below with reference to the drawings.

第4図は従来のアスペクト比を変換するテレビ受像機の
系統図である。第4図において、3oはチューナから映
像検波回路までを含む受信回路を示し、これからは放送
形態に応じて高品位輝度信号Ywまたは標準輝度信号Y
sが取り出される。
FIG. 4 is a system diagram of a conventional television receiver that converts aspect ratios. In Fig. 4, 3o indicates a receiving circuit including from a tuner to a video detection circuit, and from now on, depending on the broadcasting format, a high-quality luminance signal Yw or a standard luminance signal Y
s is retrieved.

そして高品位テレビ放送の場合には、受信回路(からの
輝度信号Ywが切シ換えスイッチ31の高品位側接点W
を通じ、さらに映像アンプ32を通じて受像管33に供
給される。この受像管33のアスペクト比は高品位テレ
ビのアスペクト比9:16となっている。
In the case of high-definition television broadcasting, the brightness signal Yw from the receiving circuit (the high-definition side contact W of the changeover switch 31
The signal is further supplied to the picture tube 33 through the video amplifier 32. The aspect ratio of this picture tube 33 is 9:16, which is the aspect ratio of a high-definition television.

一方標準テレビ放送の場合には、受信回路3゜からの標
準輝度信号YsがCODなどからなるメモリ回路34a
 、34bに供給される。また水平同期分離回路35か
らの水平同期パルスphが、書き込み読み出しパルス形
成回路36に供給されて、標準輝度信号Ysの有効水平
走査期間に、所定の間隔の書き込みパルスφ、が形成さ
れると共に、パルスφ8よりも高品位テレビの画面と標
準テレビの画面の水平サイズの比3/4だけ間隔が圧縮
され、かつパルスφ、と同数で、有効水平走査期間の中
央に位置する読み出しパルスφ、が形成される。そして
、これらパルスφ8.φ、がスイッチ回路37.38に
供給されると共に、水平同期分離回路35からの水平同
期パルスphか・フリップフロップ回路39に供給され
て、1水平期間毎に反転する矩形波信号shが形成され
、スイッチ回路37.38を制御することにより、パル
スφ□、φ2がメモリ回路s4a、s4bに1水平期間
毎に交互に供給される。従って、メモリ回路s4a 、
 34bにおいては、信号Ysの書き込み及び読み出し
が1水平期間ごとに交互に行なわれる。
On the other hand, in the case of standard television broadcasting, the standard luminance signal Ys from the receiving circuit 3° is transmitted to the memory circuit 34a consisting of a COD or the like.
, 34b. Further, the horizontal synchronization pulse ph from the horizontal synchronization separation circuit 35 is supplied to the write/read pulse forming circuit 36, and write pulses φ at predetermined intervals are formed during the effective horizontal scanning period of the standard luminance signal Ys. A readout pulse φ, whose interval is compressed by 3/4 of the horizontal size ratio of a high-definition television screen and a standard television screen, and whose number is the same as that of the pulse φ8 and located at the center of the effective horizontal scanning period, is used. It is formed. These pulses φ8. φ is supplied to the switch circuits 37 and 38, and the horizontal synchronization pulse ph from the horizontal synchronization separation circuit 35 is also supplied to the flip-flop circuit 39 to form a rectangular wave signal sh that is inverted every horizontal period. , the pulses φ□ and φ2 are alternately supplied to the memory circuits s4a and s4b every horizontal period by controlling the switch circuits 37 and 38. Therefore, the memory circuit s4a,
In 34b, writing and reading of the signal Ys are performed alternately every horizontal period.

また、この場合、読み出しパルスφ、は書き込みパルス
φ8と数が等しく、かつその間隔(周期)が3/4に圧
縮されているので、メモリ回路34a。
Furthermore, in this case, the number of read pulses φ is equal to that of write pulses φ8, and the interval (period) thereof is compressed to 3/4, so that the memory circuit 34a.

34bから読み出された信号Ysは、その時間軸が3/
4に圧縮されている。なおこの圧縮された輝度信号Ys
を、信号Yeとした。こうしてメモリ回路34a 、 
34bから交互に読み出された輝度信号Ycが、スイッ
チ回路40に供給されると共に、フリツプフロツプ回路
39からの信号shがスイッチ回路4oにその制御信号
として供給される。
The time axis of the signal Ys read from 34b is 3/34b.
It is compressed to 4. Note that this compressed luminance signal Ys
was set as the signal Ye. In this way, the memory circuit 34a,
The luminance signal Yc alternately read out from the flip-flop circuit 34b is supplied to the switch circuit 40, and the signal sh from the flip-flop circuit 39 is supplied to the switch circuit 4o as its control signal.

従ってスイッチ回路4oからはメモリ回路34a。Therefore, from the switch circuit 4o is the memory circuit 34a.

34bからの信号Ycが順次取り出される。The signal Yc from 34b is sequentially taken out.

このスイッチ回路40からの信号Ycが、合成回路41
に供給されると共に、水平同期分離回路35からの水平
同期パルスphが有効信号発生回路42に供給され、有
効信号発生回路42では、輝度信号Ycの有効水平走査
期間と非有効水平走査期間とで反転している信号sbが
形成され、合成回路41に供給される。こうして合成回
路41からは、非有効水平走査期間が黒レベルにされた
輝度信号Ycが取り出される。そしてこの輝度信号Yc
がスイッチ31の標準側接点Sを通じ、さらにアンプ3
2を通じて受像管33に供給される。
The signal Yc from this switch circuit 40 is transmitted to the synthesis circuit 41
At the same time, the horizontal synchronization pulse ph from the horizontal synchronization separation circuit 35 is supplied to the valid signal generation circuit 42, and the valid signal generation circuit 42 distinguishes between the valid horizontal scanning period and the ineffective horizontal scanning period of the luminance signal Yc. An inverted signal sb is formed and supplied to the synthesis circuit 41. In this way, the synthesis circuit 41 outputs a luminance signal Yc whose ineffective horizontal scanning period is set to the black level. And this luminance signal Yc
is connected to the amplifier 3 through the standard side contact S of the switch 31.
2 to the picture tube 33.

従って受像管33には、輝度信号Ycによる画像が再生
されるが、この場合、信号Ycはもとの輝度信号Ysに
対して水平期間ごとに時間軸が3/4に圧縮されている
と共に受像管33の画面は縦横比が9対16であり、標
準の画面(縦横比3対4)に対して、水平方向の大きさ
が4/3倍されているので、輝度信号Ycの画像は画面
の3/4の部分に縦横比か3対4に再生され、すなわち
標準輝度信号Y8は、正しい縦横比で再生される(特開
昭53−51922号公報)。
Therefore, an image based on the luminance signal Yc is reproduced on the picture tube 33, but in this case, the signal Yc has its time axis compressed to 3/4 of the original luminance signal Ys for each horizontal period, and the received image The screen of the tube 33 has an aspect ratio of 9:16, and the horizontal size is 4/3 times that of a standard screen (3:4 aspect ratio), so the image of the luminance signal Yc is In other words, the standard luminance signal Y8 is reproduced with the correct aspect ratio (Japanese Unexamined Patent Publication No. 53-51922).

発明が解決しようとした課題 しかしながら上記のような構成では、曹き込みクロック
より読み出しクロックの方が周波数が高いので、2個の
ラインメモリを必要とし、書き込みと読み出しを交互に
切り替える必要があった。特にカラーテレビ受像機の場
合、輝度信号だけでなく5色信号も必要なため、少なく
とも、上記ラインメモリが3組必要であり、コストが高
いという課題を有していた。
Problems that the invention sought to solve: However, in the above configuration, the read clock has a higher frequency than the write clock, so two line memories were required, and writing and reading had to be switched alternately. . In particular, in the case of a color television receiver, not only a luminance signal but also five color signals are required, so at least three sets of the above-mentioned line memories are required, resulting in a problem of high cost.

本発明は上記課題に鑑み、アスペクト比の異なる映像ソ
フトを、迫力ある映像で表示し、又通常のアスペクト比
の画像は、廉価に構成した画゛像の圧縮機能により情報
が失なわれることなく表示するテレビ受像機を提供する
ものである。
In view of the above problems, the present invention allows video software with different aspect ratios to be displayed with impressive images, and images with normal aspect ratios can be compressed at low cost without losing information. The present invention provides a television receiver that displays images.

課題を解決するだめの手段 上記課題を解決するために、本発明のテレビ受像機は、
標準のテレビ画面と異なる縦横比を有する表示部と、1
水平期間の映像信号を記憶するラインメモリ回路と、こ
のラインメモリ回路に書き込むための曹き込みクロック
発生部と、この書き込みクロックよυ高い周波数のクロ
ックを発生する読み出しクロック発生部とを具備し、ラ
インメモリ回路の読み出し開始時を書き込み開始時より
1水平走査以下の時間遅らせるようにしたものである。
Means for Solving the Problems In order to solve the above problems, the television receiver of the present invention includes:
a display section having an aspect ratio different from that of a standard television screen;
It is equipped with a line memory circuit that stores a video signal of a horizontal period, a write-in clock generation section for writing into this line memory circuit, and a read clock generation section that generates a clock having a frequency υ higher than the write clock, The read start time of the line memory circuit is delayed by one horizontal scan or less from the write start time.

作  用 本発明は、上記した構成によって、書き込みクロックよ
り高速なりロックでラインメモリの映像情報を読み出し
ても、追い越し現象が起こらないため、1つの映像信号
(例えば輝度信号)に対して、1個のラインメモリで、
圧縮機能が構成され、廉価に実現できることとなる。
Effect: With the above-described configuration, the present invention prevents an overtaking phenomenon from occurring even if the video information of the line memory is read at a faster speed than the write clock or with a lock. With the line memory of
The compression function is configured and can be realized at low cost.

実施例 以下、本発明の一実施例のテレビ受像機について、図面
を参照しながら説明する。第1図は本発明の第1の実施
例におけるテレビ受像機のブロック図を示すものである
Embodiment Hereinafter, a television receiver according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a block diagram of a television receiver according to a first embodiment of the present invention.

第1図において、端子1には複合映像信号が供給され、
Y/C分離1色復調回路2で、輝度信号と色信号が分離
復調され、A/D変換器3により、ディジタル信号に変
換され、ラインメモリ4aに記憶される。5はラインメ
モリ4から読み出されたディジタル映像信号をアナログ
に変換するためのD/A変換器であり、アナログ信号と
なった映像信号はθの増幅器により増幅され、受像管7
に映像が映出される。ここで受像管7は迫力ある映像を
映出するため、標準のテレビ受像機より横長で、その縦
横比は、ビスタサイズとして映画でも多く使用され、又
高品位テレビとして標準化が進められている9対16と
した。
In FIG. 1, a composite video signal is supplied to terminal 1,
The luminance signal and the color signal are separated and demodulated in the Y/C separated single color demodulation circuit 2, converted into a digital signal by the A/D converter 3, and stored in the line memory 4a. 5 is a D/A converter for converting the digital video signal read from the line memory 4 into an analog signal, and the video signal that has become an analog signal is amplified by an amplifier θ,
The image will be displayed. In order to project powerful images, the picture tube 7 is longer in width than a standard television receiver, and its aspect ratio is the Vista size, which is often used in movies, and is being standardized as a high-definition television. The score was 16 vs.

又、端子1より供給された複合映像信号は水平同期分離
回路8で、水平同期信号を形成し、書き込み開始パルス
発生器9、書き込みクロック発生器1oに供給され、ラ
インメモリ4の書き込み制御を行う。さらに水平同期分
離回路8からの水平同期信号は読み出し開始パルス発生
器12、読み出しクロック発生器11にも供給され、ラ
インメモリ4の読み出し制御を行う。又、遅延水平同期
信号発生器13は、水平同期分離8よシ供給された水平
同期信号を一定時間遅らせた遅延水平同期信号を発生し
、水平ドライブ回路14、水平出力回路16を通じ、偏
向コイル21を駆動する。
Further, the composite video signal supplied from the terminal 1 is sent to a horizontal synchronization separation circuit 8 to form a horizontal synchronization signal, which is supplied to a write start pulse generator 9 and a write clock generator 1o to control the writing of the line memory 4. . Further, the horizontal synchronization signal from the horizontal synchronization separation circuit 8 is also supplied to a read start pulse generator 12 and a read clock generator 11 to control read from the line memory 4. Further, the delayed horizontal synchronizing signal generator 13 generates a delayed horizontal synchronizing signal by delaying the horizontal synchronizing signal supplied from the horizontal synchronizing separator 8 by a certain period of time, and outputs the delayed horizontal synchronizing signal to the deflection coil 21 through the horizontal drive circuit 14 and the horizontal output circuit 16. to drive.

垂直同期分離回路16では、端子1からの複合映像信号
より垂直同期信号を形成し、垂直発振回路21で、この
複合映像信号と同期したのこぎり波を発生する。スイッ
チ24は垂直振幅を切り換えるためのスイッチで垂直振
幅調整ポリウム18a。
The vertical synchronization separation circuit 16 forms a vertical synchronization signal from the composite video signal from the terminal 1, and the vertical oscillation circuit 21 generates a sawtooth wave synchronized with this composite video signal. The switch 24 is a switch for switching the vertical amplitude, and is a vertical amplitude adjustment polyurethane 18a.

18bにより、必要とした垂直振幅に調整し、垂直ドラ
イブ回路19、垂直出力回路2oを介して、偏向コイ/
L’27を駆動する。
18b, the deflection coil/
Drive L'27.

又、第3図は縦横比が9対16の表示面に、映像を映出
した時の映出画面を示したものであるが、fa1図のよ
うに標準のテレビ映像を再生すると、上下に点線で示し
た部分の映像が欠落する。
Also, Figure 3 shows the projected screen when an image is projected on a display screen with an aspect ratio of 9:16, but when a standard TV image is played back as shown in Figure fa1, the vertical The video in the area indicated by the dotted line is missing.

このように、縦横比が9対16の表示面に、標準の映像
を、画像が欠落することなく再生するためには、垂直振
幅を通常の3/4に設定し、画像を歪まなくするため、
水平方向(時間軸)も3/4に圧縮しなければならない
。第3図(b) 、 fc)は、縦横共に3/4に圧縮
した時の映出画面を示したものである。
In this way, in order to reproduce a standard video on a display screen with an aspect ratio of 9:16 without image loss, the vertical amplitude must be set to 3/4 of the normal value to prevent image distortion. ,
The horizontal direction (time axis) must also be compressed to 3/4. Figures 3(b) and fc) show the projected screen when both the vertical and horizontal dimensions are compressed to 3/4.

又、標準のテレビ受像機で映出すると、上下にブランキ
ング(黒い帯)が入った映像は、画像を圧縮しないで映
出すると、横長で迫力のある映像が再生できる。第3図
(d)にその例を示す。
Furthermore, when displayed on a standard television receiver, an image with blanking (black bands) at the top and bottom can be played back as a horizontally long and powerful image if the image is displayed without compression. An example is shown in FIG. 3(d).

以上のように構成されたテレビ受像機について、以下第
1図、第2図を用いてその動作を説明する。
The operation of the television receiver configured as described above will be described below with reference to FIGS. 1 and 2.

端子1より供給された複合映像信号はY/C分離・色復
調回路2により、輝V信号と色信号が分離復調され、A
/D変換器3によりディジタル信号に変換され、ライン
メモリ4に書き込まれるが、ラインメモリ4はFiFO
(ファーストイン・ファーストアウト)で構成されてい
る。このラインメモリ4は、書き込み開始パルスω□が
@ L nレベルの時は書き込み番地が初期番地(0番
地とした)に設定され、書き込み開始パルスω、が”H
”レベルになると、書き込みクロックω。により順次番
地を1番地づつ増加しながらA/D変換器3で得られた
ディジタル映像信号を記憶する。又、ラインメモリ4は
書き込みと非同期で読み出すことができ、読み出し開始
パルスRRがw L Jlレベルの時は、読み出し番地
が初期番地(0番地)に設定され、読み込み開始パルス
RRが″H#レベルになると、読み出しクロックRCに
従って、順次番地を1番地づつ増加しながら、記憶され
ていたディジタル映像信号を読み出す。
The composite video signal supplied from terminal 1 is separated and demodulated into a bright V signal and a chrominance signal by a Y/C separation/color demodulation circuit 2.
It is converted into a digital signal by the /D converter 3 and written to the line memory 4, but the line memory 4 is a FiFO
It consists of (first in, first out). In this line memory 4, when the write start pulse ω□ is @Ln level, the write address is set to the initial address (address 0), and the write start pulse ω is set to “H”.
” level, the digital video signal obtained by the A/D converter 3 is stored while sequentially incrementing the address one by one using the write clock ω.Furthermore, the line memory 4 can be read out asynchronously with writing. , when the read start pulse RR is at the w L Jl level, the read address is set to the initial address (address 0), and when the read start pulse RR becomes the ``H# level'', the addresses are sequentially changed one by one according to the read clock RC. While increasing, the stored digital video signal is read out.

ところで、前述したように、縦横比が9対16の表示面
で、映像を欠落なく再生するには、画像を縦横共に3/
4に縮少する必要がある。
By the way, as mentioned above, in order to play the video without any loss on a display screen with an aspect ratio of 9:16, the image must be resized to 3/3 in both the height and width.
It needs to be reduced to 4.

第1図において、スイッチ22.23は連動しており、
接点をb側にすると、ラインメモリ4の読み出し開始パ
ルス(RR)は、読み出し開始パルス発生器12より供
給され、又、読み出しクロック(RC)は読み出しクロ
ック発生器11より供給される。この読み出しクロック
発生器11より発生されるクロックの周波数(fr)は
、書き込みクロック発生器1oより発生されるクロック
の周波数CfW)の4/3倍となっており、ラインメモ
リ4より読み出され、D/A変換器5、増幅器6を通じ
て、受像管7に映出された映像は、水平方向(時間軸)
で3/4に縮少されている。又、スイッチ24も、スイ
ッチ22.23と連動しており、b側の接点で接続され
る垂直振幅調整ボリウム18bにより、垂直振幅が通常
の3/4に設定されている。従って受像管7には、縦横
共に3/4に縮少された映像が映出されることとなる。
In FIG. 1, switches 22 and 23 are interlocked;
When the contact is set to the b side, the read start pulse (RR) of the line memory 4 is supplied from the read start pulse generator 12, and the read clock (RC) is supplied from the read clock generator 11. The frequency (fr) of the clock generated by the read clock generator 11 is 4/3 times the frequency CfW of the clock generated by the write clock generator 1o, and is read from the line memory 4. The image projected on the picture tube 7 through the D/A converter 5 and amplifier 6 is horizontally (time axis)
It has been reduced to 3/4. Further, the switch 24 is also linked to the switches 22 and 23, and the vertical amplitude is set to 3/4 of the normal amplitude by a vertical amplitude adjustment volume 18b connected at the contact point on the b side. Therefore, an image reduced to 3/4 in both the vertical and horizontal directions is displayed on the picture tube 7.

また上記したように、スイッチ22.23をb側に設定
した場合、書き込みクロック(ω。)よりも、読み出し
クロック(RC)の方が周波数が4/3倍高いため、書
き込みと読み出しを同時に開始すると、読み出しが書き
込みを追い越す現象(追い越し現象と呼ぶ)が現われ、
正常な画像が得られない。
Also, as mentioned above, when the switches 22 and 23 are set to the b side, the read clock (RC) has a frequency 4/3 times higher than the write clock (ω), so writing and reading start at the same time. Then, a phenomenon occurs in which reading overtakes writing (called overtaking phenomenon),
A normal image cannot be obtained.

そこで本発明は、ラインメモリ4からの読み出し開始を
一定時間遅らすことにより、上述した追い越し現象をな
くすものである。
Therefore, the present invention eliminates the overtaking phenomenon described above by delaying the start of reading from the line memory 4 for a certain period of time.

第2図は映像信号と、書き込み開始パルス、書き込みク
ロック、遅延水平同期信号、読み出し開始ハ/l/ス、
読み出しクロックのタイミングを示したものである。
Figure 2 shows the video signal, write start pulse, write clock, delayed horizontal synchronization signal, read start pulse,
This shows the timing of the read clock.

書き込み開始パルス(ωR)は、映像信号の水平同期信
号(周期をThとした)と同期して形成され、この書き
込み開始パルス(ωR)が 11 HJ  レベルにな
ると、ラインメモリ4への書き込みが開始され、書き込
みクロック(ω0)の周期(1/fW−)で書き込まれ
る。そして読み出し開始パルスが”H”レベルになった
時読み出しを開始し、読み出しクロック(RC)の周期
(1/fr)で読み出される。
The write start pulse (ωR) is formed in synchronization with the horizontal synchronization signal (cycle is set to Th) of the video signal, and when this write start pulse (ωR) reaches the 11 HJ level, writing to the line memory 4 starts. and is written at the cycle (1/fW-) of the write clock (ω0). Then, reading starts when the read start pulse becomes "H" level, and is read at the cycle (1/fr) of the read clock (RC).

ここで、追い越し現象を起こさないために読み出し開始
の時間(読み出し開始パルスが”H”レベルとなる時間
)を、書き込み開始の時間(書き込み開始パルスが″H
ルベルとなる時間)よりTdだけ遅らせる必要がある。
Here, in order to prevent an overtaking phenomenon, the read start time (the time when the read start pulse goes to "H" level) is changed from the write start time (the time when the write start pulse goes to "H" level).
It is necessary to delay by Td from the time when the signal reaches the level.

ここでTdは追いを満足し、又、ラインメモリを使用し
ているためTd(Thでなければならない。従って、T
dは、1/4 Th<Td<Thの範囲に設定する。又
、第3図(b)のように、縮少した画像を画面の中央に
映出するため、第2図に示したように水平同期信号を遅
延させ、遅延水平同期信号を形成し、この遅延水平同期
信号により、偏向コイ/l/21を駆動している。この
時の読み出し開始の遅延時間はTdlである。
Here, Td must be Td(Th) since it satisfies the tracking condition and uses line memory. Therefore, T
d is set in the range of 1/4 Th<Td<Th. In addition, in order to display the reduced image in the center of the screen as shown in Figure 3(b), the horizontal synchronization signal is delayed as shown in Figure 2 to form a delayed horizontal synchronization signal. Deflection coil /l/21 is driven by a delayed horizontal synchronization signal. The delay time for starting reading at this time is Tdl.

又、第3図(C)のように、縮少画像を画面の左端罠映
出するには、読み出し開始時間の遅延をTa2とし、T
dlより少なくすることにより可能となる。
Also, as shown in FIG. 3(C), in order to display the reduced image at the left edge of the screen, the readout start time delay is set to Ta2, and T
This is possible by making it less than dl.

同様に、縮少画像を右に移動するには、読み出し開始の
遅延時間を大きくすればよい。このような読み出し開始
時間の遅延は、水平同期分離回路8より供給される水平
同期信号を基準として、読み出しクロックを計数するこ
とにより簡単に形成できる。
Similarly, in order to move the reduced image to the right, it is sufficient to increase the delay time at the start of reading. Such a delay in the read start time can be easily formed by counting read clocks with reference to the horizontal synchronization signal supplied from the horizontal synchronization separation circuit 8.

さらに上記のような構成にすることにより、圧縮した画
像の左右の部分(第3図における斜線部分25.26.
2ア)に、チャンネル番号とか音量レベル等の表示が可
能となり、画面を有効に利用できる。
Furthermore, by configuring as described above, the left and right parts of the compressed image (hatched areas 25, 26, . . . in FIG. 3)
2a) It is possible to display channel numbers, volume levels, etc., allowing effective use of the screen.

又、第3図(d)で示したような、映像信号の有効画面
の縦横比が、9対16のような映像を受信した場合には
、第1図における連動スイッチ22゜23の接点をa側
に設定することにより、書き込み開始パルスと読み出し
開始パルス及び、書き込みクロックと読み出しクロック
を同一のものとし、水平方向(時間軸)を圧縮しない画
像を得ることができる。又スイッチ24にょシ、切り換
えられた垂直振幅調整ポリウム18aは、通常の垂直振
幅になるよう調整する。このように、連動スイッチ22
.23.24の接点をb側にすることKより、圧縮され
ない画像が得られ、又、縦横比も9対16となり、迫力
のある映像が映出される。
Also, when receiving a video with an effective screen aspect ratio of 9:16 as shown in FIG. 3(d), the contacts of the interlocking switches 22 and 23 in FIG. By setting it to the a side, the write start pulse and the read start pulse, the write clock and the read clock are the same, and an image that is not compressed in the horizontal direction (time axis) can be obtained. Further, the vertical amplitude adjustment polyurethane 18a which has been switched by the switch 24 is adjusted to the normal vertical amplitude. In this way, the interlocking switch 22
.. By setting the contact points of 23 and 24 to the b side, an uncompressed image can be obtained, and the aspect ratio is also 9:16, so a powerful image can be projected.

以上のように本実施例によれば、標準のテレビ受像機と
異なる縦横比を有する表示部と、1水平期間の映像を記
憶するラインメモリ回路と、上記ラインメモリ回路に書
き込むためのクロック(周波数fwとした)を発生する
書き込みクロック発生部と、上記書き込みクロックより
高い周波数(周波数m/nfwとした。但しm)n)の
クロックを発生する上記ラインメモリ回路の読み出しク
ロック発生部を具備し、上記ラインメモリ回路の読み出
し開始時を書き込み開始時より、1水平走査時間(Th
)以下で、(1−n/m)Th以上遅らせることにより
、従来の1/2の個数のラインメモリで、圧縮された画
像を得ることができる。
As described above, according to this embodiment, there is a display section having an aspect ratio different from that of a standard television receiver, a line memory circuit that stores video for one horizontal period, and a clock (frequency) for writing to the line memory circuit. a write clock generating section that generates a clock with a higher frequency than the write clock (frequency m/nfw, where m)n); One horizontal scanning time (Th
), a compressed image can be obtained with 1/2 the number of line memories of the conventional method by delaying the time by at least (1-n/m)Th.

さらに読み出し開始の遅延時間を変化させることにより
、簡単に表示画面の位置を左右に移動することができる
Furthermore, by changing the delay time for starting reading, the position of the display screen can be easily moved left and right.

発明の効果 以上のように、本発明によれば、ラインメモリ回路の読
み出し開始時を書き込み開始時より遅らせるようにした
ことにより、画像の圧縮機能を廉価に構成することがで
き、さらに、表示している画像の左右への位置も容易に
実現することができる。
Effects of the Invention As described above, according to the present invention, by delaying the start of reading from the line memory circuit from the start of writing, the image compression function can be configured at low cost, and furthermore, the image compression function can be configured at low cost. It is also possible to easily position the image to the left or right.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるテレビジョン受像機
のブロック図、第2図は同実施例におけるタイミングを
示した波形図、第3図は同実施例におけるテレビジョン
受像機の画面を示した正面図、第4図は従来例のテレビ
ジョン受像機のブロック図である。 4・・・・・・ラインメモリ、7・・・・・・受像管、
9・・・・・・書き込み開始パルス発生器、1o・・・
・・・書き込みクロック発生器、11・・・・・・読み
出しクロック発生器、12・・・・・・読み出し開始パ
ルス発生器、13・・・・・・遅延水平同期信号発生器
、18a 、 1 sb・・・・・・垂直振幅調整ポリ
ウム、22.23.24・・・・・・連動スイッチ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名の 
    ←)→ 城
FIG. 1 is a block diagram of a television receiver in an embodiment of the present invention, FIG. 2 is a waveform diagram showing timing in the embodiment, and FIG. 3 is a screen of the television receiver in the embodiment. FIG. 4 is a block diagram of a conventional television receiver. 4... line memory, 7... picture tube,
9...Writing start pulse generator, 1o...
... Write clock generator, 11 ... Read clock generator, 12 ... Read start pulse generator, 13 ... Delay horizontal synchronization signal generator, 18a, 1 sb... Vertical amplitude adjustment polyum, 22.23.24... Interlocking switch. Name of agent: Patent attorney Toshio Nakao and one other person
←)→ Castle

Claims (2)

【特許請求の範囲】[Claims] (1)標準のテレビジョン画面と異なる縦横比を有する
表示部と、1水平期間の映像信号を記憶するラインメモ
リ回路と、上記ラインメモリ回路に映像信号を書き込む
ための書き込みクロック(周波数f_r)を発生する書
き込みクロック発生部と、上記ラインメモリ回路から上
記書き込みクロックより高い周波数で映像信号を読み出
すための読み出しクロック(周波数m/n・f_r、m
>n)を発生する読み出しクロック発生部とを具備し、
上記ラインメモリ回路の読み出し開始時を書き込み開始
時より1水平走査周期Th以下でかつ(1−n/m)T
h以上の時間遅らせるようにしたことを特徴としたテレ
ビジョン受像機。
(1) A display unit having an aspect ratio different from that of a standard television screen, a line memory circuit that stores video signals for one horizontal period, and a write clock (frequency f_r) for writing video signals into the line memory circuit. A write clock generator generates a write clock, and a read clock (frequency m/n・f_r, m
>n);
The reading start time of the above line memory circuit is one horizontal scanning period Th or less than the writing start time and (1-n/m)T
A television receiver characterized by a delay time of more than h.
(2)読み出し開始の遅延時間を変化させることにより
、表示画像の位置を左右に移動させるようにしたことを
特徴とした請求項1記載のテレビジョン受像機。
(2) The television receiver according to claim 1, wherein the position of the displayed image is moved from side to side by changing the delay time for the start of reading.
JP63020516A 1988-01-29 1988-01-29 Television receiver Expired - Lifetime JP2615750B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63020516A JP2615750B2 (en) 1988-01-29 1988-01-29 Television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63020516A JP2615750B2 (en) 1988-01-29 1988-01-29 Television receiver

Publications (2)

Publication Number Publication Date
JPH01194784A true JPH01194784A (en) 1989-08-04
JP2615750B2 JP2615750B2 (en) 1997-06-04

Family

ID=12029322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63020516A Expired - Lifetime JP2615750B2 (en) 1988-01-29 1988-01-29 Television receiver

Country Status (1)

Country Link
JP (1) JP2615750B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243421A (en) * 1990-10-05 1993-09-07 Hitachi, Ltd. Signal processor for a wide televison receiver
EP0630154A3 (en) * 1993-06-18 1995-04-12 Hitachi Ltd Television receiver capable of enlarging and compressing image.
EP0719041A3 (en) * 1994-12-20 1996-11-27 Matsushita Electric Ind Co Ltd Video signal format conversion apparatus
US7053877B2 (en) 1995-11-30 2006-05-30 Hitachi, Ltd. Liquid crystal display control device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243421A (en) * 1990-10-05 1993-09-07 Hitachi, Ltd. Signal processor for a wide televison receiver
EP0630154A3 (en) * 1993-06-18 1995-04-12 Hitachi Ltd Television receiver capable of enlarging and compressing image.
US5534934A (en) * 1993-06-18 1996-07-09 Hitachi, Ltd. Television receiver capable of enlarging and compressing image
EP0719041A3 (en) * 1994-12-20 1996-11-27 Matsushita Electric Ind Co Ltd Video signal format conversion apparatus
US5719633A (en) * 1994-12-20 1998-02-17 Matsushita Electric Industrial Co., Ltd. Video signal format conversion apparatus using simplified shifting and processing control
US7053877B2 (en) 1995-11-30 2006-05-30 Hitachi, Ltd. Liquid crystal display control device
US7202848B2 (en) 1995-11-30 2007-04-10 Hitachi, Ltd. Liquid crystal display control device
US7808469B2 (en) 1995-11-30 2010-10-05 Hitachi, Ltd. Liquid crystal display control device
US8184084B2 (en) 1995-11-30 2012-05-22 Hitachi, Ltd. Liquid crystal display control device

Also Published As

Publication number Publication date
JP2615750B2 (en) 1997-06-04

Similar Documents

Publication Publication Date Title
US4364090A (en) Method for a compatible increase in resolution in television systems
JPH06311449A (en) Television receiver
JPH05183833A (en) Display device
JPS59185485A (en) Television system
KR910004274B1 (en) Multi screen control circuit on picture in picture tv
JPS60165883A (en) Methods for transmission/reception and reception of television signal
JP3847826B2 (en) Subtitle data display control device
JPH01194784A (en) Television receiver
JP2669546B2 (en) Television receiver
JPH0292077A (en) Video signal display device
JPS63232771A (en) Television receiver
JPS6242555B2 (en)
JPS6222506B2 (en)
JPS612478A (en) Multi-screen display television receiver
JP2615749B2 (en) Television receiver
JP2725376B2 (en) Television receiver
JP2872269B2 (en) Standard / high-definition television receiver
JPH0336473B2 (en)
JPH06284339A (en) Subtitles moving circuit
JP2001223983A (en) Device for converting video signal
KR100216913B1 (en) Video level controlling apparatus by discriminating scanning mode of tv
JPS612477A (en) Multi-screen display television receiver
JPH0698276A (en) Scroll controller
JP2604265B2 (en) Television receiver
JP2545631B2 (en) Television receiver