JPH01192121A - Semiconductor wafer - Google Patents
Semiconductor waferInfo
- Publication number
- JPH01192121A JPH01192121A JP1650388A JP1650388A JPH01192121A JP H01192121 A JPH01192121 A JP H01192121A JP 1650388 A JP1650388 A JP 1650388A JP 1650388 A JP1650388 A JP 1650388A JP H01192121 A JPH01192121 A JP H01192121A
- Authority
- JP
- Japan
- Prior art keywords
- ingot
- wafer
- sliced
- slit
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 235000012431 wafers Nutrition 0.000 abstract description 51
- 238000000034 method Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体ウェハ、特にインゴットをスライスし
た場合のスライス位置の表示方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for displaying slice positions when a semiconductor wafer, particularly an ingot, is sliced.
[従来の技術]
半導体ウェハ、特に化合物半導体ウェハにおいてはイン
ゴットをスライスする場合、スライスする位置によって
例えばギヤリア濃度特性に変化を生じたり、或いは結晶
特性に変化を生ずる場合があり、各種の影響が生ずる。[Prior Art] When slicing an ingot in a semiconductor wafer, especially a compound semiconductor wafer, various effects may occur, such as changes in gearia concentration characteristics or crystal characteristics depending on the slicing position. .
従ってこれらのウェハを使用してデバイスを製造する場
合は、インゴットから取出した位置を考慮して製造条件
を調整する必要がある。従って製造に当ってはウェハの
スライスされた順序を管理することが重要となり、この
ためウェハに番号〈Nα)をつけて管理することが行わ
れる。Therefore, when manufacturing devices using these wafers, it is necessary to adjust the manufacturing conditions in consideration of the position taken out from the ingot. Therefore, during manufacturing, it is important to control the order in which wafers are sliced, and for this reason, wafers are managed by assigning numbers (Nα) to them.
ウェハに番号をつける場合は、インゴットのシード側(
種結晶側)もしくはゾール側からスライスした順序にウ
ェハを並べて記録するのであるが、最近ではこれに代る
ものとしてレーザ光を用いウェハに刻印して表示する方
式のものが用いられるようになった。When numbering wafers, number the seed side of the ingot (
The wafers are recorded by arranging them in the order in which they were sliced from either the seed crystal side) or the sol side, but recently, as an alternative to this, a method has been used that uses a laser beam to mark the wafer and display it. .
[発明が解決しようとする問題点]
上述したように、インゴットよりスライスされたウェハ
は番号が付されて管理されるのであるが、この場合この
番号はウェハ自身に表示されるのではなく、これを保管
するケース等に表示されるのである。従ってウェハをケ
ースから取出して他の場所に移し替えるような場合は時
折配列順序を間違えることがある。このような誤りは再
び修正することができないので、ウェハの番号を管理す
る場合は正確を期すため多大の労力が必要となる。[Problems to be solved by the invention] As mentioned above, wafers sliced from an ingot are numbered and managed, but in this case, this number is not displayed on the wafer itself, but on the wafer itself. It will be displayed on the case where it is stored. Therefore, when the wafers are taken out of the case and transferred to another location, the arrangement order may sometimes be incorrect. Since such errors cannot be corrected again, a great deal of effort is required to ensure accuracy when managing wafer numbers.
レーザ光を用いてウェハに刻印する方式では配列順序に
間違いを生じても剥離することは容易であるが、装置が
非常に高価となる反面、スライスしてから刻印に至るま
での工程ではやはりウェハ順序を管理しなければならず
、誤りを生ずる恐れは依然として残されている。In the method of marking the wafer using a laser beam, it is easy to peel it off even if there is a mistake in the arrangement order, but the equipment is very expensive, and the process from slicing to marking the wafer still The order must be controlled and there is still a risk of making mistakes.
本発明の目的は、ウェハのスライス位置を容易かつ確実
に表示する半導体ウェハを提供することにある。An object of the present invention is to provide a semiconductor wafer that easily and reliably displays the slice position of the wafer.
[問題点を解決するための手段]
本発明は、インゴットをスライスして1クエハに形成し
た半導体ウェハにおいて、前記インゴットが側面にスリ
ットを具え、このインボッ“トをスライスして形成した
半導体ウェハの周辺部に、前記スリットに基づき前記イ
ンゴットからスライスされた位置を表示する切込部が設
けであることを特徴とし、ウェハのスライス位置が容易
に判別できるようにして目的の達成を計ったものである
。[Means for Solving the Problems] The present invention provides a semiconductor wafer formed by slicing an ingot into one wafer, in which the ingot has a slit on the side surface, and a semiconductor wafer formed by slicing the ingot. The wafer is characterized in that a notch is provided at the periphery to indicate the position where the ingot has been sliced based on the slit, so that the slicing position of the wafer can be easily determined to achieve the purpose. be.
[作 用]
本発明の半導体ウェハでは、インゴットよりスライスし
て取出されたウェハがインゴットのどの部分に対応し何
番目にスライスされたものであるか等の特徴を判別する
ため、インゴット側面の例えばオリエンテーションフラ
ット面にf方より下方に向けて斜めにスリットを刻み、
この状態でスライスしてウェハを取出すようにしている
ので、スライスされたウェハにはそのオリエンテーショ
ンフラット部に上記のスリットに対応する切込部が生ず
ることになる。即ち、スライスされた全ウェハを重ねる
とインゴットの場合と同様に斜め方向のスリットが表れ
ることになるから、各ウェハについてこの切込部に番号
をつけ、これを調べることにより、このウェハはどの位
置より何番目に載り出されたものであるか等、必要デー
タを容易に判別することができる。[Function] In the semiconductor wafer of the present invention, in order to determine characteristics such as which part of the ingot the wafer sliced out from the ingot corresponds to and which number the wafer was sliced, for example, Orientation: Cut a slit diagonally downward from the f direction on the flat surface,
Since the wafer is sliced and taken out in this state, a notch corresponding to the above-mentioned slit will be formed in the orientation flat portion of the sliced wafer. In other words, if all the sliced wafers are stacked together, diagonal slits will appear as in the case of ingots, so by assigning numbers to these notches for each wafer and examining them, you can determine where this wafer is located. Necessary data such as the number of items listed can be easily determined.
[実 施 例]
以下、本発明の−・実施例について図を用いて説明する
。[Examples] Examples of the present invention will be described below with reference to the drawings.
第1図は本発明の半導体ウェハの一実施例を示すインゴ
ットの斜視図、第2図はウェハを示し、同図(a)はイ
ンゴットの上部をスライスした場合、同図(b)は下部
をスライスした場合を示す。FIG. 1 is a perspective view of an ingot showing an embodiment of the semiconductor wafer of the present invention, and FIG. 2 shows the wafer. FIG. Shows when sliced.
各図において1はインゴット、2.3はオリエンテーシ
ョンフラット面、4はスリットを示す。In each figure, 1 indicates an ingot, 2.3 indicates an orientation flat surface, and 4 indicates a slit.
5A、5Bはウェハ、6A、6Bは切込部を示す。5A and 5B are wafers, and 6A and 6B are notches.
この実施例を示す半導体ウェハの場合は、円筒状インゴ
ット1にオリエンテーションフラット面(以下、フラッ
ト面と称す)2.3を加工した後、フラット面2に斜め
方向にスリット4を切削する。In the case of a semiconductor wafer according to this embodiment, an orientation flat surface (hereinafter referred to as a flat surface) 2.3 is formed on a cylindrical ingot 1, and then a slit 4 is cut in the flat surface 2 in an oblique direction.
次にこのインゴット1をスライスして第2図に示すよう
なウェハ5A、5Bを作製する。フラット面にはスリッ
ト4に対応して切込部6A及び6Bが形成されるら 。Next, this ingot 1 is sliced to produce wafers 5A and 5B as shown in FIG. Notches 6A and 6B are formed on the flat surface to correspond to the slits 4.
図の場合は切込部6Aがフラット面2の左側に生ずるも
のは例えばインゴット1のシード側から載り出されたウ
ェハであることを表し、切込部6Bが右側に生ずるもの
はインゴット1のテール側からスライスされたウェハで
あることを表している。In the case of the figure, the notch 6A that occurs on the left side of the flat surface 2 represents, for example, a wafer that has been placed on the seed side of the ingot 1, and the one where the notch 6B occurs on the right side represents the tail of the ingot 1. This indicates that the wafer is sliced from the side.
即ち、この切込部6A、6Bの位置を調べることにより
、ウェハのスライスされた位置や順序が明確に判別でき
ることになる。That is, by examining the positions of the notches 6A and 6B, the position and order in which the wafer was sliced can be clearly determined.
尚、この実施例ではスリット4をフラット面2の左上方
より右下方に研削する斜線としたが、(第1図)、この
スリット4は複数本にしてもインゴット1の曲面に研削
しても又その方向を変えてもよく、これらを組合わせる
ことにより、インゴットの種類やカット方向も判別する
ことが可能となる。In this embodiment, the slits 4 are formed as diagonal lines that are ground from the upper left to the lower right of the flat surface 2 (Fig. 1), but the slits 4 may be made in plural or may be ground on the curved surface of the ingot 1. Moreover, the direction may be changed, and by combining these, it becomes possible to determine the type of ingot and the cutting direction.
以上述べたように本実施例を用いることにより、次のよ
うな効果が得られる。As described above, by using this embodiment, the following effects can be obtained.
1、インゴットからスライスされたウェハの位置、順番
等を明確に表示することができる。1. The position and order of wafers sliced from an ingot can be clearly displayed.
2、ウェハの収納、保管が容易となり、管理費を大幅に
削減することができる。2. Wafers can be easily stored and stored, and management costs can be significantly reduced.
[発明の効果]
本発明によれば、ウェハのスライス位置を用意かつ確実
に表示する半導体ウェハを提供することができる。[Effects of the Invention] According to the present invention, it is possible to provide a semiconductor wafer that easily and reliably displays the slice position of the wafer.
第1図は本発明の半導体ウェハの一実施例を丞すインゴ
ットの斜視図、第2図はウェハの平面図を示す。
1:インゴット、
2.3:オリエンテーションフラット面、4 : ス
リ ッ ト 、
5A、5B:ウ エ ハ、
6A、6B:切 込 部。
第 i 日
6A、 6δ : を刀さ(弔
iz+幻FIG. 1 is a perspective view of an ingot including an embodiment of the semiconductor wafer of the present invention, and FIG. 2 is a plan view of the wafer. 1: Ingot, 2.3: Orientation flat surface, 4: Screw
Rit, 5A, 5B: wafer, 6A, 6B: cut section. Day i 6A, 6δ: The sword (Mourning iz + Illusion)
Claims (1)
おいて、前記インゴット側面に設けられたオリエンテー
ションフラット面に斜め方向に伸びるスリットが形成さ
れ、該インゴットがスライスされることにより半導体ウ
ェハの周辺部に、前記スリットに基づき前記インゴット
からスライスされた位置を表示する切込部が設けられて
あることを特徴とする半導体ウェハ。1. In a semiconductor wafer obtained by slicing an ingot, a slit extending diagonally is formed on the orientation flat surface provided on the side surface of the ingot, and by slicing the ingot, the slits are formed at the periphery of the semiconductor wafer. A semiconductor wafer characterized in that a notch is provided to indicate a position where the ingot is sliced based on the slit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1650388A JPH01192121A (en) | 1988-01-27 | 1988-01-27 | Semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1650388A JPH01192121A (en) | 1988-01-27 | 1988-01-27 | Semiconductor wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01192121A true JPH01192121A (en) | 1989-08-02 |
Family
ID=11918078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1650388A Pending JPH01192121A (en) | 1988-01-27 | 1988-01-27 | Semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01192121A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5147824A (en) * | 1989-06-26 | 1992-09-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor wafer |
WO2008151649A1 (en) | 2007-06-13 | 2008-12-18 | Conergy Ag | Method for marking wafers |
JP2016532291A (en) * | 2013-08-02 | 2016-10-13 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives | Method for determining the position of a wafer in an ingot |
CN106449361A (en) * | 2015-08-10 | 2017-02-22 | 英飞凌科技股份有限公司 | Single crystal ingot, semiconductor wafer and method of manufacturing semiconductor wafers |
JP2019067944A (en) * | 2017-10-02 | 2019-04-25 | 株式会社ディスコ | Ingot and processing method of wafer |
-
1988
- 1988-01-27 JP JP1650388A patent/JPH01192121A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5147824A (en) * | 1989-06-26 | 1992-09-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor wafer |
WO2008151649A1 (en) | 2007-06-13 | 2008-12-18 | Conergy Ag | Method for marking wafers |
JP2016532291A (en) * | 2013-08-02 | 2016-10-13 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives | Method for determining the position of a wafer in an ingot |
CN106449361A (en) * | 2015-08-10 | 2017-02-22 | 英飞凌科技股份有限公司 | Single crystal ingot, semiconductor wafer and method of manufacturing semiconductor wafers |
JP2019067944A (en) * | 2017-10-02 | 2019-04-25 | 株式会社ディスコ | Ingot and processing method of wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100541716C (en) | The processing method of nitride semiconductor base plate | |
US5716889A (en) | Method of arranging alignment marks | |
US4193287A (en) | Technique for applying polarizer material to liquid-crystal displays | |
JPH01192121A (en) | Semiconductor wafer | |
JPH0329310A (en) | Semiconductor wafer | |
JP4381755B2 (en) | Cutting equipment | |
US5943587A (en) | Method for making offset alignment marks | |
DE112013004844B4 (en) | Silicon carbide semiconductor substrate and method of making the same | |
KR20060102241A (en) | Auto alignment system and method of the brittle material | |
JPH0360437A (en) | Cutting mark | |
JP7368204B2 (en) | Dress method and dress unit | |
JPH08236585A (en) | Semiconductor device | |
JPH02130850A (en) | Marking method for semiconductor wafer | |
JPH07211671A (en) | Method and apparatus for dicing | |
JP2973549B2 (en) | Parts positioning jig | |
US7508051B2 (en) | Wafer with optical control modules in dicing paths | |
JPS63250148A (en) | Semiconductor device | |
JPH03101145A (en) | Manufacture of semiconductor wafer | |
JPH0952227A (en) | Cutting method | |
JPS60254728A (en) | Photomask for manufacturing semiconductor device | |
JPS59208722A (en) | Alignment mark for semiconductor integrated circuit device | |
KR200184218Y1 (en) | Structure of a ball grid array substrate with charts for indicating position of defective chips | |
JPS596504B2 (en) | Semiconductor devices and masks for semiconductor device production | |
JPH0226636Y2 (en) | ||
JPH0265153A (en) | Semiconductor device |