JPH01191495A - 配線基板にfp素子を半田付けする方法 - Google Patents

配線基板にfp素子を半田付けする方法

Info

Publication number
JPH01191495A
JPH01191495A JP1609388A JP1609388A JPH01191495A JP H01191495 A JPH01191495 A JP H01191495A JP 1609388 A JP1609388 A JP 1609388A JP 1609388 A JP1609388 A JP 1609388A JP H01191495 A JPH01191495 A JP H01191495A
Authority
JP
Japan
Prior art keywords
wiring board
pickup
terminal
soldering
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1609388A
Other languages
English (en)
Inventor
Koichi Chiba
宏一 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1609388A priority Critical patent/JPH01191495A/ja
Publication of JPH01191495A publication Critical patent/JPH01191495A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ 〈産業上の利用分野) 本発明は配線基板上にフラットパッケージ型素子(以下
FP素子と略称する)を半田付けする方法に関する (従来の技術) 半導体装置をパッケージ化した、いわゆるFP素子や抵
抗体を配線基板の所定領域に配役、実装して成る高密度
実装回路板は電子機器類の小型化を目的として実用され
る。ところで上記高密度実装回路の構成においてはFP
素子を配線基板の所定領域に配設し、かつ端子リードを
端子パターンに半田付けして電気的な接続とともに基板
に固定する必要があり、一般に次の如く行なわれている
。すなわち配線基板を支持するXY子テーブルFP素子
を保持して搬送するピックアップと、配線基板上に配役
するFP素子を位置合せする位置合せ機構と所定の位置
に位置合せして配設されたFP素子の端子リード(群)
に半田を供給(被着)する半田供給手段と、前記供給被
着された半田を加熱し溶かす光ビーム、例えばレーザビ
ーム供給、走査する反射レンズを用いた光学系とを具備
した実装装置を先ず用意する0次いで上記XY子テーブ
ル所定の配線基板を支持させ、またピックアッブを動作
し所要のFP素子を配線基板の所定領域に配設する。つ
まりFP素子の端子リード(群)と予め設けである配線
基板上の対応する端子パターン(群)とが互いに対接す
るように位置合せした後、所要の半田を被着する。しか
る後、被着した半田部、すなわち前記端子リード(群)
についてレーザビームなど光ビームを走査(照射)して
半田を溶かし、もって互に対接する端子リードと端子パ
ターンとを半田付けし電気的な接続を行なっている。
(発明が解決しようとする課題) しかしながら上記実装手段における半田付は法において
はレーザビームなど高エネルギ光ビームを発生源から走
査(照射)部に導く糸路、つまり反射ミラーの配設およ
びこれら反射ミラー反射角制御機構などを要し装置の構
成ないし走査が複雑になるとともに比較的高価となり経
済的に不利なものとなっている。
[発明の構成コ (課題を解決するための手段) 本発明は一半田付けの熱源として高エネルギ光ビームを
用いかつこの光ビームを光ファイバで走査部に導くこと
、FP素子の半田付は時最初のうちはFP素子を把持搬
送して来たピックアップにて保持した状態とし、その後
はピックアップによる保持を外す(解放)ことを骨子と
している。
(作 用) 本発明によればピックアップに保持搬送に来たFP素子
を配線基板の所定領域に位置合せしたままの状態で半田
付けすべきFP素子の端子リードの一部の領域について
光ファイバで導いて来た光ビームを選択的に走査し一部
の半田付けを行なう、かくしてFP素子の端子リードの
一部を配線基板の所定領域に半田付けした後ピックアッ
プによる保持を外し、FP素子の未だ半田付けしてない
端子リードについて順次光ファイバで導光して来た高エ
ネルギ光ビームを走査(照射)して半田付けを行なう。
(実施例) 以下図面を参照して本発明の詳細な説明する。
第1図は本発明方法の実施に用いた装置の構成を示した
もので、図において符号1は配線基板2を載置する支持
台、3は配線基板2に配設するFP索子4をその先端部
に吸引把持するピックアップ、5は光源例えばキセノン
ランプ6の光を反射鏡7を介して一端から導入して他端
に導出する光ファイバである。
なお第1図において符号8は支持台1を支持したまま図
示してない駆動機構でXY力方向可動するテーブルを示
し、9は同じく図示してない駆動機構によってX、Y、
Z方向に適宜可動するピックアツプ3駆動機構を示す。
また前記光ファイバ5の光ビーム放射端面側はピックア
ップ3に取着されている部材10に設けられた案内溝1
0aによって所定方向に直線的に可動しうるようにな1
ており別途駆動機構によってFP素子の一辺の端子リー
ド(群、列)上を走査する。
次に上記装置を用いての半田付は方法を説明すると、F
P素子4の端子リード4に予め半田を被着したものを用
い、このFP素子をピックアップ3に保持させ、支持台
1に載置した配線基板2の所定領域に位置合せして配置
する。しかしてこのままの状態で、つまりFP索子4を
ピックアップ3で保持して配設したままで、光ファイバ
5を介して高エネルギビーム例えばキセノンランプ6光
を前記FP素子4の半田付けすべき端子リード4′のう
ちの一部、例えばFP素子4の各コーナ部の端子リード
4a’を先ず照射しその光ビームで被着している半田を
溶かし端子リード4a’を配線基板2上の対応する端子
パターンとそれぞれ半田付けする。第2図はこの一部半
田付けをした状態を示す斜視図である。かくしてFP素
子4の一部の端子リード4a’についての半田付けが終
了した時点で前記ピックアップ3によるFP素子4の保
持を解放する。つまりピックアップ3によるFP素子4
の配線基板2に対する圧接力を外し、この状態で光ファ
イパラを介して導いて来た光ビームを走査して未だ半田
付けしてないFP素子4の各端子リード4を対応する配
線基板2上の端子パターンに半田付けする。
なお上記実施例においてはFP素子4に予め半田を被着
しておき、これを配線基板の所定領域に配設して所要の
半田付けを行な1なが、FP素子4を配線基板の所定領
域に配設した後端子リード4′への半田被着を行なって
もよい、また熱源としての光ビームも赤外線あるいはレ
ーザビームでもよい。
[発明の効果] 本発明によれば半田付は用熱源としての高エネルギ光ビ
ームを光ファイバにて被半田付は部に導き走査ないし照
射している。このため光ビームの導光や制御のために複
雑な機構や操作も不要で実用的と言える。しかも半田付
けによるFP素子の配線基板に対るす固定も二段的であ
り、先ずFP素子を配置!基板に対し圧接した状態で端
子リードの一部を半田付けして固定する。このためFP
素子は配線基板に対して位置合せされた状態で残余の(
未半田付け)多くの端子リードが半田付けされることに
なる。しかもこの残余した多くの端子リード半田付は時
においては前記FP素子に対するピックアップの保持作
用ないし圧接的作用も全面的に解除されていたためFP
素子の配線基板への半田付固定化において応力歪などの
発生も抑制される。かくして本発明方法はFP素子が精
度よく配線基板の所定領域にかつ確実に半田付けされう
ろこと、また半田付けにおいて配線基板に応力歪の発生
かは一部みられず衝撃による破損も起り難いことなどと
相まって実用上すぐれた半田付は方法である。
【図面の簡単な説明】
第1図は本発明方法の実施に用いる装置の構成例を示す
斜視図、第2図は本発明方法の実施において半田付は途
中の状態を説明するための斜視図である。 2・・・・・・・・・配線基板 3・・・・・・・・・ピックアップ 4・・・・・・・・・FP素子 4’ 、4a’ ・・・・・・・・・FP素子の端子リード5・・・・・
・・・・光ファイバ

Claims (1)

    【特許請求の範囲】
  1. ピックアップで保持したままフラットパッケージ型素子
    を配線基板の所定面上に載置し、前記フラットパッケー
    ジ型素子の端子リードの一部を前記配線基板上の対応す
    る端子パターンに半田付けする工程と、次いで前記ピッ
    クアップによるフラットパッケージ型素子の保持を外し
    、残余のフラットパッケージ型素子の端子リードを配線
    基板の対応する端子パターンに半田付けする工程とを具
    備し、前記半田付けの熱源が光ファイバで導かれた高エ
    ネルギ光ビームであることを特徴とする配線基板にFP
    素子を半田付けする方法。
JP1609388A 1988-01-27 1988-01-27 配線基板にfp素子を半田付けする方法 Pending JPH01191495A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1609388A JPH01191495A (ja) 1988-01-27 1988-01-27 配線基板にfp素子を半田付けする方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1609388A JPH01191495A (ja) 1988-01-27 1988-01-27 配線基板にfp素子を半田付けする方法

Publications (1)

Publication Number Publication Date
JPH01191495A true JPH01191495A (ja) 1989-08-01

Family

ID=11906902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1609388A Pending JPH01191495A (ja) 1988-01-27 1988-01-27 配線基板にfp素子を半田付けする方法

Country Status (1)

Country Link
JP (1) JPH01191495A (ja)

Similar Documents

Publication Publication Date Title
US5122635A (en) Laser soldering system for smd-components
US6211053B1 (en) Laser wire bonding for wire embedded dielectrics to integrated circuits
US4963714A (en) Diode laser soldering system
CN111992833B (zh) 一种预置锡的激光锡焊方法
US6333483B1 (en) Method of manufacturing circuit modules
JPS63168277A (ja) 電子部品の実装装置
US5021630A (en) Laser soldering method and apparatus
US5741410A (en) Apparatus for forming spherical electrodes
US20030217996A1 (en) Method for simultaneous laser beam soldering
JPH01191495A (ja) 配線基板にfp素子を半田付けする方法
JP3295967B2 (ja) 電子部品接合方法
JPH0468778B2 (ja)
KR100283744B1 (ko) 집적회로실장방법
KR102410304B1 (ko) 칩 리워크 장치
JPH11121531A (ja) 電子部品の実装方法および実装装置
JPH0951162A (ja) 電子部品搭載装置
JPS61208893A (ja) はんだ付け方法
JP2012015477A (ja) レーザはんだ付け装置
JPH02306693A (ja) 電子部品の実装半田付け方法
JP2003297881A (ja) ボールグリッドアレイの光処理方法
JPH0864942A (ja) はんだ付け方法、プリント基板及びはんだ付け装置
JP2023172843A (ja) ターンテーブル方式のプローブピンレーザボンディング装置におけるデュアルレーザオプティックモジュール
KR20240037706A (ko) Led 또는 ld를 포함하는 리플로우 장치 및 그에 의한 리플로우 방법
JPH0446669A (ja) レーザはんだ付け方法およびその装置
JPH01179394A (ja) 配線基板にフラットパッケージ素子の端子ピンを半田付けする方法