JPH01188128A - Interference compensation circuit between cross polarized waves - Google Patents

Interference compensation circuit between cross polarized waves

Info

Publication number
JPH01188128A
JPH01188128A JP1208688A JP1208688A JPH01188128A JP H01188128 A JPH01188128 A JP H01188128A JP 1208688 A JP1208688 A JP 1208688A JP 1208688 A JP1208688 A JP 1208688A JP H01188128 A JPH01188128 A JP H01188128A
Authority
JP
Japan
Prior art keywords
signal
frequency
interference
circuit
main signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1208688A
Other languages
Japanese (ja)
Inventor
Kazuji Watanabe
和二 渡辺
Hideaki Matsue
英明 松江
Kazunori Tanaka
和則 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1208688A priority Critical patent/JPH01188128A/en
Publication of JPH01188128A publication Critical patent/JPH01188128A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make a system applicable even when a main signal and an interference signal differ by using a 3rd frequency conversion circuit so as to apply frequency shift in a way of maintaining the relation between the leaked frequency of an interference signal component onto a main signal and the frequency of the main signal before and after frequency conversion and detecting the interference signal by the same carrier as that of the main signal. CONSTITUTION:Let the oscillated frequencies of 1st and 2nd local oscillators be respectively fVL, fHL and the oscillated frequency of a 3rd local oscillator be (fVL-fHL), then the frequency of the interference signal outputted from the 3rd frequency conversion circuit 43 is higher than the intermediate frequency of the main signal by (fVL-fHL). The frequency (fVL-fHL) is coincident with a difference (fV-fH) between the frequency of the main signal and the frequency of the interference signal. Thus, the difference between the intermediate frequency of the main signal obtained from the 1st frequency conversion circuit 4 and the frequency of the interference signal obtained from the 3rd frequency conversion circuit 43 is the difference from the frequencies of the main signal and the interference signal. Thus, sufficient interference compensation is realized.

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、ディジタル通信方式における交差幅波間干渉
補償回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a cross-width interwave interference compensation circuit in a digital communication system.

「従来の技術」 無線伝送方式において、同一周波数帯で互いに直交する
偏波面、すなわち垂直(V)偏波と水平(I4)偏波と
により独立に信号を送る伝送方式では、単一偏波による
伝送方式の2倍の伝送容量を得ることができる。しかし
ながら、この直交偏波による伝送方式を実現するために
は、両幅波間の干渉を除去し、それらの分離度を一定の
値以上に惟持しなければならない。このための技術が交
差偏波間干渉補償と呼ばれるものである。
``Prior art'' In wireless transmission systems, signals are transmitted independently using polarization planes that are orthogonal to each other in the same frequency band, that is, vertical (V) polarization and horizontal (I4) polarization. It is possible to obtain twice the transmission capacity of the transmission method. However, in order to realize this transmission system using orthogonal polarization, it is necessary to eliminate interference between both width waves and maintain their degree of separation above a certain value. The technique for this purpose is called cross-polarization interference compensation.

従来の交差偏波間干渉補償回路の構成例を第8図に示す
。以下、第8図について説明する。
An example of the configuration of a conventional cross-polarization interference compensation circuit is shown in FIG. Below, FIG. 8 will be explained.

主信号受信°用の主アンテナlから受信した主信号(こ
こでは■偏波、かつディジタル信号とする)は、他方式
の信号からの干渉(ここでは■]偏波からの干渉)を受
けている。この主信号は、水平垂直(H/V)偏波分波
器2を通過した後、必要に応じて挿入されたチャンネル
フィルタ3を通り、周波数変換回路4で中間周波数帯に
変換される。
The main signal received from the main antenna l for main signal reception ° (in this case ■polarized wave and a digital signal) is subject to interference from signals of other systems (in this case ■ interference from polarized wave). There is. This main signal passes through a horizontal/vertical (H/V) polarization splitter 2, passes through a channel filter 3 inserted as necessary, and is converted into an intermediate frequency band by a frequency conversion circuit 4.

一方、干渉の源となる信号は、水平垂直偏波分波器ジか
ら得られ、S/Nを改善するために必要に応じて挿入さ
れたチャンネルフィルタ5を通した後、主信号の受信機
と共通の局部発振器7からの局部発振信号を用いて、周
波数変換回路6により中間周波数帯に変換される。
On the other hand, the signal that is the source of interference is obtained from the horizontal and vertical polarization splitter, and after passing through the channel filter 5 inserted as necessary to improve the S/N, the signal is sent to the main signal receiver. Using a local oscillation signal from a common local oscillator 7, the frequency conversion circuit 6 converts the signal into an intermediate frequency band.

この干渉信号は、遅延時間T(Tはデータ周期)の遅延
回路8.9、複素重み付け回路+0.11゜12、およ
び加算器13で構成されている可変結合器VCに通され
る。この可変結合器VCにおいては、複素重み付け回路
+0.11.12が調整され、主信号中にもれ込んだ干
渉成分と逆位相、等振幅となるような補償信号がつくら
れる。この補償信号は、加算器13から加算器14に供
給されて、周波数変換回路4から出力された主信号と加
算され、主信号中の干渉成分を消去するようになってい
る。
This interference signal is passed through a variable combiner VC comprising a delay circuit 8.9 with a delay time T (T is the data period), a complex weighting circuit +0.11°12, and an adder 13. In the variable coupler VC, the complex weighting circuit +0.11.12 is adjusted to create a compensation signal having an opposite phase and equal amplitude to the interference component leaked into the main signal. This compensation signal is supplied from the adder 13 to the adder 14, where it is added to the main signal output from the frequency conversion circuit 4 to cancel interference components in the main signal.

なお、周波数変換回路4の出力側に挿入された遅延調整
線τ1は、主信号系と干渉信号系との時間合わせを行う
ものである。
Note that the delay adjustment line τ1 inserted on the output side of the frequency conversion circuit 4 is used to adjust the times of the main signal system and the interference signal system.

重み付け回路to、11.12の制御は、次のように行
われる。加算器14の出力信号は、その中に残留する干
渉成分の同相および直交成分を検出するために、復調器
DMに供給される。この復調器DMでは、主信号から再
生した基準搬送波23を用いる。
The weighting circuits to, 11 and 12 are controlled as follows. The output signal of the adder 14 is fed to a demodulator DM in order to detect the in-phase and quadrature components of the interference components remaining therein. This demodulator DM uses a reference carrier wave 23 reproduced from the main signal.

すなわち、基準搬送波23は90度移相器24を介して
直交位相同期検波回路15に供給されるとともに、直交
位相同期検波回路16に直接供給され、上記検波回路1
6から同相成分の出力を得、上記検波回路15から直交
成分の出力を得ている。
That is, the reference carrier wave 23 is supplied to the quadrature phase coherent detection circuit 15 via the 90 degree phase shifter 24, and is also directly supplied to the quadrature phase coherent detection circuit 16.
The output of the in-phase component is obtained from the detector circuit 6, and the output of the orthogonal component is obtained from the detection circuit 15.

これらの信号は、高調波除去フィルタ18.17を通し
た後、残留干渉成分を検出する誤差信号発生回路102
.101に通され、同相成分の誤差信号e+、および直
交成分の誤差信号eQが得られる。
After passing through harmonic removal filters 18 and 17, these signals are passed through an error signal generation circuit 102 that detects residual interference components.
.. 101 to obtain an in-phase component error signal e+ and a quadrature component error signal eQ.

上記誤差信号発生回路102,101は、識別回路20
.19と減算器22.21とからなり、識別回路20の
入力と出力の差を同相成分誤差信号e□として出力する
とともに、識別回路19の入力と出力の差を直交成分誤
差信号eQとして出力するものである。
The error signal generation circuits 102 and 101 include the identification circuit 20
.. 19 and subtractors 22 and 21, outputs the difference between the input and output of the discrimination circuit 20 as an in-phase component error signal e□, and outputs the difference between the input and output of the discrimination circuit 19 as a quadrature component error signal eQ. It is something.

一方、周波数変換回路6から出力された干渉信号は、干
渉信号系と主信号系との時間合わせを行う遅延調整線τ
2を通った後、上と同様にして検波される。
On the other hand, the interference signal output from the frequency conversion circuit 6 is transmitted through a delay adjustment line τ that adjusts the time between the interference signal system and the main signal system.
After passing through 2, it is detected in the same way as above.

すなわち、基学搬送波31,90度移相器32を用い、
直交位相同期検波回路25.26により検波され、検波
回路26から同相分の出力を得、検波回路25から直交
分の出力を得ている。これらの信号は、高調波除去フィ
ルタ28.27を通った後、識別回路30.29を通し
て2値化され、極性信号a+、ac)として出力される
That is, using a fundamental carrier wave 31 and a 90 degree phase shifter 32,
The signal is detected by quadrature phase synchronous detection circuits 25 and 26, an in-phase output is obtained from the detection circuit 26, and an orthogonal output is obtained from the detection circuit 25. After passing through harmonic removal filters 28.27, these signals are binarized through identification circuits 30.29 and output as polar signals a+, ac).

上述したようにして、主信号成分から得た誤差信号(減
算322.21出力)ex、eQsおよび干渉波成分か
ら得た極性信号al、aQを可変結合器制御回路33に
入力し、可変結合器制御回路33から出力された複素重
み付け制御信号Ci−3,Ct。
As described above, the error signals (subtraction 322.21 output) ex, eQs obtained from the main signal component and the polarity signals al, aQ obtained from the interference wave component are input to the variable coupler control circuit 33, and the variable coupler Complex weighted control signals Ci-3 and Ct output from the control circuit 33.

CI□を利用して、一般にゼロフォーシングアルゴリズ
ムにより複索重み付け回路10,11.12を制御する
CI□ is utilized to control the multiple search weighting circuits 10, 11, 12, typically by a zero-forcing algorithm.

第9図に複素重み付け回路IOの具体的な回路例を示す
。なお、複素重み付け回路II、12も同様に構成され
ている。
FIG. 9 shows a specific circuit example of the complex weighting circuit IO. Note that the complex weighting circuits II and 12 are similarly configured.

第8図に示す周波数変換回路6からの干渉信号がハイブ
リ;ド37に入力される。この大刀信号は、ハイブリッ
ド37で分配され、乗算器35゜36に入力される。こ
れらの乗算器35.36には、可変結合器制御回路33
から、重み付け制御信号CI−1(= Xt−+ + 
jYt−+)が供給されている。
An interference signal from the frequency conversion circuit 6 shown in FIG. 8 is input to the hybrid board 37. This long sword signal is distributed by the hybrid 37 and input to multipliers 35 and 36. These multipliers 35 and 36 include a variable combiner control circuit 33.
, the weighted control signal CI-1 (= Xt-+ +
jYt-+) is supplied.

すなわち、上記乗算器35には重み付け制御信号Yt−
+が供給され、乗算器36には重み付け制御信号X+−
+が供給される。任意の重み付けがなされた後、90度
合成器34で合波され、その出力が加算器13(第8図
)に供給される。
That is, the multiplier 35 receives the weighting control signal Yt-
+ is supplied, and the multiplier 36 is supplied with a weighting control signal X+-
+ is supplied. After arbitrary weighting, the signals are combined by a 90-degree combiner 34, and the output thereof is supplied to the adder 13 (FIG. 8).

第1θ図に可変結合器制御回路33を示す。復調器DM
より得られた誤差信号eq、e+、および極性信号aQ
、a□を、遅延回路38により遅延さ仕て時間あわせを
行い、排他的論理和39および排他的及論理和39aに
より誤差信号と極性信号との相関をとる。排他的論理和
39.排他的及論理和39aの出力は、抵抗器40を通
して加算され、積分器41に入力され、積分器41から
複素重み付け制御信号Ct−、、C□、C□、1が出力
され、これにより上述した重み付け制御が行われる。
The variable coupler control circuit 33 is shown in FIG. Demodulator DM
The error signals eq, e+ and polarity signal aQ obtained from
. Exclusive OR39. The outputs of the exclusive and OR 39a are summed through a resistor 40 and input to an integrator 41, which outputs complex weighted control signals Ct-, , C□, C□, 1, thereby producing the above-mentioned results. weighting control is performed.

「発明が解決しようとする課題」 以上説明した従来の交差偏波間干渉補償回路は、主信号
と干渉信号が同一周波数の場合であったが、主信号と干
渉信号の周波数差が大きい場合には使用できなかった。
``Problems to be Solved by the Invention'' The conventional cross-polarization interference compensation circuit described above works when the main signal and the interference signal have the same frequency, but when the frequency difference between the main signal and the interference signal is large, Couldn't use it.

これは、次の理由による。This is due to the following reason.

第11図(a)に示すように、主信号(V偏波;周波数
rv)と干渉信号(H偏波;周波数fu)の周波数が異
なるときを考える。ここで、干渉信号から主信号のある
周波数帯に干渉が生じたとする(図の斜線部分)。
As shown in FIG. 11(a), consider a case where the main signal (V polarization; frequency rv) and the interference signal (H polarization; frequency fu) have different frequencies. Here, it is assumed that interference occurs in a certain frequency band of the main signal from the interference signal (the shaded area in the figure).

上記主信号と干渉信号を中間周波数帯に周波数変換する
と、第11図(b)のようになる。すなわち、主信号の
中間周波数と干渉信号の中間周波数とが一致するように
周波数変換されるから、主信号にもれ込んだ干渉成分(
図の斜線部分)と、この干渉を引き起こした干渉信号の
部分との周波数がずれてしまう。
When the main signal and interference signal are frequency-converted to an intermediate frequency band, the result is as shown in FIG. 11(b). In other words, since the frequency is converted so that the intermediate frequency of the main signal and the intermediate frequency of the interference signal match, the interference component (
(the shaded area in the figure) and the frequency of the interference signal that caused this interference will be shifted.

このため、第8図に示す従来の交差偏波間干渉補償回路
を周波数の異なる場合に使用すると、可変結合器VCか
ら得た補償信号と、周波数変換回路4から得た主信号と
の周波数関係がでたらめなものとなり、干渉補償効果を
はたすことかできなかった。
Therefore, when the conventional cross-polarization interference compensation circuit shown in FIG. The result was random, and no interference compensation effect could be achieved.

本発明は、このような背景の下になされたもので、主信
号と干渉信号が同一周波数でない場合でも、正常に動作
する交差偏波間干渉補償回路を提供することを目的とす
る。
The present invention was made against this background, and an object of the present invention is to provide a cross-polarization interference compensation circuit that operates normally even when the main signal and the interference signal do not have the same frequency.

「課題を解決するための手段」 上記課題を解決するために、この本発明は、主信号を受
信するための主アンテナと、干渉信号を受信するための
干渉信号受信手段と、前記主信号と干渉信号の周波数差
に等しい周波数差を有する第1、第2の局部発振信号を
発生する第1、第2の局部発振器と、 前記主信号を前記第1の局部発振信号により周波数変換
する第1の周波数変換回路と、前記干渉信号を前記第2
の局部発振信号により周波数変換する第2の周波数変換
回路と、前記第11第2の局部発振信号の周波数差に等
しい周波数を有する第3の局部発振信号を発生する第3
の局部発振器と、 前記第2の周波数変換回路の出力信号を前記第3の局部
発振信号により周波数変換する第3の周波数変換回路と
、 該第3の周波数変換回路の出力端に接続され、前記主信
号に含まれる干渉成分を打ち消すMi償倍信号出力する
可変結合器と、 該可変結合器の出力信号と前記第1の周波数変換回路の
出力信号とを加算する加算回路と、前記可変結合器に重
み付け制御信号を供給する可変結合器制御回路と を具備することを要旨とする。
"Means for Solving the Problems" In order to solve the above problems, the present invention provides a main antenna for receiving a main signal, an interference signal receiving means for receiving an interference signal, and a main antenna for receiving an interference signal. first and second local oscillators that generate first and second local oscillation signals having a frequency difference equal to the frequency difference of the interference signals; and a first local oscillator that converts the frequency of the main signal by the first local oscillation signal. a frequency conversion circuit that converts the interference signal into the second frequency conversion circuit;
a second frequency conversion circuit that performs frequency conversion using a local oscillation signal; and a third frequency conversion circuit that generates a third local oscillation signal having a frequency equal to the frequency difference between the eleventh and second local oscillation signals.
a third frequency conversion circuit that converts the frequency of the output signal of the second frequency conversion circuit using the third local oscillation signal; a variable coupler that outputs a Mi-compensated signal that cancels interference components included in the main signal; an addition circuit that adds the output signal of the variable coupler and the output signal of the first frequency conversion circuit; and the variable coupler and a variable coupler control circuit that supplies a weighting control signal to the variable coupler control circuit.

以上を、要約すると、 ■干渉信号成分の主信号へのもれ込みの周波数と主信号
の周波数との関係を、周波数変換前後で維持するように
、第3の周波数変換回路で周波数シフトした点、 ■干渉信号を主信号と同じ搬送波で検波子るようにした
点、 を最も主要な特徴とする。従来の技術では、主信号と干
渉信号が同一周波数であったが、本発明では、これらの
周波数が異なる場合に適用できる点で異なる。
To summarize the above, the points are that the third frequency conversion circuit shifts the frequency so that the relationship between the frequency of the interference signal component leaking into the main signal and the frequency of the main signal is maintained before and after frequency conversion. The most important feature is that the interference signal is detected using the same carrier wave as the main signal. In the conventional technology, the main signal and the interference signal have the same frequency, but the present invention is different in that it can be applied when these frequencies are different.

「作用」 上記構成によれば、主信号中の干渉成分の周波数と、こ
の干渉を引き起こした干渉信号の周波数との相互関係が
維持された形で、中間周波数帯に周波数変換される。よ
って、これらの中間周波数帯から得られた主信号と干渉
信号を使用すれば、正しい補償信号を得ることが可能と
なり、十分な干渉補償を行うことができる。
"Operation" According to the above configuration, the frequency is converted to the intermediate frequency band while maintaining the mutual relationship between the frequency of the interference component in the main signal and the frequency of the interference signal that caused this interference. Therefore, by using the main signal and interference signal obtained from these intermediate frequency bands, it becomes possible to obtain a correct compensation signal and perform sufficient interference compensation.

第11図(c)は、この様子を示すものである。FIG. 11(c) shows this situation.

ここで、主信号の周波数をfv、干渉信号の周波数をf
o、これらの中間周波数を、それぞれ「。、および「。
Here, the frequency of the main signal is fv, and the frequency of the interference signal is f
o, these intermediate frequencies as ``.,'' and ``, respectively.

+、(rov=r。、、)、第1および第2の局部発振
器の発振周波数を、それぞれf VL、 !’ +□、
第3の局部発振器の発振周波数を(fvLrHL)とす
ると(これについては第1図参照)、第3の周波数変換
回路から出力された干渉信号の周波数は、主信号の中間
周波数より(rvt  fHL)だけ高くなる。この周
波数(fvL−fHL)は、主信号の周波数と干渉信号
の周波数との差(fv−f□)と一致する。よって、第
1の周波数変換回路から得られた主信号の中間周波数と
、第3の周波数変換回路から得られた干渉信号の周波数
との差は、主信号と干渉信号の周波数の差となる。すな
わち、周波数変換の前後において、主信号と干渉信号の
周波数の関係が保たれ、正しい補償信号を得ることが可
能となる。この結果、十分な干渉補償が実現される。
+, (rov=r.,,), let the oscillation frequencies of the first and second local oscillators be f VL, !, respectively. '+□,
If the oscillation frequency of the third local oscillator is (fvLrHL) (see Figure 1 for this), the frequency of the interference signal output from the third frequency conversion circuit is lower than the intermediate frequency of the main signal (rvt fHL). only becomes higher. This frequency (fvL-fHL) matches the difference (fv-f□) between the frequency of the main signal and the frequency of the interference signal. Therefore, the difference between the intermediate frequency of the main signal obtained from the first frequency conversion circuit and the frequency of the interference signal obtained from the third frequency conversion circuit is the difference in frequency between the main signal and the interference signal. That is, the relationship between the frequencies of the main signal and the interference signal is maintained before and after frequency conversion, making it possible to obtain a correct compensation signal. As a result, sufficient interference compensation is achieved.

「実施例」 以下、図面を参照して、この発明の詳細な説明する。"Example" Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図は、本発明の第1実施例の構成を示すブロック図
である。
FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention.

主アンテナlから受信した主信号は、水平垂直偏波分波
器2を通過した後、必要に応じて挿入されたチャンネル
フィルタ3を通り、主信号用局部発振器7と第1の周波
数変換回路4で中間周波数に変換される。
The main signal received from the main antenna l passes through the horizontal and vertical polarization splitter 2, and then passes through the channel filter 3 inserted as necessary, and is then connected to the main signal local oscillator 7 and the first frequency conversion circuit 4. is converted to an intermediate frequency.

一方、干渉の源となる信号は、主アンテナ11水平垂直
偏波分波器2を通して得られ、必要に応じてそのS/N
を改善するために挿入されたチャンネルフィルタ5に送
られる。チャンネルフィルタ5の出力は、主信号の場合
と同じ特性をもつチャンネルフィルタ3を通し、主信号
にもれ込んだ主な干渉成分をフィルタリングした後、干
渉信号用局部発振器42を用いて、第2の周波数変換回
路6により中間周波数に変換される。なお、上記主アン
テナlと水平垂直偏波分波器2が干渉信号受信手段を構
成する。
On the other hand, the signal that is the source of interference is obtained through the main antenna 11 and horizontal/vertical polarization splitter 2, and its S/N is adjusted as necessary.
The signal is sent to a channel filter 5 inserted to improve the signal. The output of the channel filter 5 passes through the channel filter 3 having the same characteristics as the main signal, and after filtering out the main interference component that has entered the main signal, the output is converted into a second signal using the interference signal local oscillator 42. The frequency conversion circuit 6 converts the signal into an intermediate frequency. Note that the main antenna 1 and the horizontal/vertical polarization splitter 2 constitute interference signal receiving means.

周波数変換回路6の出力は、第3の周波数変換回路43
に供給される。周波数変換回路43には、局部発振″5
45から第3の局部発振信号が供給され、周波数変換回
路6の出力信号と混合されて、その差信号が出力される
。この場合、主信号と干渉信号の中間周波数は、一致す
るように周波数変換される。
The output of the frequency conversion circuit 6 is transmitted to the third frequency conversion circuit 43.
is supplied to The frequency conversion circuit 43 includes a local oscillator "5".
A third local oscillation signal is supplied from 45, mixed with the output signal of the frequency conversion circuit 6, and a difference signal thereof is output. In this case, the intermediate frequencies of the main signal and the interference signal are frequency-converted so that they match.

ここで、主信号の周波数をfv、干渉信号の周波数をf
 II、これらの中間周波数を、それぞれr。Vおよび
fo++(fov= fa)I)、第1および第2の局
部発振器7.42の発振周波数を、それぞれf VL、
 f HL%LaO2部発振器45の発振周波数を(f
vL−rllL)とすると、第3の周波数変換回路43
から出力された干渉信号の中間周波数は、主信号の中間
周波数より(rv、、、−r、L)だけ高くなる。
Here, the frequency of the main signal is fv, and the frequency of the interference signal is f
II, these intermediate frequencies are respectively r. V and fo++(fov=fa)I), the oscillation frequencies of the first and second local oscillators 7.42 are respectively f VL,
f HL% The oscillation frequency of the LaO2 part oscillator 45 is (f
vL-rllL), the third frequency conversion circuit 43
The intermediate frequency of the interference signal output from is higher than the intermediate frequency of the main signal by (rv, , -r, L).

この周波数(fv+−rot、)は、主信号の周波数と
干渉信号の周波数との差(rv−ro)と一致する。な
ぜならば、 fvt  I’uL”(fYfov)  Qu  fo
H)=fv  f。
This frequency (fv+-rot,) corresponds to the difference between the frequency of the main signal and the frequency of the interfering signal (rv-ro). Because, fvt I'uL” (fYfov) Qu fo
H)=fv f.

なる式が成立するからである。This is because the following formula holds true.

この結果、第1の周波数変換回路4から得られた主信号
の中間周波数r。νと、第3の周波数変換回路43から
得られた干渉信号の中間周波数との差は、第11図(c
)に示すように、主信号と干渉信号の周波数の差となる
。すなわち、主信号と干渉信号の周波数の関係が保たれ
、正しい補償信号を得ることが可能となる。この結果、
十分な干渉補償を得ることができる。
As a result, the intermediate frequency r of the main signal obtained from the first frequency conversion circuit 4. The difference between ν and the intermediate frequency of the interference signal obtained from the third frequency conversion circuit 43 is shown in FIG.
), this is the difference in frequency between the main signal and the interference signal. That is, the relationship between the frequencies of the main signal and the interference signal is maintained, making it possible to obtain a correct compensation signal. As a result,
Sufficient interference compensation can be obtained.

上記周波数変換回路43の出力は、ハイブリッド37、
乗算器35.36、および90度合成4B4で構成され
る可変結合器VCに入力され、主信号に含まれる干渉波
成分を打ち消すように、乗算器35.36が制御され、
加算器14で主信号に加算される。
The output of the frequency conversion circuit 43 is the hybrid 37,
The multipliers 35 and 36 are inputted to the variable coupler VC composed of the multipliers 35 and 36 and the 90-degree combining 4B4, and the multipliers 35 and 36 are controlled so as to cancel the interference wave component included in the main signal.
The adder 14 adds it to the main signal.

乗算器35.36の制御は、以下のように行われる。干
渉信号を90度分配器44により同相成分と90度成分
に分波するとともに、主信号をハイブリッド37で同相
成分に分波し、これらの相関を乗算器35a、36aに
よりとり、それぞれの相関信号を積分2341に入力し
て平均化を行い、これらの積分器41の出力信号により
乗算器35゜36の制御を行う。
Control of multipliers 35 and 36 is performed as follows. The interference signal is split into an in-phase component and a 90-degree component by a 90-degree splitter 44, and the main signal is split into in-phase components by a hybrid 37, and their correlations are taken by multipliers 35a and 36a to produce respective correlation signals. are input to the integrator 2341 for averaging, and the output signals of these integrators 41 control the multipliers 35 and 36.

これにより、干渉補償信号が、可変結合器VCの90度
合成4a4から出力され、この補償信号が加算器14に
より主信号に加算されて、干渉補償が行われる。なお、
上記構成要素35a、36a。
As a result, an interference compensation signal is output from the 90-degree combination 4a4 of the variable coupler VC, and this compensation signal is added to the main signal by the adder 14 to perform interference compensation. In addition,
The above components 35a and 36a.

37.41.44が、可変結合器制御回路CTを構成し
ている。
37, 41, and 44 constitute the variable coupler control circuit CT.

上述した第1実施例は、可変結合器lタップ制御につい
て示したが、多タップ制御についても同様に考えること
ができる。
Although the above-mentioned first embodiment shows variable coupler l-tap control, multi-tap control can be considered in the same way.

第2図は、可変結合器が3タツプ制御の場合の構成を示
すもので、この発明の第2実施例をなすものである。
FIG. 2 shows a configuration in which the variable coupler is under 3-tap control, and constitutes a second embodiment of the present invention.

この第2実施例は、3つの可変結合器VCI〜VC3と
、3つの制御回路CT1〜CT3を有し、それぞれは第
1実施例のものと同様である。すなわち、各可変結合器
VCI−VC3は、ハイブリッド37と、乗算器35.
36と、90度合成4a4とから構成され、可変結合器
VCI、VC2,VC3の各入力端、すなわち各ハイブ
リッド37の入力端が、3タツプの遅延回路8.9の各
タップに接続されている。なお、この実施例の動作はl
タップ制御に準じるが、一般に、lタップの場合より、
より良好な干渉補償特性が得られる。
This second embodiment has three variable couplers VCI to VC3 and three control circuits CT1 to CT3, each of which is similar to that of the first embodiment. That is, each variable coupler VCI-VC3 includes a hybrid 37, a multiplier 35 .
36 and a 90-degree composite 4a4, and each input terminal of variable couplers VCI, VC2, and VC3, that is, the input terminal of each hybrid 37, is connected to each tap of a 3-tap delay circuit 8.9. . Note that the operation of this embodiment is
Same as tap control, but generally more than l-tap.
Better interference compensation characteristics can be obtained.

第3図は、本発明の第3実施例を説明する図である。FIG. 3 is a diagram illustrating a third embodiment of the present invention.

第1実施例においては、複素重み付け回路の乗算器35
.36の制御を中間周波数帯の相関信号により行ってい
たのに対し、この第3実施例では、ベースバンド帯の相
関信号を用いている。
In the first embodiment, the multiplier 35 of the complex weighting circuit
.. 36 was controlled using a correlation signal in an intermediate frequency band, whereas in this third embodiment, a correlation signal in a baseband band is used.

主アンテナlから復調器DMの人力までの結線は、上述
した第1実施例と同じである。
The connection from the main antenna l to the demodulator DM is the same as in the first embodiment described above.

乗算器35.36の制御は、以下のように行われる。Control of multipliers 35 and 36 is performed as follows.

加算器!4から出力された主信号は復調器DMに供給さ
れる。これは、残留する干渉成分の同相成分および直交
成分を検出するためである。復調器DMでは、主信号か
ら再生した基準搬送波23を用いる。すなわち、基準搬
送波23は、90度移相器24を介して直交位相同期検
波回路15に供給されるとともに、直交位相同期検波回
路16に直接供給される。これにより、検波回路16か
らは主信号の同相分が得られ、検波回路15からは主信
号の直交分が得られる。これらの信号は、高調波除去フ
ィルタ18.17を通した後、残留干渉成分を検出する
ための2つの誤差信号発生回路102.101に通すこ
とにより、同相分誤差信号e工、および直交分誤差信号
”eQが得られる。
Adder! The main signal output from 4 is supplied to the demodulator DM. This is to detect the in-phase and quadrature components of the remaining interference components. The demodulator DM uses the reference carrier wave 23 reproduced from the main signal. That is, the reference carrier wave 23 is supplied to the quadrature phase coherent detection circuit 15 via the 90 degree phase shifter 24, and is also directly supplied to the quadrature phase coherent detection circuit 16. As a result, the in-phase component of the main signal is obtained from the detection circuit 16, and the orthogonal component of the main signal is obtained from the detection circuit 15. After passing through harmonic removal filters 18.17, these signals are passed through two error signal generation circuits 102.101 for detecting residual interference components to generate an in-phase error signal and a quadrature error signal. A signal "eQ" is obtained.

干渉信号も、また、上と同一の基準搬送波23を用いて
復調される。すなわち、基準搬送波23は、90度移相
器32を介して直交位相同期検波回路25に供給される
とともに、直交位相同期検波回路26に直接供給され、
検波回路26から干渉信号の同相分が得られ、検波回路
25から干渉信号の直交分が得られる。これらの信号は
、高調波除去フィルタ28.27を通った後、識別回路
30.29を通して2値化され、極性信号al。
The interfering signal is also demodulated using the same reference carrier 23 as above. That is, the reference carrier wave 23 is supplied to the quadrature phase coherent detection circuit 25 via the 90 degree phase shifter 32, and is also directly supplied to the quadrature phase coherent detection circuit 26.
The in-phase component of the interference signal is obtained from the detection circuit 26, and the orthogonal component of the interference signal is obtained from the detection circuit 25. After passing through harmonic removal filters 28.27, these signals are binarized through identification circuits 30.29 and output as polarity signals al.

aQとして出力される。It is output as aQ.

こうして、主信号成分から得られた誤差信号、つまり減
算器21.22の出力信号eo、esと、干渉波成分か
ら得られた極性信号2L□、 aQを可変結合器制御回
路33aに入力し、その出力信号C4によって乗算器3
5.36を制御する。なお、可変結合器制御回路33a
は、第10図に示す可変結合器制御回路33の一部(重
み付け制御信号clを形成する部分)から構成される。
In this way, the error signal obtained from the main signal component, that is, the output signal eo, es of the subtractor 21.22, and the polarity signal 2L□, aQ obtained from the interference wave component are input to the variable coupler control circuit 33a, Multiplier 3 by its output signal C4
Control 5.36. Note that the variable coupler control circuit 33a
is composed of a part of the variable coupler control circuit 33 shown in FIG. 10 (the part that forms the weighting control signal cl).

なお、本実施例の作用、効果は第1実施例と同様である
Note that the functions and effects of this embodiment are similar to those of the first embodiment.

この第3実施例においては、可変結合器vcが1タツプ
制御の場合について説明したが、多タップ制御について
も同様である。
In this third embodiment, the case where the variable coupler vc is controlled with one tap has been described, but the same applies to multi-tap control.

第4図は、3つの可変結合器VCI−VC3を用いた3
タツプ制御の構成を示すもので、この発明の第4実施例
をなすものである。この3タツプ制御の部分の構成は、
第2図の第2実施例の場合と同様である。また、可変結
合器制御回路33は、第1O図に示すものと同様である
。この実施例の動作も1タツプ制御に準じる。
Figure 4 shows the three variable couplers VCI-VC3.
This figure shows the configuration of tap control and constitutes a fourth embodiment of the present invention. The configuration of this 3-tap control part is as follows:
This is similar to the case of the second embodiment shown in FIG. Further, the variable coupler control circuit 33 is similar to that shown in FIG. 1O. The operation of this embodiment also conforms to one-tap control.

第5図は、本発明の第5実施例の構成を示すものであり
、第4実施例から干渉信号ベースバンドの直交成分を除
いた構成である。
FIG. 5 shows the configuration of a fifth embodiment of the present invention, which is a configuration in which the orthogonal component of the interference signal baseband is removed from the fourth embodiment.

すなわち、可変結合器制御回路46は、第3図の直交成
分aoを欠いた構成となり、その構成は第6図に示す通
りである。
That is, the variable coupler control circuit 46 has a configuration lacking the orthogonal component ao of FIG. 3, and its configuration is as shown in FIG. 6.

第7図は本発明の第6実施例の構成を示すもので、この
第6実施例は、第5実施例の可変結合器(トランスバー
サルフィルタ部)の構成を変えたものである。
FIG. 7 shows the configuration of a sixth embodiment of the present invention, in which the configuration of the variable coupler (transversal filter section) of the fifth embodiment is changed.

すなわち、重み付け信号X l−1+ X t+ X 
r*+をそれぞれの入力とする3つの乗算器36の各出
力を、1つの加算器14aで加算するとともに、重み付
け信号y□−1+ y sr Y +、+をそれぞれの
入力とする3つの乗算器35の各出力を、他の1つの加
算器14aで加算し、さらに、これら2つの加算器+4
aの出力を90度合成4a4で合成し、この合成結果を
可変結合器VCの出力信号として出力するようにしたも
のであり、この出力が、加算器14において、主信号の
中間周波信号と加算されるようになっている。
That is, the weighting signal X l-1+ X t+ X
One adder 14a adds the outputs of the three multipliers 36 each having r*+ as its input, and performs three multiplications using the weighting signal y□-1+ y sr Y +, + as each input. Each output of the adder 35 is added by another adder 14a, and then these two adders +4
The outputs of a are combined by a 90 degree combination 4a4, and this combination result is output as the output signal of the variable coupler VC, and this output is added to the intermediate frequency signal of the main signal in the adder 14. It is now possible to do so.

なお、上記第5、第6実施例においては、可変結合器に
複数タップ付きの遅延回路を使用したが、第1図の第1
実施例と同様の遅延回路のない可変結合器lタップを使
用することも可能である。
In addition, in the fifth and sixth embodiments described above, a delay circuit with multiple taps was used for the variable coupler, but the first delay circuit in FIG.
It is also possible to use a variable coupler l-tap without a delay circuit similar to the embodiment.

また、上述した各実施例においては、主信号および干渉
信号を、チャンネルフィルタ3に通ずようにしたが、こ
れは必須ではない。ただし、チャンネルフィルタを使用
することにより、補償効果をより一層あげることができ
る。これは、第1+図(a)に示すように、干渉信号の
破線の部分がチャンネルフィルタにより除去され、実際
に干渉を与えた部分(図の干渉信号の実線部分)のみが
抽出されることによる。
Further, in each of the embodiments described above, the main signal and the interference signal are passed through the channel filter 3, but this is not essential. However, by using a channel filter, the compensation effect can be further increased. This is because, as shown in Figure 1+ (a), the broken line part of the interference signal is removed by the channel filter, and only the part that actually caused interference (the solid line part of the interference signal in the figure) is extracted. .

さらに、識別回路、誤差信号発生回路を実現する一方法
として、A/D変換器を使用することが可能である。た
とえば、主信号が16QAMの場合、復調信号は4値信
号となるから、3ビット以上の出力を有するA/D変換
器でサンプリングすれば、第12図に示すように、最上
位ビットが極性信号を表し、上位3ビツト目が誤差信号
を表す2値信号となる。
Furthermore, it is possible to use an A/D converter as one method for realizing the identification circuit and the error signal generation circuit. For example, if the main signal is 16QAM, the demodulated signal will be a 4-value signal, so if you sample it with an A/D converter that has an output of 3 bits or more, the most significant bit will be a polar signal, as shown in Figure 12. The third most significant bit becomes a binary signal representing an error signal.

また、可変結合器制御回路33.33a、46において
、極性信号aQ、a工は、2値化されたディジタル信号
の例を示したが、2値化する回路は必ずしも必要ではな
い。この場合、可変結合器制御回路内のディジタル乗算
器(排他的論理和)の代わりに、アナログ乗算器を用い
ればよい。
Furthermore, in the variable coupler control circuits 33, 33a, 46, the polarity signals aQ, a-- are shown as binarized digital signals, but a binarizing circuit is not necessarily required. In this case, an analog multiplier may be used instead of the digital multiplier (exclusive OR) in the variable coupler control circuit.

「発明の効果」 以上説明したように、この発明は、主信号と干渉信号と
が同一周波数でない場合の交差偏波間干渉補償について
も、周波数シフト構成により同一周波数の交差偏波間干
渉補償回路と同様に取り扱うことができる利点がある。
"Effects of the Invention" As explained above, the present invention is capable of compensating cross-polarization interference when the main signal and interference signal do not have the same frequency using a frequency shift configuration, similar to the cross-polarization interference compensation circuit having the same frequency. It has the advantage of being able to handle

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の特徴を最も良く表わしている第1実施
例の構成を示すブロック図、第2図は本発明の第2実施
例の構成を示すブロック図、第3図は本発明の第3実施
例の構成を示すブロック図、第4図は本発明の第4実施
例の構成を示すブロック図、第5図は本発明の第5実施
例のブロック図、第6図は第5実施例の可変結合器制御
回路の構成を示すブロック図、第7図は本発明の第6実
施例の構成を示すブロック図、第8図は従来の干渉補償
回路の構成を示すブロック図、第9図は同干渉補償回路
における複素重み付け回路の構成を示す図、第10図は
同干渉補償回路における可変結合器制御回路の構成を示
す回路図、第11図は主信号と干渉信号の周波数が異な
る場合の、これらの関係と、中間周波信号の関係を説明
するための図、第12図は4値A/D変換器のレベルダ
イヤを説明するため9図である。 l・・・・・・主アンテナ、 2・・・・・・水平垂直偏波分波器、 3.5・・・・・・ヂャンネルフィルタ、4.6・・・
・・・周波数変換回路、 7・・・・・局部発振器、 8.9・・・・・・遅延回路、 10.11.12・・・・・・復素重み付け回路、+ 
3.14 、  l 4a−加算器、15.16..2
5.26・・・・・・直交位相同期検波回路、17.1
 B、27.28・・・・・・高調波除去フィルタ、1
9.20,29.30・・・・・・識別回路、21.2
2・・・・・・減算器、23.31・・・・・・基準搬
送波、24.32・・・・・・90度移相器、33・・
・・・・可変結合器制御回路、34・・・・・90度合
成4.35.36・・・・・・乗算器、37・・・・・
ハイブリッド、38・・・・・・遅延回路、39・・・
・・・排他的論理和、40・・・・・・抵抗器、41・
・・・・積分器、 42・・・・・・干渉波信号用局部発振器、43・・・
・・周波数変換回路、44・・・・・・90度分配器、
45・・・・・・局部発振器、 46・・・・・・可変結合器制御回路、101.102
・・・・・・誤差信号発生回路。 VC・・・・・・可変結合器、 CT・・・・・・可変結合器制御回路。 出願人  日本電信電話株式会社 第9図複重り付11回路 第12図 格別象も渠 畜負憲 會 fo+ (C)&f0V (fvt−f HL)
FIG. 1 is a block diagram showing the configuration of the first embodiment that best represents the features of the present invention, FIG. 2 is a block diagram showing the configuration of the second embodiment of the present invention, and FIG. 3 is a block diagram showing the configuration of the second embodiment of the present invention. FIG. 4 is a block diagram showing the configuration of the fourth embodiment of the present invention, FIG. 5 is a block diagram of the fifth embodiment of the present invention, and FIG. 6 is the block diagram of the fifth embodiment of the present invention. FIG. 7 is a block diagram showing the configuration of a variable coupler control circuit according to an embodiment. FIG. 7 is a block diagram showing the configuration of a sixth embodiment of the present invention. FIG. 8 is a block diagram showing the configuration of a conventional interference compensation circuit. Figure 9 is a diagram showing the configuration of the complex weighting circuit in the interference compensation circuit, Figure 10 is a circuit diagram showing the configuration of the variable coupler control circuit in the interference compensation circuit, and Figure 11 is a diagram showing the configuration of the variable coupler control circuit in the interference compensation circuit. FIG. 12 is a diagram for explaining these relationships and the relationship between intermediate frequency signals in different cases, and FIG. 9 is a diagram for explaining a level diagram of a four-level A/D converter. l...Main antenna, 2...Horizontal/vertical polarization splitter, 3.5...Channel filter, 4.6...
... Frequency conversion circuit, 7 ... Local oscillator, 8.9 ... Delay circuit, 10.11.12 ... Complex weighting circuit, +
3.14, l4a-adder, 15.16. .. 2
5.26...Quadrature phase synchronous detection circuit, 17.1
B, 27.28...Harmonic removal filter, 1
9.20, 29.30...Identification circuit, 21.2
2...Subtractor, 23.31...Reference carrier wave, 24.32...90 degree phase shifter, 33...
...Variable coupler control circuit, 34...90 degree synthesis 4.35.36...Multiplier, 37...
Hybrid, 38...Delay circuit, 39...
...Exclusive OR, 40...Resistor, 41.
...Integrator, 42...Local oscillator for interference wave signal, 43...
...Frequency conversion circuit, 44...90 degree divider,
45... Local oscillator, 46... Variable coupler control circuit, 101.102
...Error signal generation circuit. VC...variable coupler, CT...variable coupler control circuit. Applicant: Nippon Telegraph and Telephone Corporation Figure 9 11 circuits with double weights Figure 12 Special Elephant Channel Fo+ (C) & f0V (fvt-f HL)

Claims (1)

【特許請求の範囲】 主信号を受信するための主アンテナと、 干渉信号を受信するための干渉信号受信手段と、前記主
信号と干渉信号の周波数差に等しい周波数差を有する第
1、第2の局部発振信号を発生する第1、第2の局部発
振器と、 前記主信号を前記第1の局部発振信号により周波数変換
する第1の周波数変換回路と、 前記干渉信号を前記第2の局部発振信号により周波数変
換する第2の周波数変換回路と、 前記第1、第2の局部発振信号の周波数差に等しい周波
数を有する第3の局部発振信号を発生する第3の局部発
振器と、 前記第2の周波数変換回路の出力信号を前記第3の局部
発振信号により周波数変換する第3の周波数変換回路と
、 該第3の周波数変換回路の出力端に接続され、前記主信
号に含まれる干渉成分を打ち消す補償信号を出力する可
変結合器と、 該可変結合器の出力信号と前記第1の周波数変換回路の
出力信号とを加算する加算回路と、前記可変結合器に重
み付け制御信号を供給する可変結合器制御回路と を具備することを特徴とする交差偏波間干渉補償回路。
[Claims] A main antenna for receiving a main signal, an interference signal receiving means for receiving an interference signal, and first and second antennas having a frequency difference equal to the frequency difference between the main signal and the interference signal. first and second local oscillators that generate local oscillation signals; a first frequency conversion circuit that converts the frequency of the main signal using the first local oscillation signal; and a first frequency conversion circuit that converts the frequency of the main signal using the first local oscillation signal; a second frequency conversion circuit that performs frequency conversion based on a signal; a third local oscillator that generates a third local oscillation signal having a frequency equal to the frequency difference between the first and second local oscillation signals; a third frequency conversion circuit that frequency converts the output signal of the frequency conversion circuit using the third local oscillation signal; a variable coupler that outputs a canceling compensation signal; an adder circuit that adds the output signal of the variable coupler and the output signal of the first frequency conversion circuit; and a variable coupler that supplies a weighting control signal to the variable coupler. 1. A cross-polarization interference compensation circuit comprising: a controller control circuit;
JP1208688A 1988-01-22 1988-01-22 Interference compensation circuit between cross polarized waves Pending JPH01188128A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1208688A JPH01188128A (en) 1988-01-22 1988-01-22 Interference compensation circuit between cross polarized waves

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1208688A JPH01188128A (en) 1988-01-22 1988-01-22 Interference compensation circuit between cross polarized waves

Publications (1)

Publication Number Publication Date
JPH01188128A true JPH01188128A (en) 1989-07-27

Family

ID=11795772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1208688A Pending JPH01188128A (en) 1988-01-22 1988-01-22 Interference compensation circuit between cross polarized waves

Country Status (1)

Country Link
JP (1) JPH01188128A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63222533A (en) * 1987-03-12 1988-09-16 Fujitsu Ltd Interference noise erasing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63222533A (en) * 1987-03-12 1988-09-16 Fujitsu Ltd Interference noise erasing system

Similar Documents

Publication Publication Date Title
JP3565160B2 (en) Cross polarization interference compensation circuit
EP0187672B1 (en) One frequency repeater for a digital microwave radio system with cancellation of transmitter-to-receiver interference
US4085378A (en) QPSK demodulator
US4575862A (en) Cross-polarization distortion canceller for use in digital radio communication receiver
CA1250022A (en) One frequency repeater having interference cancellation capability in a digital radio system
CA2034698C (en) Cross-polarization interference canceller
CA2022050C (en) Cross-polarization interference cancellation system capable of stably carrying out operation
US5901343A (en) Adaptive cross polarization Interference canceler for use at intermediate frequencies
US20040127179A1 (en) Dual polarization transmission receiving system and local oscillator phase noise reduction method
US6175591B1 (en) Radio receiving apparatus
JPS644707B2 (en)
CA1256171A (en) Four phase psk demodulator
US5677932A (en) Baseband estimator for estimating the amplitude/frequency characteristic of a multiphase signal
JPH05291995A (en) Method for compensating interference for radio repeater station
JPH01188128A (en) Interference compensation circuit between cross polarized waves
JPH0621762A (en) Digital transversal automatic equalizer
KR100241890B1 (en) Circuit for removing interference in digital communication system
JPH02100424A (en) Interference compensating circuit
EP0221476B1 (en) Television interference-compensation apparatus for phase and amplitude compensation
JPS6266729A (en) Same frequency repeating system
JP3196729B2 (en) Dual polarization receiver
JPH01188146A (en) Interference compensating circuit
JPH01221932A (en) Interference compensation circuit
JPH0654890B2 (en) Interference compensation circuit
JP2687691B2 (en) Cross polarization interference cancellation circuit