JPH01187614A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH01187614A JPH01187614A JP63011612A JP1161288A JPH01187614A JP H01187614 A JPH01187614 A JP H01187614A JP 63011612 A JP63011612 A JP 63011612A JP 1161288 A JP1161288 A JP 1161288A JP H01187614 A JPH01187614 A JP H01187614A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- supply voltage
- power supply
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はＬＳＩの電源回路に関し、特に電池駆動のＬＳ
Ｉにおいて、電源電圧を降圧して消費電流を低減した場
合のＬＳＩの動作電圧マージンを広げ得る電源回路に関
するものである。
Ｉにおいて、電源電圧を降圧して消費電流を低減した場
合のＬＳＩの動作電圧マージンを広げ得る電源回路に関
するものである。
〈従来の技術〉
たとえば時計機能を有したし・Ｓ■においては、多くの
場合その電源として電池を用い、電池の寿命を出来るだ
け長くするためにＬＳＩの低消費電力化が計られている
。
場合その電源として電池を用い、電池の寿命を出来るだ
け長くするためにＬＳＩの低消費電力化が計られている
。
この種の回路として第２図に示すような降圧回路がよく
用いられており、ＬＳＩ内部ロジック部の電源電圧を１
／２ Ｋ して使用する。
用いられており、ＬＳＩ内部ロジック部の電源電圧を１
／２ Ｋ して使用する。
即ち一定周期で高レベル・低レベルを繰返す降圧クロッ
クｆａが直接或いは反転させて入力されたＭＯＳ）ラン
ジスタ’ｒｌ−７４に対して、出力側にコンデンサＣ１
及びコンデンサＣ２を設け、電源ＶＤＤと接地電位間に
上記２つのコンデンサＣＩ＋０２を直列接続する状態に
接続し、両コンデンサｃｌ、ｃ２の接続点から出力端子
を導出することによって該出力端子に１／２ ＶＤＤを
作り出す。
クｆａが直接或いは反転させて入力されたＭＯＳ）ラン
ジスタ’ｒｌ−７４に対して、出力側にコンデンサＣ１
及びコンデンサＣ２を設け、電源ＶＤＤと接地電位間に
上記２つのコンデンサＣＩ＋０２を直列接続する状態に
接続し、両コンデンサｃｌ、ｃ２の接続点から出力端子
を導出することによって該出力端子に１／２ ＶＤＤを
作り出す。
これは電池の電圧８ｖに対し、内部ロジック部を１．５
Ｖで駆動して低消費電力化を計っている例であるが、Ｌ
ＳＩの消費電力Ｐａは、回路の電源電圧Ｖとシステム周
波数１回路の寄生容量Ｃとの間に次の１１１式に示すよ
うな関係があるため、電源電圧を１／２にすると消費電
力は１／４ Ｋ低減することができる。
Ｖで駆動して低消費電力化を計っている例であるが、Ｌ
ＳＩの消費電力Ｐａは、回路の電源電圧Ｖとシステム周
波数１回路の寄生容量Ｃとの間に次の１１１式に示すよ
うな関係があるため、電源電圧を１／２にすると消費電
力は１／４ Ｋ低減することができる。
Ｐ ａ ａｃ ｆ ｃ Ｖ２−（１）
〈発明が解決しようとする問題点〉
上述のようなＬＳＩに対して、周辺回路部分は、接続す
る周辺機器、たとえば液晶等を駆動するのに必要な回路
では動作電圧範囲の開運があり、ＡＫ電源電圧を降圧し
て使用することができないことが多い。
る周辺機器、たとえば液晶等を駆動するのに必要な回路
では動作電圧範囲の開運があり、ＡＫ電源電圧を降圧し
て使用することができないことが多い。
しかしＬＳＩの動作電圧の下限・マージンには物理的に
限界があり、それは通常の場合１．５Ｖ近辺にあるが、
低い電圧が必要なＬＳＩはプロセス的に工夫を凝らして
下限を下げるようにしている。
限界があり、それは通常の場合１．５Ｖ近辺にあるが、
低い電圧が必要なＬＳＩはプロセス的に工夫を凝らして
下限を下げるようにしている。
たとえば動作電圧の下限が１．３Ｖにあるとすれば、見
かけ上の電源電圧の下限は２．６ｖとなり、電池が消耗
してきて、電圧が２．６ｖより低くなるとこのＬＳＩは
動作しなくなる。つまり、１．３Ｖまで動作する実力が
ありながら、電源電圧を１／２にしてＬＳＩに供給する
ため２，６ｖより低い電圧範囲では動作しない。又、動
作電圧の下限を！、５ｖより低くするとＬＳＩの歩留り
が悪化することにもつながる。
かけ上の電源電圧の下限は２．６ｖとなり、電池が消耗
してきて、電圧が２．６ｖより低くなるとこのＬＳＩは
動作しなくなる。つまり、１．３Ｖまで動作する実力が
ありながら、電源電圧を１／２にしてＬＳＩに供給する
ため２，６ｖより低い電圧範囲では動作しない。又、動
作電圧の下限を！、５ｖより低くするとＬＳＩの歩留り
が悪化することにもつながる。
本発明は上記の如く、消費電力を低減するために、電源
電圧を降圧したため見かけ上のＬＳＩの動作電圧の下限
マージンが倍になってしまうことを防ぎ、電池の寿命を
さらに延ばすことを目的とするものである。
電圧を降圧したため見かけ上のＬＳＩの動作電圧の下限
マージンが倍になってしまうことを防ぎ、電池の寿命を
さらに延ばすことを目的とするものである。
〈問題点を解決するための手段〉
電源電圧より低い所定レベルの電圧を印加して動作する
内部回路を内蔵した回路を駆動するだめの電源回路にお
いて、電源電圧が高い状態で所定レベルの電圧を内部回
路に供給し、一方電源電圧のレベルが低下した場合にこ
れを検出して、上記所定レベルの電圧を電源電圧に切換
えて内部回路に供給する切換え手段を含んで構成する。
内部回路を内蔵した回路を駆動するだめの電源回路にお
いて、電源電圧が高い状態で所定レベルの電圧を内部回
路に供給し、一方電源電圧のレベルが低下した場合にこ
れを検出して、上記所定レベルの電圧を電源電圧に切換
えて内部回路に供給する切換え手段を含んで構成する。
く作 用〉
電源電圧が低下したために電圧降圧回路出力として所定
レベルの電圧が作り出せない場合にも、所定レベルより
は高いレベルをもつ電源電圧を所定レベルの電圧に変え
て内部回路に供給することができる。
レベルの電圧が作り出せない場合にも、所定レベルより
は高いレベルをもつ電源電圧を所定レベルの電圧に変え
て内部回路に供給することができる。
〈実施例〉
以下実施例を挙げて本発明を説明する。
第１図に内部ロジック回路１及び周辺回路２に電源電圧
を供給するための電源回路のブロック図を示す。ここで
周辺回路２はＶＤＤレベルの電池３の電圧が直接印加さ
れて駆動する回路に構成されているのに対して、内部ロ
ジック回路部は上記ＶＤＤより低い電圧例えば１／２
ＶＤＤレベルの電圧によって駆動する。
を供給するための電源回路のブロック図を示す。ここで
周辺回路２はＶＤＤレベルの電池３の電圧が直接印加さ
れて駆動する回路に構成されているのに対して、内部ロ
ジック回路部は上記ＶＤＤより低い電圧例えば１／２
ＶＤＤレベルの電圧によって駆動する。
電源回路として、電池３の電圧を検出する電圧検出回路
４が設けられ、電池３の電圧、本実施例では１／２ＶＤ
Ｄが上記内部ロジック回路１が正常に動作する上限レベ
ルＶＤＤより低くなった状態で低レベルの電圧検出信号
５を形成し、後述するＭＯＳトランジスタ’ｒ５＋７６
のゲートにスイッチング信号を出力する。
４が設けられ、電池３の電圧、本実施例では１／２ＶＤ
Ｄが上記内部ロジック回路１が正常に動作する上限レベ
ルＶＤＤより低くなった状態で低レベルの電圧検出信号
５を形成し、後述するＭＯＳトランジスタ’ｒ５＋７６
のゲートにスイッチング信号を出力する。
上記内部ロジック回路１に、電池電圧ＶＤＤＫ対して１
／２ＶＤＤに降圧させた電圧を印加するため、電池電圧
ＶＤＤが印加された第２図に示したような回路構成から
なる降圧回路６が設けられている。
／２ＶＤＤに降圧させた電圧を印加するため、電池電圧
ＶＤＤが印加された第２図に示したような回路構成から
なる降圧回路６が設けられている。
該降圧回路６の出力端子には第ｌＭＯＳトランジスタＴ
５が接続され、該＠ｌＭｏ５トランジスタ゛ｒ５の他端
は内部ロジック回路１に接続されて電源電圧を供給する
。第１Ｍ０５Ｉ−ランジスタ′［５の上記他端と電池電
圧ＶＤＤとの間ぼけ第２Ｍ０ＳトランジスタＴ６が接続
されている。第ｌＭＯＳトランジスタＴ５のゲートには
上記電圧検出信号５をインバータによって反転させた信
号が、また第２Ｍ０Ｓトランジスタ′ｒ６のゲートには
電圧検出信号５が夫々入力されている。
５が接続され、該＠ｌＭｏ５トランジスタ゛ｒ５の他端
は内部ロジック回路１に接続されて電源電圧を供給する
。第１Ｍ０５Ｉ−ランジスタ′［５の上記他端と電池電
圧ＶＤＤとの間ぼけ第２Ｍ０ＳトランジスタＴ６が接続
されている。第ｌＭＯＳトランジスタＴ５のゲートには
上記電圧検出信号５をインバータによって反転させた信
号が、また第２Ｍ０Ｓトランジスタ′ｒ６のゲートには
電圧検出信号５が夫々入力されている。
上記構成からなる回路の動作を、電池電圧が３Ｖ、電圧
検知回路４が検出するレベルを２．７Ｖ。
検知回路４が検出するレベルを２．７Ｖ。
内部ロジック１の動作電圧の下限を１．３ｖとした場合
を説明する。
を説明する。
電池３は使用時間に比例して出力電圧が下がってくるが
、電源電圧ＶＤＤが２．７Ｖになるまでは電圧検知回路
４の出力５が「高」−勺しを保っているため、Ｐ型ＭＯ
ＳトランジスタＴ５が「オンｊ状態、同じくＰ型ＭＯＳ
トランジスタＴ６が「オフ」状態にある。従って内部ロ
ジック回路１には降圧回路の出力１／２ ＶＤＤが供給
されることになり、内部ロジック回路１は１／２ ＶＤ
Ｄの電圧で動作する。電池３のレベルＶＤＤが２．７ｖ
より低くなると、電圧検知回路４が動作し、出力５が「
低」レベルを出力する。そうするとＰ型ＭＯＳトランジ
スタＴ５が「オフ」状態、同じくＰ型ＭＯ３）ランジス
タ′ｒ６が「オン」状態になり内部ロジック回路１には
電池３の出力ｖＤＤが直接供給される。そしてこのＬＳ
Ｉ１ｄｉｆｉ３のレベルＶＤＤが１．３Ｖになるまで動
作する。
、電源電圧ＶＤＤが２．７Ｖになるまでは電圧検知回路
４の出力５が「高」−勺しを保っているため、Ｐ型ＭＯ
ＳトランジスタＴ５が「オンｊ状態、同じくＰ型ＭＯＳ
トランジスタＴ６が「オフ」状態にある。従って内部ロ
ジック回路１には降圧回路の出力１／２ ＶＤＤが供給
されることになり、内部ロジック回路１は１／２ ＶＤ
Ｄの電圧で動作する。電池３のレベルＶＤＤが２．７ｖ
より低くなると、電圧検知回路４が動作し、出力５が「
低」レベルを出力する。そうするとＰ型ＭＯＳトランジ
スタＴ５が「オフ」状態、同じくＰ型ＭＯ３）ランジス
タ′ｒ６が「オン」状態になり内部ロジック回路１には
電池３の出力ｖＤＤが直接供給される。そしてこのＬＳ
Ｉ１ｄｉｆｉ３のレベルＶＤＤが１．３Ｖになるまで動
作する。
尚内部ロジック回路１に電池電圧ＶＤＤが直接印加され
た場合、高い電圧が印加されることになるが、実際のＬ
ＳＩを構成するトランジスタの耐圧は高く作製されてお
り支障はない。
た場合、高い電圧が印加されることになるが、実際のＬ
ＳＩを構成するトランジスタの耐圧は高く作製されてお
り支障はない。
上記動作は経年変化によって電圧レベルが低下した場合
を挙げて説明しだが、周辺回路等に瞬間的に大電流が流
れたために一時的に電圧降下する場合等、上記実施例の
電源回路は電源電圧レベルの変化に対して内部ロジック
回路に充分な電圧を印加して動作させ得る。
を挙げて説明しだが、周辺回路等に瞬間的に大電流が流
れたために一時的に電圧降下する場合等、上記実施例の
電源回路は電源電圧レベルの変化に対して内部ロジック
回路に充分な電圧を印加して動作させ得る。
〈効 果〉
以上説明したように、本発明を用いると、降圧回路を有
した電源回路を利用したＬＳＩにおいて、動作電圧の下
限マージンを広げることができ、電源に使用した電池の
寿命を飛躍的に延ばすことができ、さらにプロセス的な
工夫をしてＬＳＩの下限電圧を下げなくてもよくなるた
め歩留りが向上する。
した電源回路を利用したＬＳＩにおいて、動作電圧の下
限マージンを広げることができ、電源に使用した電池の
寿命を飛躍的に延ばすことができ、さらにプロセス的な
工夫をしてＬＳＩの下限電圧を下げなくてもよくなるた
め歩留りが向上する。
第１図は本発明の実施例を示すブロック図で、第２図は
従来の降圧回路図である。 １：内部ロジック回路、２：周辺回路、３：電池、’ｒ
５ 、’ｒ６ ： Ｐ型ＭＯ８）ランジスタ、４：電
圧検知回路、６：降圧回路
従来の降圧回路図である。 １：内部ロジック回路、２：周辺回路、３：電池、’ｒ
５ 、’ｒ６ ： Ｐ型ＭＯ８）ランジスタ、４：電
圧検知回路、６：降圧回路
Claims (1)
- 【特許請求の範囲】 １、電源電圧を降圧して印加する内部回路のための電源
回路において、 電源電圧のレベルを検知する回路と、 内部回路の電源電圧印加回路に接続された切換え回路と
を備え、 上記電圧レベルの検知回路の出力に基いて降圧回路の出
力と電源電圧とを切換えて内部回路に印加することを特
徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011612A JPH01187614A (ja) | 1988-01-21 | 1988-01-21 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011612A JPH01187614A (ja) | 1988-01-21 | 1988-01-21 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01187614A true JPH01187614A (ja) | 1989-07-27 |
Family
ID=11782734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63011612A Pending JPH01187614A (ja) | 1988-01-21 | 1988-01-21 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01187614A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05236650A (ja) * | 1992-02-20 | 1993-09-10 | Asahi Optical Co Ltd | 電源装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221712A (ja) * | 1986-03-24 | 1987-09-29 | Hitachi Ltd | 電圧制御回路 |
| JPS6376007A (ja) * | 1986-09-18 | 1988-04-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 適合電圧供給装置 |
-
1988
- 1988-01-21 JP JP63011612A patent/JPH01187614A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221712A (ja) * | 1986-03-24 | 1987-09-29 | Hitachi Ltd | 電圧制御回路 |
| JPS6376007A (ja) * | 1986-09-18 | 1988-04-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 適合電圧供給装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05236650A (ja) * | 1992-02-20 | 1993-09-10 | Asahi Optical Co Ltd | 電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3147395B2 (ja) | 集積回路及び電子機器 | |
| US6255886B1 (en) | Method for protecting an integrated circuit during burn-in testing | |
| TWI635693B (zh) | 半導體積體電路 | |
| CN100390853C (zh) | 高效液晶显示器驱动电压发生电路及其方法 | |
| US7224204B2 (en) | Method and circuit for driving a gate of a MOS transistor negative | |
| US7986131B2 (en) | Booster power supply circuit and control method therefor and driver IC | |
| US7126388B2 (en) | Power MOSFET driver and method therefor | |
| JPH05244766A (ja) | チャージポンプ回路 | |
| EP0434841B1 (en) | Power source circuit | |
| JPS646618B2 (ja) | ||
| US7215145B2 (en) | Comparator circuit and power supply circuit | |
| JP3000633B2 (ja) | 電子機器 | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| KR860002877A (ko) | 연산 및 표시제어용 집적회로 | |
| JP2658592B2 (ja) | 発振停止検出回路 | |
| JPH01187614A (ja) | 電源回路 | |
| US20050180227A1 (en) | Booster circuit | |
| JP2008135114A (ja) | 半導体集積回路装置 | |
| JP2973231B2 (ja) | 電源回路 | |
| WO2004030191A1 (ja) | 半導体集積回路装置 | |
| JPS60124120A (ja) | プ−トストラツプ回路 | |
| US20040100242A1 (en) | Voltage generation circuit | |
| JPS5922247B2 (ja) | 電界効果半導体装置を用いた電子回路 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JPH04322158A (ja) | 昇圧回路 |